2017年数字IC类笔试面试试题

2017年数字IC类笔试面试试题
2017年数字IC类笔试面试试题

2017年数字IC类笔试面试试题

威盛logic design engineer考题

1。一个二路选

择器,构成一个4路选择器,满足真值表要求、

2。已知A,B,C三个信号的波形,构造一个逻辑结构,使得从AB可以得到C,并且说明如何避免毛刺

3。一段英文对信号波形的描述,理解后画出波形,并采用verilog 实现。

4。169.6875转化成2进制和16进制

5。阐述中断的概念,有多少种中断,为什么要有中断,举例

6。这道比较搞,iq题,5名车手开5种颜色的车跑出了5个耗油量(milespergallon),然后就说什么颜色的车比什么车手的耗油量多什么的,判断人,车,好油量的排序ft致死,看了一堆FSM和数字电路没啥用,结果基本的冬冬把自己搞死了。

不过mixedsignal里的数字部分到是很全的考察了数字的冬冬(转)几道威盛电子的FPGA工程师试题

7、解释setup和hold time violation,画图说明,并说明解决办法. 17、给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->q,还有clock 的delay,写出决定最大时钟的因素,同时给出表达式.

18、说说静态、动态时序模拟的优缺点.

19、一个四级的Mux,其中第二级信号为关键信号如何改善timing

22、卡诺图写出逻辑表达使.

23、化简F(A,B,C,D)=m(1,3,4,5,10,11,12,13,14,15)的和

28Please draw the transistor level schematic of a cmos2input AND gate andexplain which input has faster response for output rising edge.(less del aytime).

30、画出CMOS的图,画出tow-to-one mux gate.

45、用逻辑们画出D触发器46、画出DFF的结构图,用verilog实现之.

68、一个状态机的题目用verilog实现73、画出可以检测10010串的状态图,并verilog实现之.

80、

Please draw schematic of a common SRAM cell with6transistors,point o utwhich nodes can store data and which node is word line control?(威盛笔试circuit design)(转)

VIA数字IC笔试试题

1。解释setup和hold time violation,画图说明,并说明解决办法。

2。说说静态、动态时序模拟的优缺点。

3。用一种编程语言写n!的算法。

4。画出CMOS的图,画出tow-to-one mux gate。

5。说出你的最大弱点及改进方法。

6。说出你的理想。说出你想达到的目标。

考的都与CMOS有关,不少就是数电开头关于CMOS的一些电路。

1.画一个CMOS的二输入与非门

2.画CMOS的反相器,Vo-Vi图,指出其中NMOS和PMOS的工作区。

4.画六个寄存器组成的RAM,说明哪些是存数据(?),哪些是time control line

5.描述阻抗的定义,比较在CMOS过程中,金属,xx,diffusion的阻抗凭印象,各位大牛补充

1.please give a block diagram of Costas PLL loop and give your ideas on how

to implement it purely in DSP software,assuming that PLL's input is digi tized IF signal,which factors determine PLL order?And describe PLL fe atures with different loop orders3.please explain how spread spectrum c ommunication scheme can restrain narrow-band and wide-band interfer nce respectively.

4.On account a large frenquency offset between carrier and radio signal, give your ideas on how to acquire timing and carrier synchronization in spread spectrum demodulation.

5.please write basic equations of adaptives LMS(least-mean-square)algo rithe.and describe how to estimate the gradient vector.

8.An analog IF signal center

4.309Mhz,after a bandpass filter,it is sampleat

5.714Mhz then where can we find it in nomalized frequency band?(with formuls)

1。一个二路选择器,构成一个4路选择器,满足真值表要求

2。已知A,B,C三个信号的波形,构造一个逻辑结构,使得从A B可以得到C,并且说明如何避免毛刺

3。一段英文对信号波形的描述,理解后画出波形,并采用verilog

实现。

4。169.6875转化成2进制和16进制

5。阐述中断的概念,有多少种中断,为什么要有中断,举例

6。这道比较搞,iq题,5名车手开5种颜色的车跑出了5个耗油量(miles per gallon),然后就说什么颜色的车比什么车手的耗油量多什么的,判断人,车,好油量的排序(转)

1、炬力集成笔试题,其中AMBA总线会考到。AHB比较复杂,笔试的时候考的APB总线。

1。一个四级的Mux,其中第二级信号为关键信号,如何改善timing 2.一个状态机的题目用verilog实现

不过这个状态机话的实在比较差很容易误解的

3.卡诺图写出逻辑表达使...

4.用逻辑们画出D触发器

5.给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->q,还有

clock的delay,写出决定最大时钟的因素同时给出表达式

6。c语言实现统计某个cell在某.v文件调用的次数(这个题目真bt) 7cache的主要部分什么的

8Asic的design flow....

一个38译码器

设计一个FIFO,给出I/O信号,大小是4000Byte,数据8bit,难点在Read Enabel(Output)

问你在logic design领域遇到什么难题,如何解决?

1.一个verilog的描述,要求你使用管子实现,并计算时序

2.写一个memory的仿真模型

3.给一个类似y(n)=a*y(n-1)+b*x(n)等等好多项的一个表达式,系统函数,画结构图

4.一个卖报纸的fsm,关键之关键你要知道nickel和dime杀意思,载了

5.gray码计数器地门实现

6.画一个ff

7.给一个时序电路加约束,满足setup,hold等要求,注意是两个时钟

8.接上面,结果后方真约束不满足,如何改?

9.3-8译码器地门实现

10.一个计数器的verilog实现,有点小要求

11.请写出你logic design中遇到的问题

12.请写出logic analyzer的5个特点

13.写好像是示波器的5个特征,那个单词不太认识

14.一个mos电路的小信号模型

15.计算一些mos电路的等效输出电阻,3个

16.设计一个fifo

17.写一下处理器的主要构成,及其作用

补充:Q值转换是说有两个浮点数2.7xx,-15.xxx

转换成定点数16位,第一个转成q=8,第二个转成q=9

q代表定点数的小数位数

还有就是一个定点数q=11,另一个q=8,问乘积的q。

还给了一组关于x(n)输入,y(n)输出的方程,

求系统传递函数,应该是ARMA过程吧,

然后问是fir还是iir。

___________________________________________________________ _________________

5、描述你对集成电路设计流程的认识。(一般来说asic和fpga/cpld 没有关系!fpga是我们在小批量或者实验中采用的,生活中的电子器件上很少见到的。而asic是通过掩膜的高的,它是不可被修改的。至于流程,应该是前端、综合、仿真、后端、检查、加工、测试、封装。我是做路由器asic设计的可能你上网用的网卡还有路由器就是我们公司的,呵呵,流程基本如此!)(仕兰微面试题目)

6、简述FPGA等可编程逻辑器件设计流程。

通常可将FPGA/CPLD设计流程归纳为以下7个步骤,这与ASIC设计有相似之处。

1.设计输入。在传统设计中,设计人员是应用传统的原理图输入方法来开始设计的。自90年代初,Verilog、VHDL、AHDL等硬件描述语言的输入方法在大规模设计中得到了广泛应用。

2.前仿真(功能仿真)。设计的电路必须在布局布线前验证电路功能是否有效。(ASCI设计中,这一步骤称为第一次Sign-off)PLD设计中,有时跳过这一步。

3.设计编译。设计输入之后就有一个从高层次系统行为设计向门级逻辑电路设转化翻译过程,即把设计输入的某种或某几种数据格式(网表)转化为软件可识别的某种数据格式(网表)。

4.优化。对于上述综合生成的网表,根据布尔方程功能等效的原则,用更小更快的综合结果代替一些复杂的单元,并与指定的库映射生成新的网表,这是减小电路规模的一条必由之路。

5.布局布线。在PLD设计中,3-5步可以用PLD厂家提供的开发软件(如Maxplus2)自动一次完成。

6.后仿真(时序仿真)需要利用在布局布线中获得的精确参数再次验证电路的时序。(ASCI设计中,这一步骤称为第二次Sign—off)。

7.生产。布线和后仿真完成之后,就可以开始ASCI或PLD芯片的投产

)(仕兰微面试题目)

7、IC设计前端到后端的流程和eda工具。

ic卡的设计的流程分为:逻辑设计--子功能分解--详细时序框图--分块逻辑仿真--电路设计(RTL级描述)--功能仿真--综合(加时序约束和设计库)--电路网表--网表仿真)-预布局布线(SDF文件)--网表仿真(带延时文件)--静态时序分析--布局布线--参数提取--SDF文件--后仿真--静态时序分析--测试向量生成--工艺设计与生产--芯片测试--芯片应用,在验证过程中出现的时序收敛,功耗,面积问题,应返回前端的代码输入进行重新修改,再仿真,再综合,再验证,一般都要反复好几次才能最后送去foundry厂流片。)(未知)

13、是否接触过自动布局布线?请说出一两种工具软件。自动布局布线需要哪些基本元

素?(仕兰微面试题目)

2.数字电路设计

当然必问Verilog/VHDL,如设计计数器

逻辑方面数字电路的卡诺图化简,时序(同步异步差异),触发器有几种(区别,优

点),全加器等等

比如:设计一个自动售货机系统,卖soda水的,只能投进三种硬币,要正确的找回钱数

1.画出fsm(有限状态机)

2.用verilog编程,语法要符合fpga设计的要求

系统方面:如果简历上还说做过cpu之类,就会问到诸如cpu如何工作,流水线之类

的问题

3.单片机、DSP、FPGA、嵌入式方面(从没碰过,就大概知道几个名字胡扯几句,欢迎拍

砖,也欢迎牛人帮忙补充)

如单片机中断几个/类型,编中断程序注意什么问题

DSP的结构(冯.诺伊曼结构吗?)

嵌入式处理器类型(如ARM),操作系统种类(Vxworks,ucos,winCE,linux),操作系统方

面偏CS方向了,在CS篇里面讲了

4.信号系统基础

拉氏变换与Z变换公式等类似东西,随便翻翻书把

如.h(n)=-a*h(n-1)+b*δ(n) a.求h(n)的z变换 b.问该系统是否为稳定

系统 c.写出F

IR数字滤波器的差分方程

以往各种笔试题举例

利用4选1实现F(x,y,z)=xz+yz'

用mos管搭出一个二输入与非门。用传输门和倒向器搭一个边沿触发器

用运算放大器组成一个10倍的放大器

微波电路的匹配电阻。

名词解释,无聊的外文缩写罢了,比如PCI、ECC、DDR、interrupt、pipeline

IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器)RAM(动态随机存储器),FIR IIR DFT(离散

傅立叶变换)

或者是中文的,比如a量化误差 b.直方图 c.白平衡

共同的注意点

1.一般情况下,面试官主要根据你的简历提问,所以一定要对自己负责,把简历上的东

西搞明白;

2.个别招聘针对性特别强,就招目前他们确的方向的人,这种情况下,就要投其所好,

尽量介绍其所关心的东西。

3.其实技术面试并不难,但是由于很多东西都忘掉了,才觉得有些难。所以最好在面试

前把该看的书看看。

4.虽然说技术面试是实力的较量与体现,但是不可否认,由于不用面试官/公司所专领域

及爱好不同,也有面试也有很大的偶然性,需要冷静对待。不能因为被拒,就否认自己

或责骂公司。

5.面试时要take it easy,对越是自己钟情的公司越要这样。

IC设计基础(流程、工艺、版图、器件)笔试面试题88

2008-07-3012:33

1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列

举一些与集成电路

相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA

等的概念).(仕兰微面试题目)

2、FPGA和ASIC的概念,他们的区别.(未知)

答案:FPGA是可编程ASIC.

ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的.根据一

个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路.与

门阵列等其它ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计

制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点

3、什么叫做OTP片、掩膜片,两者的区别何在?(仕兰微面试题目)

4、你知道的集成电路设计的表达方式有哪几种?(仕兰微面试题目)

5、描述你对集成电路设计流程的认识.(仕兰微面试题目)

6、简述FPGA等可编程逻辑器件设计流程.(仕兰微面试题目)

6.IC设计中同步复位与异步复位的区别

7、IC设计前端到后端的流程和eda工具.(未知)

8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.(未知)

9、Asic的design flow.(威盛VIA2003.11.06上海笔试试题)

10、写出asic前期设计的流程和相应的工具.(威盛)

11、集成电路前段设计流程,写出相关的工具.(扬智电子笔试)

先介绍下IC开发流程:

1.)代码输入(design input)

用vhdl或者是verilog语言来完成器件的功能描述,生成hdl代码语言输入工具:SUMMIT VISUALHDL

MENTOR RENIOR

图形输入:composer(cadence);

viewlogic(viewdraw)

2.)电路仿真(circuit simulation)

将vhd代码进行先前逻辑仿真,验证功能描述是否正确

数字电路仿真工具:

Verolog:CADENCE Verolig-XL

SYNOPSYS VCS

MENTOR Modle-sim VHDL:CADENCE NC-vhdl

SYNOPSYS VSS

MENTOR Modle-sim

模拟电路仿真工具:

***ANTI HSpice pspice,spectre micro microwave:eesoft:hp

3.)逻辑综合(synthesis tools)

逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路;将初级仿真

中所没有考虑的门沿(gates delay)反标到生成的门级网表中,返回电路仿真阶段进行再

仿真.最终仿真结果生成的网表称为物理网表.

12、请简述一下设计后端的整个流程?(仕兰微面试题目)

13、是否接触过自动布局布线?请说出一两种工具软件.自动布局布线需要哪些基本元

素?(仕兰微面试题目)

14、描述你对集成电路工艺的认识.(仕兰微面试题目)

15、列举几种集成电路典型工艺.工艺上常提到0.25,0.18指的是什么?(仕兰微面试题目)

16、请描述一下国内的工艺现状.(仕兰微面试题目)

17、半导体工艺中,掺杂有哪几种方式?(仕兰微面试题目)

18、描述CMOS电路中闩锁效应产生的过程及最后的结果?(仕兰微面试题目)

19、解释latch-up现象和Antenna effect和其预防措施.(未知)

20、什么叫Latchup?(科广试题)

21、什么叫窄沟效应?(科广试题)

22、什么是NMOS、PMOS、CMOS?什么是增强型、耗尽型?什么是PNP、NPN?他们有什么差别?(仕兰微面试题目)

23、硅栅COMS工艺中N阱中做的是P管还是N管,N阱的阱电位的连接有什么要求?(仕兰微面试题目)

24、画出CMOS晶体管的CROSS-OVER图(应该是纵剖面图),给出所有可能的传输特性和转移特性.(Infineon笔试试题)

25、以interver为例,写出N阱CMOS的process流程,并画出剖面图.(科广试题)

26、Please explain how we describe the resistance in https://www.360docs.net/doc/1e6677023.html,pare the resistance of a metal,poly and diffusion in tranditional CMOS process.(威盛笔试题circuit design-beijing-03.11.09)

27、说明mos一半工作在什么区.(凹凸的题目和面试)

28、画p-bulk的nmos截面图.(凹凸的题目和面试)

29、写schematic note(?),越多越好.(凹凸的题目和面试)

30、寄生效应在ic设计中怎样加以克服和利用.(未知)

31、太底层的MOS管物理特性感觉一般不大会作为笔试面试题,因为全是微电子物理,公式推导太罗索,除非面试出题的是个老学究.IC设计的话需要熟悉的软件:Cadence,Synopsys,Avant,UNIX当然也要大概会操作.

32、unix命令cp-r,rm,uname.(扬智电子笔试)

企业面试电子类面试题--单片机、MCU、计算机原理

2008-03-2008:19

单片机、MCU、计算机原理

1、简单描述一个单片机系统的主要组成模块,并说明各模块之间的数据流流向和控制流流向。简述单片机应用系统的设计原则。(仕兰微面试题目)

2、画出8031与2716(2K*8ROM)的连线图,要求采用三-八译码器,8031的P2.5,P2.4和P2.3参加译码,基本地址范围为3000H-3FFFH。该2716有没有重叠地址?根据是什么?若有,则写出每片2716的重叠地址范围。(仕兰微面试题目)

3、用8051设计一个带一个8*16键盘加驱动八个数码管(共阳)的原理图。(仕兰微面试题目)

4、PCI总线的含义是什么?PCI总线的主要特点是什么?(仕兰微面试题目)

5、中断的概念?简述中断的过程。(仕兰微面试题目)

6、如单片机中断几个/类型,编中断程序注意什么问题;(未知)

7、要用一个开环脉冲调速系统来控制直流电动机的转速,程序由8051完成。简单原理如下:由P3.4输出脉冲的占空比来控制转速,占空比越大,转速越快;而占空比由K7-K0八个开关来设置,直接与P1口相连(开关拨到下方时为"0",拨到上方时为"1",组成一个八位二进制数N),要求占空比为N/256。(仕兰微面试题目)

下面程序用计数法来实现这一功能,请将空余部分添完整。

MOV P1,#0FFH

LOOP1:MOV R4,#0FFH

--------

MOV R3,#00H

LOOP2:MOV A,P1

--------

SUBB A,R3

JNZ SKP1

--------

SKP1:MOV C,70H

MOV P3.4,C

ACALL DELAY:此延时子程序略

--------

--------

AJMP LOOP1

8、单片机上电后没有运转,首先要检查什么?(东信笔试题)

9、What is PC Chipset?(扬智电子笔试)

芯片组(Chipset)是主板的核心组成部分,按照在主板上的排列位置的不同,通常分为北桥芯片和南桥芯片。北桥芯片提供对CPU的类型和主频、内存的类型和最大容量ISA/PCI/AGP插槽、ECC纠错等支持。南桥芯片则提供对KBC(键盘控制器)、RTC(实时时钟控制器)、USB(通用串行总线)、Ultra DMA/33(66)EIDE数据传输方式和ACPI

(高级能源管理)等的支持。其中北桥芯片起着主导性的作用,也称为主桥(Host Bridge)。

除了最通用的南北桥结构外,目前芯片组正向更高级的加速集线架构发展,Intel的8xx系列芯片组就是这类芯片组的代表,它将一些子系统如IDE接口、音效、MODEM和USB直接接入主芯片,能够提供比PCI总线宽一倍的带宽,达到了266MB/s。

10、如果简历上还说做过cpu之类,就会问到诸如cpu如何工作,流水线之类的问题。(未知)

11、计算机的基本组成部分及其各自的作用。(东信笔试题)

12、请画出微机接口电路中,典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、所存器/缓冲器)。(汉王笔试)

13、cache的主要部分什么的。(威盛VIA2003.11.06上海笔试试题)

14、同步异步传输的差异(未知)

15、串行通信与同步通信异同,特点,比较。(华为面试题)

16、RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?)(华为面试题)

14、多时域设计中,如何处理信号跨时域.(南山之桥)

多时域就是在一个大系统中的两个小系统采用了不同的时钟,这会造成数据的亚稳态(什么叫亚稳态请查看相关资料),为了避免亚稳态向后级传播必须采取一定的措施,一般有以下几种:设前一个系统的时钟为CLK1,后一个系统的时钟为CLK2。如果C LK1的频率小于CLK2,则CLK1输出信号即CLK2的输入脉冲宽度必然

在1个CLK2周期以上,附加一个触发器足够采样到稳定数据了。但如果CLK1的频率大于CLK2,则CLK1输出信号即CLK2的输入脉冲宽度不能保证在1个CLK2周期以上,所以必须要在前面的基础上再附加一个触发器,也就是2个触发器才能免除亚稳态的传播。不管采用一个还是两个都会降低系统的运行速度。

当然有一种情况例外,就是附加触发器和CLK2时钟域不能满足

建立和保持时间要求,但这种情况的出现本身就是一个失败的设计。

另外并不是加了附加触发器就解决两个时钟域的问题了,其实这只是解决了亚稳态的传播,并不能解决误采样的问题。

另外一种采用的比较多的方法是用FIFO或者RAM做缓存,前一

个系统将数据存入,后一个系统将数据读出,这可以很好的解决多时钟域的问题,不过要牺牲一些资源。

还有一种方法是用附加高速时钟做同步处理,一般加2个触发器,将原来的时钟作为数据,高速时钟做时钟,然后对触发器的输出结果做一个异或运算就OK

数字电路经典笔试题目汇总

数字电路笔试汇总 2、什么是同步逻辑和异步逻辑?(汉王笔试) 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 電路設計可分類為同步電路和非同步電路設計。同步電路利用時鐘脈衝使其子系統同步運作,而非同 步電路不使用時鐘脈衝做同步,其子系統是使用特殊的“開始”和“完成”信號使之同步。由於非同步電 路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模組性、可組合和可複用性-- 因此近年來對非同步電路研究增加快速,論文發表數以倍增,而Intel Pentium 4處理器設計,也開始採用 非同步電路設計。 异步电路主要是组合逻辑电路,用于产生地址译码器、FIFO或RAM的读写控制信号脉冲,其逻 辑输出与任何时钟信号都没有关系,译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路(寄存 器和各种触发器)和组合逻辑电路构成的电路,其所有操作都是在严格的时钟控制下完成的。这些时序电路 共享同一个时钟CLK,而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。 3、什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?(汉王笔试) 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上,要用oc门来实现(漏极或者集电极开路),由于不用oc门可能使灌电流过大,而烧坏逻辑门,同时在输出端口应加一个上拉电阻。(线或则是下拉电阻) 4、什么是Setup 和Holdup时间?(汉王笔试) 解释setup和hold time violation,画图说明,并说明解决办法。(威盛VIA 2003.11.06 上海笔试试题) Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信 号上升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下 一个时钟上升沿,数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不 变的时间。如果hold time不够,数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间(Hold time)。建立时间是指在时钟边沿前,数据信号需要保持不 变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话,那么DFF将不能正确地采样到数据,将会出现

会计面试笔试题答案

会计面试笔试题答案 一、填空题 1.、资产负债表中反映的三个会计要素是:资产、负债、所有者权益。 2、更正错帐的方法有:补充登记法、划线更正法、红字冲销法。 3、现金折扣的情况下,应收帐款入帐金额确认有总价法、净价法两种处理方法。 4、固定资产加速折旧主要方法双倍余额递减法、年数总和法。 5、可做增值税抵扣凭证的有专用发票抵扣联、关税完税凭证、交通运输发票、农产品等收购凭证。 6、企业增加资本的途径投资者投入、资本公积转增资本、盈余公积转增资本。 二、会计分录实务题 1、某公司销售产品一批,价款50000元,增值部8500元,款项已存入银行 借:银行存款 58500 贷:主营业务收入 50000 应缴税费-应交增值税(销项税额)8500 2、购买原材料,支付现款5000元,支付进项税850元 借:原材料 5000 应缴税费-应交增值税(进项税额) 850 贷:库存现金 58500 3、以银行存款偿还原欠外单位货款7800元 借:应付账款 7800 贷:银行存款 7800 4、业务员借备用金2000元 借:其他应收款 2000 贷:库存现金 2000 5、业务员交水电费1500元,余款归还 借:管理费用 1500 库存现金 500 贷:其他应收款 2000

6、年末支付下年度房屋保险费6000元,下年度每月摊销500元 (1)借:预付账款6000 (2)借:管理费用500 贷:库存现金6000 贷:预付账款500 7、报废设备一台,原值20000元,累计折旧16000元,残值收入3000元 (1)借:固定资产清理4000 (2)借:库存现金3000 累计折旧16000 营业外支出1000 贷:固定资产20000 贷:固定资产清理4000 8、收到银行利息收入500元 借:银行存款500 贷:财务费用500 9、计提城建税300元,教育费及附加100元,房产税600元 借:主营业务税金及附加1000 贷:应缴税费—应交城建税300 —教育费及附加100 —房产税600 10、分期收款发出商品一批,售价50000元,增值税税率17%,成本40000元,本月已销售40000元,款项未收。 (1)借:发出商品40000 (2)借:应收账款46800 贷:主库存商品40000 贷:主营业务收入40000 应缴税费-应交增值税(销项税额)6800 (3)借:主营业务成本32000 贷:发出商品3200 三、问答题 1、谈谈你对会计工作内容的认识以及该如何做好会计工作。 2、你如何看待超时工作,周末和休息日加班?

电气自动化专业笔试面试最常见的16个问题

电气自动化专业面试最常见的16个问题 电气自动化 1. 硅材料与锗材料的二极管导通后的压降各为多少?在温度升高后,二极管的正向压降,反向电流各会起什么变化?试说出二极管用途(举3个例子即可) 硅材料二极管:导通电压约0.5~0.7V,温度升高后正向压降降低,反向电流增加. 锗材料二极管:导通电压约0.1~0.3V,温度升高后正向压降降低,反向电流增加. 二极管主要功能是其单向导通.有高低频之分,还有快恢复与慢恢复之分,特殊的:娈容二极管,稳压二极管,隧道二极管,发光二极管,激光二极管,光电接收二极管,金属二极管(肖特基),,,用途:检波,整流,限幅,吸收(继电器驱动电路),逆程二极管(电视行输出中). 2. 如何用万用表测试二极管的好坏?在选用整流二极管型号时,应满足主要参数有哪些?如何确定? 3. 在发光二极管LED电路中,已知LED正向压降UF=1.4V,正向电流IF=10mA,电源电压5V,试问如何确定限流电阻。 4. 三极管运用于放大工作状态时,对NPN管型的,各极电位要求是:c极b极,b极e极,而对PNP管型,是c极b

极,b极e极。 5. 场效应管是型控制器件,是由极电压,控制极电流,对P沟道及N沟道场效应管,漏极电压的极性如何? 6. 集成运算放大器作为线性放大时,信号从同相端输入,试画出其电路图,并说明相应电阻如何取? 7. 说出一个你熟悉的运算放大器的型号,指出输入失调电压的意义。 8. 试画出用运算放大器组成比例积分电路的电路图,说明各元件参数的选择。 9. 某电子线路需要一组5V,1A的直流稳压电源,请设计一个电源线路,并说明所需元件的大致选择。 10. 在一台电子设备中需要±15V两组电源,负载电流200mA,主用三端集成稳压器,1、画出电路图,2、试确定变压器二次侧电压有效值及容量。 11. TTL电路和CMOS电路是数字电子电路中最常用的,试说出TTL电路和CMOS电路主要特点及常用系列型号。 12. 什么是拉电流?什么是灌电流?TTL带动负载的能力约为多少?是拉电流还是灌电流? 13. 在51系列单片机中,PO□,P1□、P2□、P3□引脚功能各是什么? 14. 单片机有哪些中断源?中断处理的过程有哪些?中断服务程序的入口地址是由用户决定,对吗?

普通工人面试笔试题目

普通员工入职测试题 姓名:学历:日期:得分: 一、填空题。(每题1分,共25分) 1、写出拼音对应的词:口 qiang( ),nu()力, gong()喜,雾 mai( )。 2、26个英文字母分别是:A B C J K L M X Y Z。 3、补充诗句中的空白部分:,汗滴禾下土,,。 4、我国古代四大发明是指:()、()、()、()。 5、1吨 =()千克 =( )斤。 6、我国历史上的第一位女皇帝是()。 7、英译汉:today( )、one( )、name( )、PASS()、City( )。 8、我国一共有()个直辖市,安徽省的省会是()。 9、我国最南方的省是(),最大的淡水湖是()。 二、单项选择题(共30分) 1、选出不同类的一项()。A、蛇 B、大树 C、老虎 D、狮子。 2、广东省的省会是()。 A、广州 B、深圳 C、东莞 D、中山 3、正常人的体温是()。 A、35-36度 B、36-37度 C、37-38度 D,38-40度 4、在下列分数中,选出不同的一项()。A、2/5 B、3/5 C、3/7 D、3/9 5、我国的南、北方划分以什么为界()。A、黄河 B、长江 C、秦岭-淮河 D、湖北省。 6、选出不同类的一项()。A、地板 B、壁橱 C、窗户 D、窗帘 7、一般情况下,成年人每天的睡眠应为()。 A、6小时以下 B、6-8小时 C、8-10小时 D、10小时以上 8、人体能承受的安全电压为()。A、12V B、24V C、36V D、220V 9、找出不同类的一项()。A、写字台 B、沙发 C、电视 D、桌布 10、选择A、B、C、D中哪一个应该填在“X0000XX000XXX”后面()。 A、X00 B、000 C、00X D、0XX

人事助理(hr)笔试题及答案-面试笔试

人事助理(hr )笔试题及答案_面试笔试 1、请列出人事助理的岗位职责和考核指标。 2、请列举招聘中常见的几种误区以及如何规避。 3、请说明如何对应聘人员进行综合素质的测评。 4、请简单编写it 企业《员工电脑管理制度》,包含:笔记本电脑——外借外带被抢遗失等情况。 大家讨论下:) 忘了把前程无忧上的相关职责放上来了,其实是人事专员/主管的职位了,头衔写的是助理而已@ 任职要求: 1、计算机或人力资源相关专业大专以上学历,至少三年以上人事工作经验; 3、熟悉国家和广东省的人事方面的法律、法规、章程、方针、政策; 4、熟悉招聘(重点)、绩效考核、薪酬福利、员工激励、人才引进等事务性工作; 5、熟练使用word 、excel 等办公软件和相关办公设备,对人事测评有比较深入了解; 6、有一定英文基础,具有良好的人际沟通及语言、文字表达能力;能独挡一面。 7、勤勉敬业,责任心强,做事有条理,具有团队精神和合作意识; 8、男女不限。 回头把自己的答案贴上来大家给予指导哦??:)一-其实我主要是做行政的,人事的 实操经验不是很多,呵呵把自己的答案贴上来??大家多指教 笔试题 1、请列出人事助理的岗位职责和考核指标。答:岗位职责: 1、招聘工作:执行招聘管理制度流程,参与招聘需求调查分析、招聘渠道选择、招聘活动策划与执行、人员甄选,确保及时完成人员补充计划目标; 2、培训工作:推进落实培训计划和体系,建立各部门的内训员队伍及培训手册; 3、薪酬管理:结合公司发展实际情况制定薪资体系,每月薪资核算、个税申报及奖惩管理,并及时有效的进行调整员工档案管理、提供人力资源成本分析报表; 4、绩效工作:推行并完善绩效考核体系,协助各部门作好绩效考核执行工作; 5、协调员工关系,处理员工投诉,及时处理公司管理过程中的人力行政问题; 6、管理员工信息档案工作,完善公司各项人事数据资料; 7、完成公司人力资源流程性工作:入职、转正、合同、离职等手续办理; 8、协助完成职位描述和职位说明书的撰写; 9、解答所负责区域员工社保、公积金等疑问,并办理社会保险、公积金等相关事宜; 10、上级领导交办的其他事项。 考核指标: (1)目标管理法(2)关键绩效指标(3)平衡计分法(4)360 度考核法人力资源部主管绩效考核指标量表 被考核人姓名职位人事主管部门人力资源部考核人姓名职位总经理部门序号kpi 指标权重绩效目标值考核得分 1 人力资源工作计划按时完成率15% 考核期内人力资源工作计划按时完成率达100% 2 人力资源成本预算控制率15% 考核期内人力资源成本预算控制率在 _________ % 以下

数字IC设计笔试面试经典100题

1:什么是同步逻辑和异步逻辑?(汉王) 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 同步时序逻辑电路的特点:各触发器的时钟端全部连接在一起,并接在系统时钟端,只有当时钟脉冲到来时,电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入x 有无变化,状态表中的每个状态都是稳定的。 异步时序逻辑电路的特点:电路中除可以使用带时钟的触发器外,还可以使用不带时钟的触发器和延迟元件作为存储元件,电路中没有统一的时钟,电路状态的改变由外部输入的变化直接引起。 2:同步电路和异步电路的区别: 同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,只有这些触发器的状态变化与时钟脉冲同步,而其他的触发器的状态变化不与时钟脉冲同步。 3:时序设计的实质: 时序设计的实质就是满足每一个触发器的建立/保持时间的要求。 4:建立时间与保持时间的概念? 建立时间:触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的最小时间。保持时间:触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的最小时间。 5:为什么触发器要满足建立时间和保持时间? 因为触发器内部数据的形成是需要一定的时间的,如果不满足建立和保持时间,触发器将进入亚稳态,进入亚稳态后触发器的输出将不稳定,在0和1之间变化,这时需要经过一个恢复时间,其输出才能稳定,但稳定后的值并不一定是你的输入值。这就是为什么要用两级触发器来同步异步输入信号。这样做可以防止由于异步输入信号对于本级时钟可能不满足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中,导致亚稳态的传播。 (比较容易理解的方式)换个方式理解:需要建立时间是因为触发器的D端像一个锁存器在接受数据,为了稳定的设置前级门的状态需要一段稳定时间;需要保持时间是因为在时钟沿到来之后,触发器要通过反馈来锁存状态,从后级门传到前级门需要时间。 6:什么是亚稳态?为什么两级触发器可以防止亚稳态传播? 这也是一个异步电路同步化的问题。亚稳态是指触发器无法在某个规定的时间段内到达一个可以确认的状态。使用两级触发器来使异步电路同步化的电路其实叫做“一位同步器”,他只能用来对一位异步信号进行同步。两级触发器可防止亚稳态传播的原理:假设第一级触发器的输入不满足其建立保持时间,它在第一个脉冲沿到来后输出的数据就为亚稳态,那么在下一个脉冲沿到来之前,其输出的亚稳态数据在一段恢复时间后必须稳定下来,而且稳定的数据必须满足第二级触发器的建立时间,如果都满足了,在下一个脉冲沿到来时,第二级触发器将不会出现亚稳态,因为其输入端的数据满足其建立保持时间。同步器有效的条件:第一级触发器进入亚稳态后的恢复时间+ 第二级触发器的建立时间< = 时钟周期。

企业面试笔试题及答案

企业面试笔试题及答案 1.住宅冷负荷指标:________,热负荷指标:________,噪音标准:________? 2.商场冷负荷指标:________,热负荷指标:________,新风量标准:________;噪音标准:________? 3.一般空调冷冻水供/回水温度为:______,空调采暖热水供/回水温度为:____? 4.一般空调、通风系统中主风管风速:________,支管风速: ________? 5. 防烟分区的最大面积:________。高规中关于排烟风机的风量的规定为:担负一个防烟分区应按每平方米面积不小于________计算(但单台风机最小排烟量不应小于________);担负两个或两个以上防烟分区排烟时,应按最大防烟分区面积每平方米不小于________计算? 6.机械加压送风机的`全压,除计算最不利环管道压头损失外,尚应有余压。防烟楼梯间余压值为:________;前室、合用前室、消防电梯间前室、封闭避难层(间)余压值为:________?

7.在空调系统末端选择方面,大空间建议采用:____________空 调系统,小空间建议采用___________空调系统? 8.请按管径大小,简述空调水系统常用的管材种类及连接方式? 9.请简述空调水系统及风系统常用的保温材料种类及其适用范围? 10.请简述在通风、空调系统中,哪些位置须安装防火阀? 11.请简述暖通空调系统中的设备、管道可采取哪些消声降噪措施? 12.请简述风机盘管的选型及安装要点? 13.请简述风冷热泵、VRV系统室外机、分体空调室外机等设备的 安装要点。上述设备在寒冷季节均会有制热量的衰减,可采取哪些 措施进行补偿? 14.请简述空调水系统可采取哪些水利平衡措施,在系统的调试过程中,可采取哪些简单方法确定水系统管路中的水量已达到设计要求?

数字电路相关面试题

3 用D触发器实现2倍分频的逻辑电路? Verilog描述: module divide2( clk , clk_o, reset); input clk , reset; output clk_o; wire in; reg out ; always @ ( posedge clk or posedge reset) if ( reset) out <= 0; else out <= in; assign in = ~out; assign clk_o = out; endmodule 图形描述: 6 请画出微机接口电路中,典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、 所存器/缓冲器)。 8 可编程逻辑器件在现代电子设计中越来越重要,请问:你所知道的可编程逻辑器件有哪 些? PAL,PLD,CPLD,FPGA。 9 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。 module dff8(clk , reset, d, q); input clk; input reset; input [7:0] d; output [7:0] q;

reg [7:0] q; always @ (posedge clk or posedge reset) if(reset) q <= 0; else q <= d; endmodule 10 设想你将设计完成一个电子电路方案。请简述用EDA软件(如PROTEL)进行设计(包 括原理图和PCB图)到调试出样机的整个过程。在各环节应注意哪些问题? 电源的稳定上,电容的选取上,以及布局的大小。 11 用逻辑门和cmos电路实现ab+cd 12 用一个二选一mux和一个inv实现异或 13 给了reg的setup,hold时间,求中间组合逻辑的delay范围。 Delay < period - setup - hold 15 用verilog/vhdl写一个fifo控制器 包括空,满,半满信号。 16 用verilog/vddl检测stream中的特定字符串 分状态用状态机写。 17 用mos管搭出一个二输入与非门。 18 集成电路前段设计流程,写出相关的工具。 19 名词IRQ,BIOS,USB,VHDL,SDR IRQ: Interrupt ReQuest BIOS: Basic Input Output System USB: Universal Serial Bus VHDL: VHIC Hardware Description Language SDR: Single Data Rate 20 unix 命令cp -r, rm,uname 21 用波形表示D触发器的功能 22 写异步D触发器的verilog module module dff8(clk , reset, d, q);

面试笔试题带答案

1:当你在嘈杂环境中忽然接到面试电话,你会? A:无所谓,留在原地,继续接听 B:立刻找一个比较安静的地方 C:附近没有安静的地方,请对方留下联系方式,然后迅速打过去 D:附近没有安静的地方,请对方留下联系方式,第二天再打标准选项:B,此题考察的是情商,会表现跟人的沟通、交际能力。 2:对方要求你于某日某时到该公司面试,但并未告诉你该公司详细地址,你会? A:在电话中向对方询问公司的具体地址 B:若对方态度和善,不但会问具体地址,还会询问行车路线 C:挂断电话后才想起来,没办法,按照刚才的号码再打回去询问吧 D:挂断电话后才想起来,没关系,我上网查查去,如有好几个地址,那再打电话询问 标准选项:D,此题考察是求职者的专业素质,开拓精神,以及主观能动性。 3:面试前,你是否会特地整理一下个人形象和卫生?

A:不会,我对自己的形象很有信心,恩,明天打算穿那套看起来很青春的牛仔装 B:不会,我相信面试官会更看重我衣衫滥屡的外表下,那出色的才能 C:会,洗洗头发洗洗澡,以干净、清爽、利落的形象出现在面试官面前 D:说不定,看心情还有要去面试的公司,知名外企我会适当修饰以下,小公司就算了 E:会,我会洗洗头发洗洗澡,再洒点香水,画个妆,这让我更有信心 标准选项:C。此题考察的是求职者对自己整体形象的包装,通过包装可以了解一个人 的性格。 4:当你历尽千辛万苦终于赶到公司之后,你发现你比预定时间早到了半个小时,这时你会 A:直接进公司找前台,平静地联系面试人员 B:先在公司附近晃一晃,熟悉一下环境,整理好心情,顺带想想可能遇见的面试问题, 提前5-10分钟再进去 C:先观察一下公司附近的环境,食堂远不远,购物方不方便,周

面试笔试题(带答案)

面试笔试题(带答案) https://www.360docs.net/doc/1e6677023.html,work Information Technology Company.2020YEAR

1:当你在嘈杂环境中忽然接到面试电话,你会? A:无所谓,留在原地,继续接听 B:立刻找一个比较安静的地方 C:附近没有安静的地方,请对方留下联系方式,然后迅速打过去 D:附近没有安静的地方,请对方留下联系方式,第二天再打 标准选项:B,此题考察的是情商,会表现跟人的沟通、交际能力。 2:对方要求你于某日某时到该公司面试,但并未告诉你该公司详细地址,你会? A:在电话中向对方询问公司的具体地址 B:若对方态度和善,不但会问具体地址,还会询问行车路线 C:挂断电话后才想起来,没办法,按照刚才的号码再打回去询问吧 D:挂断电话后才想起来,没关系,我上网查查去,如有好几个地址,那再打电话询问 标准选项:D,此题考察是求职者的专业素质,开拓精神,以及主观能动性。3:面试前,你是否会特地整理一下个人形象和卫生? A:不会,我对自己的形象很有信心,恩,明天打算穿那套看起来很青春的牛仔装 B:不会,我相信面试官会更看重我衣衫滥屡的外表下,那出色的才能 C:会,洗洗头发洗洗澡,以干净、清爽、利落的形象出现在面试官面前 D:说不定,看心情还有要去面试的公司,知名外企我会适当修饰以下,小公司就算了 E:会,我会洗洗头发洗洗澡,再洒点香水,画个妆,这让我更有信心 标准选项:C。此题考察的是求职者对自己整体形象的包装,通过包装可以了解一个人 的性格。 4:当你历尽千辛万苦终于赶到公司之后,你发现你比预定时间早到了半个小时,这时你会 A:直接进公司找前台,平静地联系面试人员

2017年数字IC类笔试面试试题

2017年数字IC类笔试面试试题 威盛logic design engineer考题 1。一个二路选 择器,构成一个4路选择器,满足真值表要求、 2。已知A,B,C三个信号的波形,构造一个逻辑结构,使得从AB可以得到C,并且说明如何避免毛刺 3。一段英文对信号波形的描述,理解后画出波形,并采用verilog 实现。 4。169.6875转化成2进制和16进制 5。阐述中断的概念,有多少种中断,为什么要有中断,举例 6。这道比较搞,iq题,5名车手开5种颜色的车跑出了5个耗油量(milespergallon),然后就说什么颜色的车比什么车手的耗油量多什么的,判断人,车,好油量的排序ft致死,看了一堆FSM和数字电路没啥用,结果基本的冬冬把自己搞死了。 不过mixedsignal里的数字部分到是很全的考察了数字的冬冬(转)几道威盛电子的FPGA工程师试题 7、解释setup和hold time violation,画图说明,并说明解决办法. 17、给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->q,还有clock 的delay,写出决定最大时钟的因素,同时给出表达式. 18、说说静态、动态时序模拟的优缺点. 19、一个四级的Mux,其中第二级信号为关键信号如何改善timing 22、卡诺图写出逻辑表达使. 23、化简F(A,B,C,D)=m(1,3,4,5,10,11,12,13,14,15)的和 28Please draw the transistor level schematic of a cmos2input AND gate andexplain which input has faster response for output rising edge.(less del aytime). 30、画出CMOS的图,画出tow-to-one mux gate. 45、用逻辑们画出D触发器46、画出DFF的结构图,用verilog实现之. 68、一个状态机的题目用verilog实现73、画出可以检测10010串的状态图,并verilog实现之. 80、 Please draw schematic of a common SRAM cell with6transistors,point o utwhich nodes can store data and which node is word line control?(威盛笔试circuit design)(转) VIA数字IC笔试试题 1。解释setup和hold time violation,画图说明,并说明解决办法。

公司招聘笔试题目精选面试人员笔试性格测试题

面试人员笔试测试题 请将①②③④中,您认识符合你的一项或多项填写在答题卡中!(请在15分钟内完成,以第一印象为主,不要用多加思考)

1 ③生 ④适应力强—轻松自如适应任何环境 2 ②坚持不懈—要完成一事才接着做新事 ③喜好娱乐—开心,充满乐趣与幽默 ④平 3 ②意志坚定—决心依自己的方式做事的人 ④顺 4、①自控性—控制自己的情绪,极少流露 ②竞争 ④体贴—关心别人的感觉与需要 5、①含蓄—自我约束情绪与热忱 ②使人振作—给他人清新振奋的刺激 ④受尊重—对人诚实尊重 6、①敏感—对周围的人事过分关心 ②自 ③生机勃勃—充满生命力与兴奋 ④满足—容易接受 7、①计划 ②积极—想信自己有转危为安的能力 ③推动 ④耐性—不因延误而懊恼,能容忍 8 ②肯定—自信极少犹豫或动摇 ④羞涩—安静、不善于交谈的人 9、①井井有条—有系统有条理安排事情的人 ②坦率—毫无保留,坦率发言

18、①制图 ②首领—要求领导地位及别人跟随 ④知 19 ②勤 ③受欢 ④和 20、①规范 ②无 ③跳跃型—充满活力和生气的性格 ④平衡—稳定,中间路线 21、①乏味—面上极少流露表情或情绪 ②专横—喜命令支配,有时略傲慢 ③露 ④忸怩—躲避别人的注意力 22、①不宽 ③散漫—生活任性无秩序 23、①怨 ②逆 ③唠 ④保 24、①挑 ②率 ③健 ④胆 25、①无安全感—感到担心且无自信心 ②急躁—难以忍受等待别人 ③好插 ④优柔寡断—很难下定决心 26 ②不合

35、①情绪 ②喜操 36、①怀 ②顽 ③好表 ④缓 37、①懒 ②统治 ③大嗓 ④孤

答题卡请将您的选择填入答题卡中,并分别计算出您所选择的①②③④的个数。

面试练习题以及答案

面试习题以及答案 面试问题1:钓过螃蟹的人或许知道,篓子中放了一群螃蟹,不必盖上盖子,螃蟹是爬不出来的。因为只要有一只想往上爬,其他螃蟹纷纷攀附在他身上,结果是把它拉下来,最后没有一只出的去。对此现象,结合实际谈谈你的想法。 我的回答: 各位考官,大家好!现在我开始答题。 在螃蟹这个群体中,每一个个体都有自己的目标那就是从篓子中爬出来,然而,它们为了自己的目标相互竞争,使群体的共同目标在它们无序的也可以说是不正当的竞争下走向失败。题目中的螃蟹的例子就是生活中的一个剪影,例如《特坦尼克号》这部电视剧在沉船的过程中很多人因为争着跳上救生艇而掉入海中,在这种慌乱中,船长镇定的面庞跟整个画面形成了鲜明的对比,正是船长的组织与安排才使多数人获救。而在在现实中有很多踩踏事件发生给我们留下了悲痛的教训。 出现螃蟹现象的原则有以下几个方面: 1、组织中的没有建立健康的竞争机制,导致每个个体只为了个人的目标而无序地竞争, 即伤害自己也伤害别人,甚至也破坏了组织的目标。 2、组织中的成员之间缺少沟通与合作,导致1+1<2的情况的出现,使组织不能有效的运 转,造成内耗加大。 3、在团体组织中,没有领导,即使有在这种无序的竞争中也很难履行领导应有的职责。解决的办法如下: 1、任何一个组织要想良性运作,需要建立组织目标。只要有两个人以上的团体就可以形成 一个组织,组织运作效率高低直接影响组织职能完成如何,为此,组织要高效率地实施职能必须确定科学、合理的组织目标。然后将组织目标分解到每一个成员身上,使个体目标明确并且与组织整体目标相一致。 2、组织中要有领导并且维护领导的权威。采用民主方法选举组织领导,领导统一指挥该组 织,在组织中及时领导、组织、协调员工之间的关系,使组织中的成员能够团结合作,从而达到双赢。 3、组织中建立有效的竞争、合作奖励机制。要调动组织中每个成员的积极性,必须建立既 竞争又合作的激励机制,才能激发每个成员积极向上的力量,尽情地施展才华,为完成组织总体目标而不断奋斗。 4、建立职位责任制。将每个员工的职位责任明晰化、制度化,让每个职员明确自己在组织 中的角色以及与其它职位之间的关系,并努力工作完成自己所在职位的角色,不要因为自己角色完成不当而影响其他职位的完成。 总的来说,任何组织以及组织中的个体要有目标;组织中要有领导并且维护领导的权威;组织中建立有效的竞争、合作奖励机制;建立职位责任制等一系列规章制度。在领导者的组织、协调、控制与带领下,组织才能达到最优,实现多赢。 回答完毕! 第二个问题假如你参加工作后,某天早上到单位后有下列工作要处理,你准备怎么办? 1. 由你起草的某工作方案,下午即将参加领导班子集体讨论,你感觉还有不完善的地方. 2. 群众上访的事件中,牵扯到有你负责的某一工作,因此领导责成你尽快出面解释,但问题你还没有彻底搞清楚.你处室某同志参加了后备干部的竞选,组织上已经通知你上午找他谈话,了解该同志的工作和思想上表现. 各位考官,我已准备就绪,现在开始答题: 根据公务员工作时间,我与早上八点三是到达办公室,对今天上午的工作任务进行日程

2017年数字电路面试题集锦

2017年数字电路面试题集锦 1、同步电路和异步电路的区别是什么?(仕兰微电子) 2、什么是同步逻辑和异步逻辑?(汉王笔试) 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 3、什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?(汉王笔试) 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上,要用oc门来实现,由于不用oc门可能使灌电流过大,而烧坏逻辑门。同时在输出端口应加一个上拉电阻。 4、什么是Setup 和Holdup时间?(汉王笔试) 5、setup和holdup时间,区别.(南山之桥) 6、解释setup time和hold time的定义和在时钟信号延迟时的变化。(未知) 7、解释setup和hold time violation,画图说明,并说明解决办法。(威盛VIA 2003.11.06 上海笔试试题) Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入

触发器。保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。如果hold time 不够,数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间(Hold time)。建立时间是指在时钟边沿前,数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话,那么DFF将不能正确地采样到数据,将会出现metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间,那么超过量就分别被称为建立时间裕量和保持时间裕量。 8、说说对数字逻辑中的竞争和冒险的理解,并举例说明竞争和冒险怎样消除。(仕兰微电子) 9、什么是竞争与冒险现象?怎样判断?如何消除?(汉王笔试) 在组合逻辑中,由于门的输入信号通路中经过了不同的延时,导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法:一是添加布尔式的消去项,二是在芯片外部加电容。 10、你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?(汉王笔试) 常用逻辑电平:12V,5V,3.3V;TTL和CMOS不可以直接互连,由于TTL是在0.3-3.6V之间,而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。 11、如何解决亚稳态。(飞利浦-大唐笔试)

面试笔试题目及答案(暖通)

深圳航空城(东部)实业有限公司招聘笔试题 暖通工程师类 姓名:申请职位:笔试开始时间: 非常感谢您的到来,为了对您有一个全面的了解,希望您能回答下面的问题,谢谢合作;答题标准时间:45分钟。 一、选择题(3分×25=75分) 1.为防止冬季维护结构内表面结露的下列措施中,哪一种是错误的?(B) A增加维护结构的传热阻 B增加维护结构内表面的换热阻 C降低室内空气的含湿量 D提高室内温度 2.高层民用建筑中内走道应设置排烟设施的要求对于(D)是正确的。 A一类高层建筑长度超过30m的内走道 B二类高层建筑长度超过30m的内走道 C高层建筑长度超过2高层建筑长度超过30m的内走道 D一类建筑和建筑高度超过32m的二类建筑中超过20m的内走道 3.高层民用建筑中防烟分区规定正确的是( A )。 A建筑面积不宜超过500M2 B建筑面积不宜超过500M2且不应跨越防火分区 C建筑面积不宜超过1000M2且不应跨越防火分区 D建筑面积不宜超过1000M2 4.外窗增加低辐射膜(low-e膜)的效果中,错误的是( A)。 A减少冬季太阳辐射的热 B减少夏季太阳辐射的热 C使反射长波辐射的能力减小 D增大外窗的传热热阻 5. 蒸汽采暖系统宜采用哪种散热器?B A 钢制柱型 B 铸铁柱型 C 板型 D 扁管型 6. 当热水集中采暖系统分户热计量装置采用热量表时,系统的公用立管和入户装置应设于何处? B A.明装于楼梯间 B.设于邻楼梯间或户外公共空间的管井内 C.明装于每户厨房间 D.设于邻厨房的管井内 7. 分户热计量热水集中采暖系统,在建筑物热力入口处没必要设置何种装置?A A加压泵 B 热量表 C流量调节装置 D 过滤器 8. 哪种民用建筑的采暖散热器必须暗装或加防护罩?D A 办公楼 B 高层住宅 C 学校 D 幼儿园 9. 设置全面采暖的建筑物,其围护结构的传热阻?D

微电子笔试(笔试和面试题)有答案

第一部分:基础篇 (该部分共有试题8题,为必答题,每位应聘者按自己对问题的理解去回答,尽可能多回答你所知道的内容。若不清楚就写不清楚)。 1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。 数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统。 模拟信号,是指幅度随时间连续变化的信号。例如,人对着话筒讲话,话筒输出的音频电信号就是模拟信号,收音机、收录机、音响设备及电视机中接收、放大的音频信号、电视信号,也是模拟信号。 数字信号,是指在时间上和幅度上离散取值的信号,例如,电报电码信号,按一下电键,产生一个电信号,而产生的电信号是不连续的。这种不连续的电信号,一般叫做电脉冲或脉冲信号,计算机中运行的信号是脉冲信号,但这些脉冲信号均代表着确切的数字,因而又叫做数字信号。在电子技术中,通常又把模拟信号以外的非连续变化的信号,统称为数字信号。 FPGA是英文Field-Programmable Gate Array的缩写,即现场可编程门阵列,它是在PAL、GAL、EPLD 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。 2、你认为你从事研发工作有哪些特点? 3、基尔霍夫定理的内容是什么? 基尔霍夫电流定律:流入一个节点的电流总和等于流出节点的电流总和。 基尔霍夫电压定律:环路电压的总和为零。
欧姆定律: 电阻两端的电压等于电阻阻值和流过电阻的电流的乘积。 4、描述你对集成电路设计流程的认识。 模拟集成电路设计的一般过程: 1.电路设计依据电路功能完成电路的设计。 2.前仿真电路功能的仿真,包括功耗,电流,电压,温度,压摆幅,输入输出特性等参数的仿真。 3.版图设计(Layout)依据所设计的电路画版图。一般使用Cadence软件。 4.后仿真对所画的版图进行仿真,并与前仿真比较,若达不到要求需修改或重新设计版图。 5.后续处理将版图文件生成GDSII文件交予Foundry流片。正向设计与反向设计 State Key Lab of ASIC & Systems, Fudan University 自顶向下和自底向上设计 State Key Lab of ASIC & Systems, Fudan University Top-Down设计 –Top-Down流程在EDA工具支持下逐步成为 IC主要的设计方法 –从确定电路系统的性能指标开始,自系 统级、寄存器传输级、逻辑级直到物理 级逐级细化并逐级验证其功能和性能 State Key Lab of ASIC & Systems, Fudan University Top-Down设计关键技术 . 需要开发系统级模型及建立模型库,这些行 为模型与实现工艺无关,仅用于系统级和RTL 级模拟。

模电数电笔试面试题目大全

模电数电面试笔试题目大全 模拟电路 1、基尔霍夫定理的内容是什么?(仕兰微电子) 2、平板电容公式(C=εS/4πkd)。(未知) 3、最基本的如三极管曲线特性。(未知) 4、描述反馈电路的概念,列举他们的应用。(仕兰微电子) 5、负反馈种类(电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈);负反 馈的优点(降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非 线性失真,有效地扩展放大器的通频带,自动调节作用)(未知) 6、放大电路的频率补偿的目的是什么,有哪些方法?(仕兰微电子) 7、频率响应,如:怎么才算是稳定的,如何改变频响曲线的几个方法。(未知) 8、给出一个查分运放,如何相位补偿,并画补偿后的波特图。(凹凸) 9、基本放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器),优缺 点,特别是广泛采用差分结构的原因。(未知) 10、给出一差分电路,告诉其输出电压Y+和Y-,求共模分量和差模分量。(未知) 11、画差放的两个输入管。(凹凸) 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的 运放电路。(仕兰微电子) 13、用运算放大器组成一个10倍的放大器。(未知) 14、给出一个简单电路,让你分析输出电压的特性(就是个积分电路),并求输出端某点 的 rise/fall时间。(Infineon笔试试题) 15、电阻R和电容C串联,输入电压为R和C之间的电压,输出电压分别为C上电压和R上电压,要求绘制这两种电路输入电压的频谱,判断这两种电路何为高通滤波器,何为低通滤 波器。当RC<

最新公司招聘笔试题目精选——面试人员笔试性格测试题

最新公司招聘笔试题目精选——面试人员笔试性格测试题

面试人员笔试测试题 请将①②③④中,您认识符合你的一项或多项填写在答题卡中!(请在15分钟内完成,以第一印象为主,不要用多加思考)

1、①善于分析—喜欢研究各部分之间的逻辑和正确的关系 ②富于冒险—愿意面对新事物并敢于下决心掌握的人 ③生动—充满活力,表情生动,多手势 ④适应力强—轻松自如适应任何环境 2、①善于说服—用逻辑与事实而不用威严和权力服人 ②坚持不懈—要完成一事才接着做新事 ③喜好娱乐—开心,充满乐趣与幽默 ④平和—在任何冲突中,不受干扰,保持平静 3、①自我牺牲—为他人利益愿意放弃个人意见 ②意志坚定—决心依自己的方式做事的人 ③善于社交—认为与人相处是好玩,是参与的机会,而不是挑战或商业机会 ④顺服—易接受他人的观点或喜好,不坚持已见 4、①自控性—控制自己的情绪,极少流露 ②竞争性—把一切当成竞赛,总是有强烈的赢的欲望 ③令人信服—因价目人魅力或性格使人信服 ④体贴—关心别人的感觉与需要 5、①含蓄—自我约束情绪与热忱 ②使人振作—给他人清新振奋的刺激 ③反应敏捷—对任何情况都能很快做出有效的反应 ④受尊重—对人诚实尊重 6、①敏感—对周围的人事过分关心 ②自立—独立性强,只领先怕能力,判断与才智 ③生机勃勃—充满生命力与兴奋 ④满足—容易接受 7、①计划者—为完成工程和目标事前做详尽计划,宁愿依计划进行工作而不愿执行任务 ②积极—想信自己有转危为安的能力 ③推动者—动用性格魅力可鼓励或逼迫别人参与或投资 ④耐性—不因延误而懊恼,能容忍8、①按部就班—生活与处事均依照时间表,不喜欢计划被人干扰 ②肯定—自信极少犹豫或动摇 ③无拘无束—不喜预先计划,或受计划牵制 ④羞涩—安静、不善于交谈的人 9、①井井有条—有系统有条理安排事情的人 ②坦率—毫无保留,坦率发言 ③乐观—愉快的性情令自己和他人想念任何事都会转好的人 ④迁就—改变自己,使自己与他人协调,短时间内按他人的方式行事 10、①忠诚—一贯可靠,忠心不移,有时甚至毫无理由地奉献 ②强迫性—发号施令者,别人从不反对 ③有趣—风趣,很强的幽默感,任何事情都能变精彩的故事 ④友善—不主动交谈,经常是被动的回答者 11、①细节—对事情记忆清晰,做事有条不紊 ②勇敢—敢于冒险,勇敢,无畏惧 ③可爱—开心,与他相处充满乐趣的人 ④外交手腕—待人得体有耐性 12、①文化修养—对学术、艺术告别爱好,如戏剧、交响乐、芭蕾舞等 ②激励性—鼓励别人参与、加入并能将每件事情变得有趣 ③令人高兴—一向充满活力,并将快乐感染他人 ④贯彻始终—情绪平稳,容易反应,如人所料 13、①理想主义—以自己完美的标准来设想衡量事情 ②独立—自给自足,自己生活,自信,无需他人帮忙 ③激励性—鼓励别人参与、加入并能将每件事情变得有趣 ④无攻击性—从不说谎或引起别人不满和反对的事 14、①深沉—深刻并常常内省,对肤浅的交谈,消遣的厌恶 ②果断—有很快做出判断与结论的能力 ③感情外露—从不掩饰自己的情感、喜好,与人交谈时常身不由己地接触他人 ④尖刻幽默—近乎讽刺的幽默

相关文档
最新文档