Allegro 16.6 功能集锦

Allegro 16.6 功能集锦

在Allegro中增加零件及修改连线关系

1.Setup - User Preferences Editor – Logic –logic _edit_enabled的Value勾选

2.增加零件：Logic - Part Logic 在Part Modification Area 填入相关信息（也可以在Part Selection Area中找

到类似的元器件）单击Add再OK

3.修改连接关系：单击元器件焊盘，在右边的Options中选择网络。或者增加新的网络（Create）编辑网络名（Rename）

删除网络名（Remove）

如何在Allegro中即时显示dynamic length(动态走线长度)对话框

Setup - User Preferences Editor – Route – Connect – allegro_etch_length_on勾选

在Allegro中如何将尖角走线改成圆弧走线

1.可以直接画圆弧：右边的Options选项中的Line lock选择Arc并勾选最下面的Replace etch（替换原有走线）

2.使用slide命令（移动走线）：右边的Options选项中 Vertex Action中Move改成Arc Corner，去拉动走线

在Allegro中如何把DRC标记显示为实心

Setup - User Preferences Editor – Display – Visual – display_drcfill勾选

在Allegro中怎么增加和删除泪滴（teardrop）

1.增加泪滴（teardrop）:Route – Gloss – parameters... – Fillet and tapered trace勾选，注意勾选前在

Fillet and tapered trace 点击跳出编辑框选择你所需要的对象

2.Edit – Delete 右边的Options栏中选择Cline ，在Find栏中Find by name中选择Property ，点击More ,点

选Fillet= ,/Apply/OK即可

注意：无论加泪滴还是删掉泪滴，一定要先打开所有的走线层，否则，没打开的走线层就不会有执行

如何在Allegro中设置自动存盘系统

自动存盘需要用户自己设置，具体方法如下：

Setup - User Preferences Editor – File_management – Autosave

Autosave_dbcheck:设置存盘时是否需要数据检查，如果此项设为存盘时需要数据检查则会使存盘时间加长

Autosace_time:自动存盘时间设置。默认值为30分钟，自动存盘时间设定范围10~100分钟

在Allegro中如何Rename的时候把部分器件保护起来

把要重新Rename位号的器件在Edit – Properties中添加一个Auto_rename属性，记住右边的Find栏中要选择Comps 如何在Allegroz中使铺的铜不被涂上组焊剂

开阻焊窗。即在阻焊层铺一块同样大小铜皮

在Allegro中如何Copy一组线段并编辑它们

在Edit –Copy命令下，先拉个款选中，然后鼠标要左键点一下（这时被选种的内容可以移动），然后再右击，出现的命令框可以进行相应编辑

如何在Allegro中合图

1.拷贝：File – Export – Sub-drawing，右边的Find栏中选择要复制的类型，然后在工作区选要复制的内容；在

命令行Command处执行x，出现图框，看右下角坐标，输入x坐标，y坐标，并记住该坐标

2.粘贴：File – import – sub-drawing，点击standard；在命令行Command处执行x，出现图框，输入x坐标，y

坐标，其中x坐标，y坐标为先前复制时的数值，ok

如何在Allegro中使得高亮明显

Setup - User Preferences Editor – Display – Highlight – display_nohilitefont勾选

在Allegro如何清除多余的线头和过孔

对有net属性的断线头和via，在Route – Gloss – Line And via cleanup 下，跳出对话框，选择相应项，点选Gloss 即可；此步骤要在后期布线完成在执行

Tool reports dangling line

在Allegro如何关掉package to package spacing的DRC检测

Setup – Constrains – Design constraints 将package to package 的DRC检测关闭

在Allegro中如何切换测量单位

Setup – Design Parameter - Design里面设置好所需单位，需要保存一次文件，在进行测量Display – Measure即可 在Allegro中如何电源或地分割

1.Add – line将电源层or地层按照自己需要的方式进行分割，注意在右边的Options栏中，要设置成Anti Etch

和分割的Power层或者GND层；Line width一般来说要大于10mil

2.再加上布线区域（route keepin）

3.最后再按照要求进行负片铺铜Edit – Split Plane – Create

在Allegro中如何检查PCB图中所有鼠线连接都在已经全部拉完

Tools – report选择Unconnected Pins Report进行Report，生成的报告中，可以直接点击坐标即可图中位置

在Allegro中如何检查连线是否短路

Tools – update drc

Allegro中如何显示元件Value值

有时候需要在Layout中显示元件value值，比如需要显示矩阵键盘中每个键盘的名称，这些名称在Orcad中使保存元件属性（Edit properties…）中的Value项

1.首先确认orcad中value值被设置

2.在Allegro中建立元件库（package symbol）时，需要添加Ref,其中最常用的2个是点击“Label Refdes”，然后

在"A c t i v e c a l s s"中选择“R e f D e s”，在"S u b c l a s s"中依次选择“Assembly top”和“Silkscreen Top”。而如果想要显示value值很

简单，仍然在添加“Label Refdes”的状态下，“active class”选择“component value”，“sub class”选择“Silkcreen Top”，

然后随便写一个字符在元件库中，如S*。

3.在导入netlist并place元件到layout后，只要选中C olor/Vis ibil ity -> C ompo nent-> component value下的silkscreen_Top，

就可以显示在orcad中赋给元件的value值了

在Allegro中怎么得到一个设计的所以的PIN数目

Tool – report – Summary Drawing Report

在Allegro中铺铜后无法生成光绘文件，有无法看见碎铜如何删除

1.点击Setup - Drawing Options，在Status中将F i l l m o d e选到Smooth，然后点击Update to Smooth 即可出图

2.首先看看提示在那个层，然后打开color 下此etch的boundry（别的冬冬都别开）杀掉哪个空的boundry 就可以了，原因是，铺

的小块动态铜被别的东东挤空了。但是你画的边框(boundry)还在

3.在shape - Global Dynamic Shape Parameters中

1）Shape fill中，确认Dynamic fill 是Smooth

2）Void controls中，把Supperess shapes less than的值修为0，即可看见Out of date shapes，删除即可

在Allegro中PCB设计重用的问题

Tools\Create modules和Logic\Assign Refdes命令结合来实现

在Allegro中把一块PCB与另一块PCB合并的方法（net 还在）

1.打开PCB1，在Tools选择Create Module，然后选中整个PCB，在命令行里输入x坐标y坐标（Pick Origin）。生成*.mdd文

件，放在PCB2的目录下

2.打开PCB2，在Place选择Manually，在Advanced Setting内勾上Library。在Placement List上的Module Definitions

会出现刚才生成的*.mdd文件

怎样在allegro里把PCB板整个旋转90度

1.执行Move后在Options下面的Point选择User Pick就可以Rotate

2.

1)选中MOVE命令（在Options下面的Point选择User Pick，在Find里勾上所有你要的

2)右击选中Temp Group

3)选中整个板子（也可选择你需要的一部分或几部分）

4)右击选中Complete

5)点击一点作为User Pick

6)右击选中Rotate, 就可以旋转了

如何在Allegro中对器件高度设定规则

在有的设计中，需要设定PCB板上所贴器件的高度规则。比如，超过一定高度，会对该产品在今后的装配带来不便或麻烦。所以，如果我们在项目设计之前就知道类似的一些相关尺寸规定，就可以在设置规则的时候增加一些约束条件。

首先，在制作器件封装的时候，就需要给每个器件定义它的高度：package height。

具体操作是：打开.dra文件，点击Setup – Areas - Package Height，点击器件的Place Bound Top，在Options里面会看到设定器件高度的图示。在相应的位置填入器件的min、max的值，就可以把这些信息记录在该器件的封装里了。

接下来，在.brd里面设置相关规则。具体操作是：在需要设定相关规则的区域添加一层R ou t e K ee p ou t层，或者P l a c e B o u n d Top层。然后，同样的按照上面的操作，点击Setup – Areas - Package Height，在Options里面按照示意图，设定相关的规则就行了。

需要注意的是：

（1）首先应该确保所有器件的.dra文件里面都包含了器件高度的设定，否则默认状态下，在placement的时候每个器件都会产生DRC的。如果不知道器件的高度，又不希望那些规则作用在这个器件上，那么可以把最大值设置为0，就可以避免出现不希望看到的DRC。

（2）如果是采用在P l a c e B o u n d T o p层设定该规则，那么，DRC会产生在相应的Top或者Bottom层；而如果是采用在Route Keepout层设定该规则，那么，DRC会产生在DRC这一列下方的Place_Top或者Place_Bottom。

（3）在用不同的层设定该规则的时候示意图的尺寸指示是有所区别的，在设定规则的时候需要注意规则的正确性。

（4）这种关于器件高度的规则设定是不能够在Setup--Constraints里面通过添加一个Area再在Area里面设定规则来实现的。

Allergo可以倒出.emn和.emp格式的文件！在PRO-E等3D软件中查看.