设计带隙时考虑的几个问题(适合初学者)

熟悉模拟电路的人可能都知道，这里所说的bandgap，指的就是带隙基准电路。

关于这个话题，我想了很久，究竟把它放在什么样的位置合适？因为在模拟IC的过程中，Bandgap总是在这里或那里出现，充当不同的功能模块。我觉得它是基础的基础，但也因为是基础，感觉更难去把这个话题说清楚。

好在有很多参考书中都有对这一章节的详细阐述，我也不再多说关于工作原理这些方面东西了。模型就在那里，推导的思路也很清楚。如果有需要可以去书里参考以下。

假设我们都很清楚地了解了bandgap的工作原理，也已经通过一些仿真工具模拟出了想要的性能指标，那我想可不可以再回过头来问自己这样几个问题：

1．关于bandgap电路模型的推导过程，其中忽略了那些非理想因素？

2．电路对MOS管，对RES（电阻），对NPN（PNP）管的特性提出怎样的要求？

3．Bandgap电路中出现的放大器，哪些性能指标是较为重要的，影响bandgap输出精度的？

4．工艺偏差，工作环境变化，电源变化会对bandgap电路造成怎样的影响？

能够容忍吗？

5．电路中有一条正反馈和一条负反馈通路，如何保证电路工作稳定，不发生震荡？

6．电路能够正常启动吗？需要多长的时间建立工作点和达到稳定输出？

能满足系统的时间要求吗？

7．bandgap的输出负载是怎样的类型？Bandgap的输出是否有足够的驱动能力？怎样处理输出和负载之间的接口问题？

在设计你的bandgap的时候，你是否仔细考虑过了上面提到的问题，也清楚地知道了答案？如果没有，那就再从头开始再熟悉一遍吧，直到你能回答出来。

这些问题可能在了解bandgap的工作原理时是注意不到的，但在设计bangap 的过程中，会逐步地暴露出来。只有很好地解答了上面一些问题，我们才算是基本掌握了bandgap设计的一些准则。而bandgap的精确设计，还远远不止这些。

1.推导过程忽略的东西书本上都有，仔细看看

2.可以假设各种元件存在非理想因素，再对照bandgap公式和推导过程忽略的因素看看会造成什么影响，有多大影响。再据此折合到元件特性要求上去

3.看bandgap做通信系统用还是用在高精度AD/DA中了，运放的非理想因素就书上那些，主要看静态非理想特性对bandgap的公式推导会造成什么影响

4.这个仿真就知道了。具体情况得看你的运用环境要求。不能容忍自然要寻找高精度的设计方案，或者采取特殊措施比如trimming

5.这个当然是要负反馈环路增益大于正反馈环路增益。稳定与否就要看你的剩余负反馈环路相位裕度做得如何了。

6.bandgap一般要加启动电路吧。建立和稳定时间跟你的启动电路有关，也跟bandgap的电流大小有关。可根据系统要求确定这些电学参数的大小，不要只考虑功耗。

7. 一般bandgap的驱动能力不够，需要在输出接buffer模块，可产生不同的基准电压，因此带载一般可视为容性负载，且容质不大。buffer也起到了隔离bandgap与后级负载的作用。

----------------------------------------

问题：

1、输出电压曲线是不是一定往上凸啊！？有没有可能是凹的呢？

按照Vref＝Vbe＋VTlnN*R2/R1 式子的话应该肯定是往上凸的没有可能是凹的！

但是有一些文章是凹的都是IEEE的文章（A low-voltage bandgap reference with resistive subdivision和New Curvature-Compensation Technique for CMOS Bandgap Reference With Sub-1-V Operation.pdf），怎样解释呢？

2、是不是一定要令运方的输出电压为VDD/2啊！（这个问题是出于要求V＋，V －的电压相等的时候式子Vref＝Vbe＋VTlnN*R2/R1才成立，那么相等的时候输出是VDD/2。我的这种理解有问题吗！？

3、还有M1管和M2管的尺寸是应该怎样定呢？

4、Bandgap电路中出现的放大器，哪些性能指标是较为重要的。还有，运放的各种性能指标分别对应bandgap的哪些性能指标有什么影响。

答1：输出电压曲线不一定是往上凸的，在我仿真的时候有可能出现多个凹凸点，在整个温度范围内VREF电压波动与凸的相比一般要小一些。凹的我仿真也出现过，不过那时是因为运放没有调好。至于IEEE论文里的那些曲线，你需要看看里面是不是采用了特殊的补偿方式。

根据VREF公式并不一定能准确预测仿真结果，因为公式是一阶或二阶近似的结果，而仿真的model远比这种近似要复杂，并且是结合了厂家工艺实测数据拟合的结果。如果能保证bandgap里面各个模块都满足理论推导的前提条件，并且工作正常，那么你可以相信仿真结果。

答2：运放的输出电压要看你做什么样的运用，在要求VDD/2的场合一般是商用运放，为了普适性而设计的。在bandgap电路里如果运放输出VDD/2，则PMOS 管的Vgs就是VDD/2，而Bandgap里的电流不会做得特别大，在M1~M3匹配要求大尺寸的时候，对于要求高度匹配特性的这几个Pmos管而言，栅驱动电压无疑是太大了。合理即可，一般会取Pmos管过驱动电压Vgs-V200~300mV。

至于你说“要求V＋，V－的电压相等的时候式子Vref＝Vbe＋VTlnN*R2/R1才成立”，我想你理解错了意思。运放的V+，V－相等其实指的是“虚短，虚断”的概念，是理想运放的特征。关于这个你可以找点资料看看。即使运放的V+，V－相等，实际当中，如果运放开环使用，其输出也可能是任何值的。

答3：从图中来看，M1~M3的尺寸应该是有比例关系的，提高匹配度要求w与L 均要大一些比较好。一般情况下全都相等，也可以有别的比例系数，但是这时需要你去仔细推导VREF的表达式来确定电阻的比值。

答4：Bandgap中使用的运放，看重的指标我想首先一个就是失调电压要小，否则会直接转化成△VBE的误差，使得最终的VREF出现较大误差，温度补偿性能也会恶化。

还有一个就是开环增益要足够高，低增益造成得影响与失调电压类似。带宽倒是不用太高，因为bandgap近似于直流电路，对高频特性没有太高要求。当然还要考虑运放代入bandgap后的环路稳定度。

需要注意的一点是电路启动问题。上电的时候电路有可能不工作，需要加入启动电路强制其进入我们需要的工作点。

专题：模拟滤波器设计流程——（一）基本概念

发表于2007-5-18 12:35:18

预备知识

基本的电子电路常识，信号与系统中的频域，零极点，传递函数，拉普拉施变换等概念。

一．模拟滤波器分类

由于知识所限，这里我们只谈谈模拟滤波器。从频域上可以划分为低通滤波器，高通滤波器，带通滤波器，带阻滤波器和全通滤波器等。这种划分方式便于做系统模型分析。而按照应用来划分不外乎就是滤波，均衡，延时等。按照应用来划分的方式不是很容易说清楚，因此我们还是应当将应用指标要求对应到不同的滤波器类型上面。

二．设计模拟滤波器

怎样设计？需要指标要求，而指标的获得应该是从系统划分开始。对于滤波器的性能指标要求，系统往往会给出一个底线。

系统仿真在这一步尤为关键，系统仿真不仅可以给出滤波器的指标，也可以验证不同类型滤波器对性能的影响。如果能够使用matlab作为仿真工具，这一步就会变得很简单，simulink提供了不同类型滤波器的model，直接调用就可以了。当然，如果你对各种类型滤波器的优缺点非常了解，那就很容易确定适合的滤波器类型了，后面的事就是具体的电路实现，这里不再详述。不过能够做一下系统仿真要更保险一点，毕竟在后期电路实现的时候还会出现很多非理想因素，如果前期能购通过系统仿真为各个模块指标留出足够的裕量，这是是很明智的。三．模拟滤波器类型

上面说的是如何选择滤波器的方法，那么各种类型的滤波器在指标和性能上又有什么区别呢？第一步，我们首先要了解滤波器的关键指标有哪些.。

性能指标包括两方面的内容：频域上我们关心的是截止频率fc，3dB带宽BW，中心频率f0，带外抑制度（阻带衰减），通频带纹波等；时域上有冲激响应，阶越响应，群时延等等。不同类型的滤波器性能优缺点就表现为其中的几项。应用的需求可以直接反映为对截止频率，阻带频率，抑制度，以及时延等特性的要求。预告：后面准备用一个贴对各种类型的滤波器特性做简单的总结和介绍，和滤波器选择方法；再用一个贴介绍我做过的一个滤波器设计流程。敬请关注!

专题：模拟滤波器设计流程——（二）分类

发表于2007-5-28 10:29:34

滤波器设计（on chip）可能算是我这几年工作接触最多的一个方向了。然而到现在我还是觉得很难去给出一个模拟滤波器的基本概括，因为感觉其中涉及的东西太多，自己了解的东西还是太肤浅。

最开始做滤波器的时候比较盲目，领导分配了指标却不知道从何处入手，只能找些参考资料来看看。关于模拟滤波器的分类这一话题，不同的资料有不同的说法，不知道该信谁的，也不知道究竟应该怎样去理解书中的知识，简单概括一下就是“抓瞎”。滤波器的类型，阶次，拓扑结构等等概念经常是混淆不清。当时很多电路感觉都是硬着头皮在做的，好在都还没出什么问题。做多了几次，有些觉悟了，问题还是很多，但对于滤波器也有了点自己的理解方式。

从我的观点来看，理解滤波器的分类首先具备基本的系统设计与信号处理知识。这两个背景知识对于理解滤波器相关概念和设计方法也是非常重要的书本上经常提到的那些滤波器不外乎有源，无源，低通，高通，带通，带阻等等。有源与无源之分，无非就是看滤波器有无电源供电；而低通，高通等等分类方法，则是根据有用信号所占据的频段来划分的，信号的频段决定了你所选择的滤波器究竟是低通还是高通海市别的什么。

我们常常看到诸如butterworth型，chebychev型等滤波器，关于这种分类方式，以我的理解来看，指的是滤波器的零极点位置；不同的零极点位置决定了滤波器在带外抑制度，（带内/带外）纹波，幅频/相频特性，以及群时延等性能指标。当然掌握这些滤波器的基本特点有利于我们设计电路的时候选择合适的类型。对于不同类型的滤波器，其极点个数决定了阶次，阶次也与上述指标相关。

我们也常常看到如sallen-kay或别的分类方式。对于这种说法，实际上已经具体到了滤波器的拓扑结构。如同前面提到的滤波器零极点位置决定滤波器的类型，而实现零极点的方式，就对应到了滤波器的拓扑结构。实际上从书本上我们也可以看到如果是拓扑结构的分类方式，常常会有对应的电路结构图。我们可以根据这个电路图选择合适的R/C或OPA，来实现butterworth或chebychev之类的滤波器。

究竟选择哪种滤波器，需要看系统指标的要求，严格的系统指标会给出例如时延特性，带外抑制度等等要求。这一步是滤波器设计必不可少的。IC设计不需要做性能最优的模块，而是设计出满足性能要求而又成本最低的电路，这一点也需要牢记在心。

模拟滤波器设计流程——（三）从系统指标到电路映射

片上集成的模拟滤波器常常是系统中的一个组成模块，对滤波器所有的性能指标要求来源与于系统指标的分解。比如说滤波器的噪声，线性度，带外抑制度，带内纹波，时延特性等等。确定采用何种类型，多少阶次的滤波器都可以通过系统仿真得到。举个例子说，7阶的butterworth和5阶的切比雪夫在带外抑制度上可能都差不多，但在带内纹波和时延特性上却不尽相同，这样的两个滤波器分别代入系统做系统仿真，很容易就可以看到他们各自的特性对解调误码率的影响。而如果都满足系统要求的情况下，如何去选择合适的滤波器，还要综合考虑复杂度，以及成本。

事实上做系统仿真的时候，往往就将我们能选择的滤波器类型范围缩小了。而再考虑一下实现成本，基本上能够达到指标要求的滤波器类型和阶次也就定了。剩下的工作无非就是常规的滤波器设计。利用普遍的滤波器设计工具，代入抑制度，截止频率，增益等参数，就能得到特定结构中使用到的元件参数。在综合滤波器设计的时候，最为广泛运用的应该是级联方式。通过将高阶次的传递函数分解为多个一阶和二阶传递函数的组合，再分级实现滤波器。这种方法大大简化了滤波器的设计，避免了多级反馈，从电路设计难度上来讲要更为容易一点。

假设我们需要设计一个5阶的butterworth型低通滤波器。首先将滤波器划分为3级结构，1级一阶，2级2阶。再根据归一化的传递函数表和滤波器的截止频率，可以得到各级的特征频率和Q值。知道了这两个值之后带入对应的1

阶或2阶传递函数，可以很方便地求解出需要的R或C（也有可能是Gm或C）值。这样我们就将滤波器与普通的模拟电路如如运放等关联起来。

滤波器设计从这个层次再往下，考验的就是我们对基本的模拟电路模块如运算放大器，Gm单元等电路的掌握能力了。

如果滤波器传递分解之后有多级2阶结构，则需要考虑不同Q值的2阶结构在链路中的位置。Q值高的一般放在后面，因为高Q值放在前面影响滤波器的动态范围。但放在后面对抑制滤波器内部噪声却没什么好处，因为落在高Q值模块谐振峰值处的噪声会被放大。

滤波器的时域响应

通常我们考虑滤波器的性能指标的时候，最先想到的不外乎是截止频率，抑制度之类的，从频域的观点来评价。实际应用中我们能用肉眼看到，也最容易用仪器观测到的是信号的幅度与相位（可以将相位理解为不同信号之间的一个相对先后关系）。滤波器所做的工作又恰恰是对信号的幅度与相位产生影响。

传递函数最常被用来表示滤波器的频域响应特性。时域上反映滤波器的特性的主要是冲激响应与阶跃响应。理解滤波器的这两个特性首先需要熟悉冲激响应与阶跃响应的概念，如果需要参考的话，大部分《信号与系统》教材中都会有详细的讲解。

滤波器的时域冲激响应幅度正比于滤波器带宽wc，冲击响应的宽度反比于wc，两者的乘积为一常数。因此我们可以看到，如果能够测试滤波器的冲激响应，就可以很直观地判断滤波器的带宽信息。与冲激响应相关的还有滤波器的Q值（反映滤波器频率选择性的一个指标）：Q值越高，冲激响应越慢。可以说频率幅度响应特性与冲激响应是tradeoff的两个量，单位带宽上如果想要获得更大的频率抑制度，势必要牺牲一些滤波器的时域响应性能。

时域特性要求高的应用中，Bessel型是最优的选择，同样抑制度也最差。Butterworth次之，接着chebyshev。如果要求较好的幅频特性，选择顺序倒一下就可以了。

接下来的是阶跃响应。阶跃响应是对滤波器冲激响应的积分。很多使用与冲激响应的一般性法则同样也可用于阶跃响应。阶跃响应最为关键的两个指标是过冲

（overshoot）和振动（ringing）。在脉冲响应要求严格的应用里面，需要最大限度地减小过冲。而振动需要尽可能快地衰减掉，否则会干扰到随后的脉冲波形。冲激响应和阶跃响应两种特性便于比较不同类型和阶次的滤波器时域响应特性，从而能以最经济有效的方式选取出合理的结构。

做了近5年的模拟IC设计，还是觉得自己的经验不够，这篇文章读了深有体会，转贴给大家。

如何成为IC设计高手？如何提高自己的设计能力？自己的感受是，IC设计不同于一般的板级电子设计，由于流片的投资更大，复杂度更高，系统性更强，所以学习起来也有些更有意思的地方。这里就斗胆跳过基本电子知识的方面，单就一些特别的地方来表达一下个体的感受。

首先，作为初学者，需要了解的是IC设计的基本流程。应该做到以下几点：

基本清楚系统、前端、后端设计和验证的过程，IC设计同半导体物理、通信或多媒体系统设计之间的关系，了解数字电路、混合信号的基本设计过程，弄清楚ASIC，COT这些基本的行业模式。窃以为这点对于培养兴趣，建立自己未来的技术生涯规划是十分重要的。

学习基本的设计知识，建议读一下台湾CIC的一些设计教材，很多都是经典的总结。

EDA技术的学习：对于IC设计者来说，EDA工具意义重大，透过EDA工具商的推介，能够了解到

新的设计理念。国内不少IC设计者，是单纯从EDA的角度被带入IC设计领域的，也有很多的设计者在没有接触到深亚微米工艺的时候，也是通过EDA厂家的推广培训建立基本概念。同时，对一些高难度的设计，识别和选择工具也是十分重要的。

如果你希望有较高的设计水平，积累经验是一个必需的过程。经验积累的效率是有可能提高的。以下几点可以参考：

1、学习借鉴一些经典设计，其中的许多细节是使你的设计成为产品时必需注意的。有些可能是为了适应工艺参数的变化，有些可能是为了加速开关过程，有些可能是为了保证系统的稳定性等。通过仿真仔细观察这些细节，既有收益，也会有乐趣。项目组之间，尤其是项目组成员之间经常交流，可避免犯同样错误。

2、查文献资料是一个好方法。同"老师傅"一同做项目积累经验也较快。如果有机会参加一些有很好设计背景的人做的培训，最好是互动式的，也会有较好的收获。

3、当你初步完成一项设计的时侯，应当做几项检查：了解芯片生产厂的工艺, 器件模型参数的变化,并据此确定进行参数扫描仿真的范围。了解所设计产品的实际使用环境，正确设置系统仿真的输入条件及负载模型。严格执行设计规则和流程对减少设计错误也很有帮助。

4、另外，你需要知识的交流，要重视同前端或系统的交流，深刻理解设计的约束条件。作为初学者，往往不太清楚系统，除了通过设计文档和会议交流来理解自己的设计任务规范，同系统和前端的沟通是IC 设计必不可少的。所谓设计技巧，都是在明了约束条件的基础上而言的，系统或前端的设计工程师，往往能够给初学者很多指导性的意见。

5、重视同后端和加工线的交流：IC设计的复杂度太高，除了借助EDA工具商的主动推介来建立概念之外，IC设计者还应该主动地同设计环节的上下游，如后端设计服务或加工服务的工程师，工艺工程师之间进行主动沟通和学习。对于初学者来说，后端加工厂家往往能够为他们带来一些经典的基本理念，一些不能犯的错误等基本戒条。一些好的后端服务公司，不仅能提供十分严格的Design Kit，还能够给出混合信号设计方面十分有益的指导，帮助初学者走好起步之路。加工方面的知识，对于IC设计的"产品化"更是十分关键。

6、重视验证和测试，做一个"偏执狂"：IC设计的风险比板级电子设计来的更大，因此试验的机会十分宝贵，"偏执狂"的精神，对IC设计的成功来说十分关键。除了依靠公司成熟的设计环境，Design Kit和体制的规范来保证成功之外，对验证的重视和深刻理解，是一个IC设计者能否经受压力和享受成功十分关键的部分。由于流片的机会相对不多，因此找机会更多地参与和理解测试，对产品成功和失败的认真总结与分析，是一个IC设计者成长的必经之路。

同行交流以及工作环境的重要性：IC设计的复杂性和技术的快速发展，使得同行之间的交流十分关键，多参与一些适合自己水平的讨论组和行业会议，对提高水平也是十分有益的。通过同行之间的交流，还可以发现环境对于IC设计水平的重要影响。

公司的财力，产品的方向，项目的难度，很大程度上能够影响到一个设计者能够达到的最高水平。辩证地认识自己的技术提高和环境之间的相互关系，将是国内的设计者在一定的阶段会遇到的问题。