集成电路工艺原理

集成电路工艺原理
集成电路工艺原理

第一章衬底材料

1、三种单晶制备方法的特点和用途比较

直拉法(引晶,缩颈,放肩,等径生长,收晶)

基本原理:将多晶硅在真空或惰性气体保护下加热,使多晶硅熔化,然后利用籽晶来拉制单晶硅。单晶生长过程实际上是硅由液相 固相的转化过程。该转化过程实现的条件:液相-固相界面附近存在温度梯度(dT/dz)。

区熔法(悬浮区熔法:多晶硅棒和籽晶粘在一起后竖直固定在区溶炉上、下轴之间;

水平区熔法:多晶硅棒和籽晶粘在一起后水平固定在区溶炉左、右轴之间)

基本原理:将籽晶与多晶硅棒紧粘在一起,利用分段熔融多晶棒,在溶区由籽晶移向多晶硅棒另一端的过程中,使多晶硅转变成单晶硅。

中子嬗变掺杂法:利用热中子(即低能中子)对高阻单晶进行辐照,从而使其电阻率发生改变的方法。主要用来对高阻区熔单晶电阻率的均匀性进行调整。

三种单晶制备方法的比较

方法C、O含量直径电阻率大小电阻率均匀性用途

直拉法较高大低径向、轴向均匀性很差制作VLSI

区熔法较低较小高径向、轴向均匀性较差制作PowerDevice

中子嬗变法不变不变可调较好调整电阻率

2、硅中有害杂质的分类、存在形式及其影响

非金属主要有C、O、H原子。

重金属主要有Au、Cu、Fe、Ni原子。

金属主要有Na 、K、Ca、Al、Li、Mg、Ba 原子等。

分类种类存在形式主要影响

影响器件的特性参数(UT,β,Usat,fT);影响硅单晶的力O 间隙位置学性质(降低其机械强度);有源区外的氧有利于吸收附非金属近的重金属杂质,增强硅器件抗α粒子辐射的能力。

C 替位位置影响硅器件的电学性质(IR↑,UB↓);会减小硅的晶

格常数,引起晶格畸变;

间隙90% 有多个能级和双重电活性(受主或施主)或复合重金属Au 替位10% 中心, 影响硅的电阻率(ρ)和寿命(τ);

有效的复合中心影响较严重,除影响τ, ρ外,易在缺陷处形成杂Cu Fe 深能级质线和沉积微粒,使器件产生等离子击穿、

PN结漏电“管道”等现象

金属Na,K 间隙位置参与导电、影响器件的电学特性;

Al Al会对N型材料的掺杂起补偿作用,使ρ↑

3、硅中杂质吸除技术的分类,四种非本征杂质吸除方法的原理。

物理吸除(本征吸除,非本征吸除),化学吸除

物理吸除: 在高温过程中,将晶体缺陷和杂质沉积团解体,并以原子态溶于晶体中,然后使它们运动至有源区外,或被俘获或被挥发。

本征吸除: 用多步热处理方法在硅片内引入一些缺陷,以此吸除在表面附近的杂质和缺陷, (无外来加工) 。

非本征吸除: 对硅片施以外来加工进行析出的方法。

①背面损伤吸除: 通过(喷砂、离子注入、激光辐照等)在晶片背面引入损伤层,经过处

理,损伤层在背面诱生大量位错缺陷,从而将体内有害杂质或微缺陷吸引至背面。

②应力吸除:在晶片背面沉积氮化硅、多晶硅薄膜等引入弹性应力,在高温下,应力场

使体内有害杂质和缺陷运动至应力源处,从而“清洁”晶片体内。

③扩散吸除:在背面或有源区外进行杂质扩散,利用杂质原子与硅原子半径的差异引入

大量失配位错,从而达到将有害杂质和缺陷聚集于失配位错处,消除有源区缺陷的目的

④组合吸除: 在硅片背面沉积PSG和BSG,在高温下处理,高浓度的P和B向晶片内

部扩散,引入失配位错;同时硅和PSG,BSG膨胀系数不匹配引入应力场,在双重因素的作用下,达到吸除有害杂质和缺陷的目的。

4、晶面标识的目的、方法,晶面主参考面、次参考面的作用,硅片主、次参考面取向标志的识别。

晶面标识目的:为了加工时识别晶片的晶向和导电类型及划片方位,必须在晶片上作出主、次参考面识别标志

1.主参考面(主定位面,主标志面)①起识别划片方向作用;

②作为硅片(晶锭)机械加工定位的参考面;

③作为硅片装架的接触位置,可减少硅片损耗;

2.次参考面(次定位面,次标志面):识别晶向和导电类型

5、三种精细抛光方法的特点机理比较

机械抛光化学抛光化学机械抛光

机理与磨片原理相同晶片表面的化学腐蚀过程化学抛光与机械抛光的结合特点平整度较高;光洁度高;无损伤层;光洁度高;无损伤层;

晶片表面仍存在损伤层;但平整度较差。整度较高。

第二章外延

1、外延的定义(PPT第4页)、目的,外延层与衬底的异同点。

外延:在低于晶体熔点的温度下,在一片表面经过细致加工的单晶衬底上,沿其原来的结晶轴方向生长一层导电类型、电阻率、厚度和晶格结构完整性都符合要求的新单晶的过程。外延生长的最终目的是:沉积一层缺陷少,且可控制厚度及掺入杂质的单晶薄膜。

异同点:外延是在晶体上生长晶体,生长出的晶体的晶向与衬底晶向相同,且掺杂类型、电阻率、厚度可控,并这些参数不依赖于衬底的杂质种类和参杂水平。

2、外延生长的分类,外延生长的特点。

根据外延层在器件中所起的作用

(正外延*:器件直接作在外延层上n/n+,反外延:器件作在衬底上n+/n )

根据衬底和外延层材料来分(同/异质外延*:衬底与外延层属于/不属于同一材料)

根据制备方法(向衬底输送原子的方式)不同

(气相外延:相变由气态发生固相:相变由固态发生液相:从溶体中生长晶体(直拉法))根据结构形式来分

(平面/非平面外延*:外延表面结构不同;选择/非选择外延:同一表面不同物质)

根据系统的压力不同来分:常/低压外延:系统在常压(1atm)/低于1atm下进行的外延

外延生长的特点

(1)可以在低(高)阻衬底上外延生长高(低)阻外延层。

(2)可以在P(N)型衬底上外延生长N(P)型外延层,直接形成PN结,不存在用扩散法在单晶基片上制作PN结时的补偿的问题。

(3)与掩膜技术结合,在指定的区域进行选择外延生长,为集成电路和结构特殊的器件的制作创造了条件。

(4)可以在外延生长过程中根据需要改变掺杂的种类及浓度,浓度的变化可以是陡变的,也可以是缓变的。

3、异质外延的相容性。

1. 衬底与外延层不发生化学反应,不发生大量的溶解现象;

2.衬底与外延层热力学参数相匹配,即热膨胀系数接近。以避免外延层由生长温度冷却至室温时,产生残余热应力,界面位错,甚至外延层破裂。

3.衬底与外延层晶格参数相匹配,即晶体结构,晶格常数接近,以避免晶格参数不匹配引起的外延层与衬底接触的界面晶格缺陷多和应力大的现象。

4、外延生长的步骤、生长速度的决定因素(PPT第35-37页)

①反应剂质量( SiCl4和H2 )从气相输运(转移)到生长表面;

②反应剂分子被吸附在硅表面;

③在生长层表面进行化学反应,得到硅原子和其他副产物;

④副产物分子脱离生长层表面的吸附(解吸);

⑤解吸副产物从生长表面转移到气相, 随主气流逸出反应室;

⑥硅原子加接到晶格点阵上。

决定因素:①表面的化学反应;②吸附和解吸;③气相质量传输;

5、影响外延生长速度的因素(PPT第46-47页)

①质量传输系数hG;②化学反应速度常数kS;③温度T;④反应剂的摩尔分数;

⑤流速;⑥硅片位置δN;⑦反应器的几何形状;⑧衬底取向有关。

6、保证外延层结晶质量的方法(PPT第56-57页)

要保证外延层的结晶质量,必须控制好温度T和速度v。只有在外延条件:高温,中、低速生长下,硅原子才有足够的能量或充裕的时间通过自扩散消除缺陷,保证外延层结构为单晶。

7、原位清洁处理(HCL气相腐蚀抛光)目的、方法。(PPT第62页)

方法:冲洗后将用氢稀释的无水氯化氢气体通入反应器内,在1150℃~ 1250℃对硅片表面进行气相腐蚀抛光,然后接着进行外延。由于它是与外延在同一反应系统里连续进行,因而避免了衬底片因出进反应器而暴露在空气中所引起的各种沾污和划伤

目的: 去除衬底表面残留的机械损伤、沾污的杂质和天然氧化物等层错核化中心,为外延生长提供没有损伤、高度清洁新鲜的待生长表面。

8、外延过程中的对流扩散。(PPT第62页)

对流扩散:在外延过程中,掺入到外延层中的杂质继续向衬底深处扩散;同时,衬底中的杂质又不断地向正在生长的外延层扩散。

9、对流扩散对外延层有效厚度的影响。(PPT第83-84页)

考虑杂质对流扩散后,外延层与衬底界面处的杂质分布发生变化, 导致外延层的有效厚度发生变化:当Csub>Cf时△xf>0 ,有效外延层变窄;当Csub

1、二氧化硅膜的用途和主要制备方法。

用途:在固态扩散、离子注入、外延中作为定域工艺的掩蔽层;作为IC中的隔离介质(场氧)及多层布线间的绝缘介质层;作为MOS器件的栅介质膜;作为晶片表面保护层或PN结终端的钝化层;作为动态存储器中的电容氧化膜或光电器件中的反射层。

制备方法:热生长氧化法;热分解淀积法CVD;外延淀积法;反应溅射法;阳极氧化法;

2、二氧化硅的基本结构,SiO2结构中的两种氧原子及其影响。

SiO2基本结构单元:正四面体;

分类:结晶形(特点:长程有序)和无定形结构(特点:长程无序,短程有序)

桥键氧原子:氧原子为两个硅原子所共有;

非桥键氧原子;氧原子只和一个硅原子相联结,没有形成氧桥

3、二氧化硅中的杂质分类(按其在网络中的位置和作用)。(PPT 第7-9页)。

SiO2中的杂质 大多数被电离,且多数以正离子的形式存在。按其在网络中的位置和作用可

分为网络形成剂(相当于替位式杂质)和网络改变剂(相当于间隙式杂质)。

网络形成剂:R 杂质离子≤ R Si 离子 如:B 、P 、Al 等杂质,可在网络中取代Si 原子的位置。(类比硅中的替位杂质)

网络改变剂:R 杂质离子≥ R Si 离子 如:K 、Na 、Ga 、Al 等杂质,它们在网络中不能取代Si

原子的位置,只能占据网络中的空洞处。(类比硅中的间隙杂质)

4、SiO2物理性质与化学性质

①密度:表示SiO2结构的致密程度;二氧化硅的密度约为2.23g/cm2,硅的密度为 2.33g/cm2,所以,硅的密度大于二氧化硅的密度。Si 变成SiO2后体积会膨胀 ②折射率:表示SiO2

的光学性质;③电阻率:表示SiO2的电学性质;④介电强度:表示单位厚度的SiO2薄膜

的耐压能力;⑤介电常数:表示SiO2的电容性能;⑥热膨胀系数:表示SiO2受温度变化的

形变; SiO2热膨胀系数小,是Si 的1/5;故冷却时易产生微细的裂纹,丧失钝化和掩蔽的

作用;⑦分凝系数:平衡时杂质在硅和二氧化硅界面的分凝系数m 为一常数;对于B: m ≈

0.3; 对于P :m ≈10

不同方法制备的SiO2,其密度,折射率,电阻率等不同;

不同方法制备的SiO2,其腐蚀速度不同

① SiO2是最稳定的硅化物;

② SiO2不溶于水;

③ SiO2能耐较强的侵蚀,但极易与HF 作用

④ SiO2能被强碱熔蚀,也可被H 、Al 、Si 等还原。

5、三种氧化方法的原理和特点比较、应用

在高温下,氧气与硅片表面的硅原子反应生成SiO2起始层。

在高温下,水汽与硅片表面的硅原子反应生成SiO2起始层。

22SiO O Si ?→←+? ↑+?→←+?22222H S i O O H Si

氧化速度 均匀重复性 结构 掩蔽性 水温

干氧 慢 好 致密 好

湿氧 快 较好 中 基本满足 95℃

水汽 最快 差 疏松 较差 102℃

6、掺氯氧化的特点

①掺氯可吸收、提取氧化层下面硅中的杂质,减少复合中心,使少子寿命增加。因为高温下

氯气和许多杂质发生反应,生成挥发性的化合物而从反应室逸出。

②可钝化可动离子,改善器件特性及可靠性。由于集中分布在SiO2-Si 界面附近的氯Cl-可

使移到此处的Na+被陷住不动,从而使Na+丧失电活性和不稳定性。

③可降低SiO2层中的固定电荷和界面态密度,减少二氧化硅中的缺陷。由于氯可中和界面

电荷,填补了氧空位。④可提高氧化速度,氯起催化剂的作用。

7、干氧氧化机理

在高温下,当氧气与硅片接触时,氧气分子与其表面的硅原子反应生成SiO2起始层。由于

该起始氧化层会阻碍氧分子与Si 表面的直接接触,因此其后的继续氧化是氧化剂(负氧离子)

扩散穿过已生成的SiO2向Si 侧运动,到达SiO2-Si 界面进行反应, 使氧化层厚度不断加厚。

8、影响热氧化速度的因素。线性速率常数和抛物线速率常数的物理意义。

1) 氧化时间t ;2) 氧化温度T ;3) 氧化剂的分压强PGO (有低压氧化、高压水汽氧化技术)

4) 氧化气氛(干/湿/水汽氧化);5) 衬底表面势效应;6) 时间常数t*

B/A ——线性速率常数:说明当氧化时间很短时,氧化生长速度主要取决于氧化反应的快慢;氧化剂通过扩散供给快,氧化过程受界面反应控制,可用线性速率常数来描述。

B ——抛物线速率常数:说明当氧化时间较长时,氧化生长主要取决于氧化剂的固态扩散供

给情况;氧化过程转为受扩散控制,可用抛物线速率常数来描述。

9、局部氧化掩蔽膜的选用

局部氧化:在规定的地方热生长形成氧化膜,其它地方用掩蔽膜遮盖起来。(产生鸟嘴效应) 氧化掩蔽膜的选用:用氮( Si3N4 )作为氧化掩蔽膜+ SiO2 作缓冲层

10、“鸟嘴”效应及其消除方法。

局部氧化时,O2扩散穿越已生长的二氧化硅层向各个方向扩散,即纵向扩散的同时也有横

向扩散,因此,在氮化硅掩膜下有轻微的侧面氧化生长。由于Si 氧化生成SiO2 后体积膨

胀,使掩蔽的Si3N4- SiO2 膜周边受影响而向上翘起,形成鸟嘴。

消除方法:1.高压氧化工艺;2.在氧化前,将窗口处的硅腐蚀掉0.555xo 深度,

再进行局部氧化, 便可得一到近乎平面的表面结构。

11、实现有效掩蔽的条件。(PPT 第52-54页)

实现掩蔽扩散所需的SiO2的厚度xo 与Dox 和D 的相对大小有关,一般只要满足Dox

件,便可实现有效的掩蔽。

①对B 、P 而言:由于Dox

来掩蔽杂质B 、P ;②对Ga 、Al 而言:由于Dox>D ,在一般氧化条件下, xo 不容易满足

xo ≥xjo ,故不能用SiO2来掩蔽杂质Ga 、Al ;③对Au 而言:由于Dox<

着SiO2 -Si 界面迅速扩入被膜层所掩蔽的硅表面处,相当于SiO2 没有起掩蔽作用。因此,不能用SiO2来掩蔽杂质Au 。

12、已知氧化工艺条件计算氧化层厚度;已知扩散条件或氧化层厚度设计氧化。(掌握相关

例题和习题)。

第四章 扩散

1、掺杂的主要技术

1. 热扩散:利用杂质在高温(>800℃)下由高浓度区向低浓度区的扩散来进行硅的掺杂。

2. 离子注入:将杂质转换为高能离子的形式,直接注入硅体内。

3. 合金法

4. 中子嬗变法

2、硅中杂质的主要扩散机构(3种)

扩散机构:间隙式扩散,替位式扩散,间隙-替位式扩散

3、扩散的本质(PPT 第13页)

微观上,每个杂质粒子(如获得能量)总是向临近的位置跳跃,扩散就是大量粒子作无规则热 运动的统计结果;宏观上,大量粒子在一定条件下(如浓度差)总是由其浓度高的地方往浓

度低的地方迁移。

4、扩散系数的物理含义、表达式、决定因素。

物理含义:表示粒子扩散快慢的物理量。 决定因素:1.激活能(Ea ) 2.温度(T)

221j j j d P D ∑=对Si 而言,()

kT E D D a /exp -=∞ 3.表观扩散系数(D ∞) 5、微电子器件制造中的扩散的主要方式。

1. 恒定表面源扩散*

2. 有限表面源扩散*

3. 两步扩散*

4.固-固扩散

6、恒定表面源扩散的特征和杂质分布。

恒定表面源扩散特征:整个扩散过程中, CS始终保持不变,Q0和xj 随t↑不断增加。

恒定表面源扩散在硅片内形成的杂质分布为余误差分布。

7、有限表面源扩散的特征和杂质分布。

有限表面源扩散特征:整个扩散过程中, Q0始终保持不变, CS随t和T的↑不断下降;xj 随t和T的↑不断增加。有限表面源扩散在硅片内形成的杂质分布为高斯分布。

8、两步扩散的特征和杂质分布。

第一步:采用恒定表面源扩散;特征:温度较低,时间较短。杂质分布遵循余误差分布

第二步:采用有限表面源扩散;特征:温度较高,时间较长。杂质分布遵循高斯分布

9、影响杂质实际分布的主要因素。(场助效应和先扩硼后扩磷时出现的发射极陷落效应)

1、模型的偏离

2、场助效应

3、荷电空位效应

4、发射极的陷落效应

5、氧化对扩散的影响

6、横向扩散/或二维扩散

10、几种典型扩散的杂质分布及主要参数(PPT第56-57页)

11、已知扩散工艺条件计算主要参数;已知主要参数设计、确定扩散条件。(掌握相关例题和习题)。

第五章离子注入

1、离子注入掺杂定义

:是将掺杂剂通过离子注入机的离化、加速和质量分析,成为一束由所需杂质离子组成的高能离子流而投入半导体晶片(靶)内部,并通过逐点扫描完成对整块晶片的注入。

2、热扩散与离子注入的特点比较,课本P144,表6-6)

3、能量损失机构的种类及各自特点(PPT第7-13页)

核阻挡机构;电子阻挡机构;在低能范围内,以核阻止为主;

在高能的范围内,以电子阻止为主。在中等能量范围内,核阻止和电子阻止都必须考虑;

重离子以核阻止为主,轻离子以电子阻止为主;

4、离子注入中射程分布的4个特征量的含义。

1 平均投影射程R P——反映离子注入的平均深度;

2 标准偏差△R P——反映射程的分散程度;

3 偏斜度γ1——反映分布的对称性;

4 峭度β2——反映分布的顶部尖蜂特征。

5、离子注入非晶靶中的杂质分布特点(3种)

1、对称的高斯分布;

2、相连的半高斯分布;

3、皮尔逊(Pearson)-Ⅳ分布

6、离子注入单晶靶的沟道效应及解决方法

沟道效应:当离子沿着沟道前进时,来自靶原子的阻力要小得多,因此射程也要大得多,这种现象称为沟道效应。

解决办法:1.将硅片表面预先用Ar+处理形成非晶层或涂一层光刻胶。

2.采用偏斜工艺, 即偏离晶轴方向,以大于临界角注入。

7、离子注入后损伤的种类及其特点(PPT第51页)

晶格损伤:当注入剂量较小时,单个靶原子通过与离子碰撞发生变形与移位,形成空位、间隙原子,而且注入离子并不是正好处于格点上。①点缺陷:空位、间隙原子和替位杂质原子。②复合缺陷:点缺陷相互作用形成双空位、三空位等缺陷。③面缺陷:由于高能离子束形成的位错、层错。

缺陷的影响:会使半导体中的载流子的迁移率下降, 少子寿命缩短,从而影响器件性能。

无定形损伤:当Q0很高时,靶中的每个原子几乎都被移位,原来孤立的错乱区开始相互搭接在一起,材料的有序性将完全被破坏,从而导致非晶层的形成 长程无序。随Q0继续增加,损伤量不再增加且趋于饱和,此时对应于连续非晶层的形成——无定形损伤

8、离子注入后损伤的退火及其作用。

退火:将注入过离子的硅片在一定温度和真空或氮、氩等高纯气体的保护下,经过适当时间的热处理。目的:消除硅片中的损伤,同时激活掺入的杂质。

退火作用:可部分或全部消除注入所产生的晶格损伤,恢复材料少子寿命和载流子的迁移率,并使入射离子位于正常的格点位置上,起施主和受主作用

9、离子注入后热退火过程中的扩散效应及其产生的原因。

热退火温度一般远低于热扩散时的温度。但是,对于注入区的杂质,即使在比较低的温度下,发现杂质扩散也非常显著,即为退货过程中的杂质增强扩散;

原因:离子注入所造成的晶格损伤,使硅内的空位密度很大;并使晶体内存在大量的间隙原子和多种缺陷。这些因素都会使扩散系数增大,扩散效应增强。

10、已知离子注入工艺条件计算峰值浓度、结深等相关参数;已知峰值浓度、结深等相关参数设计、确定工艺条件。(掌握例题和习题)。

第六章薄膜气相淀积

1、化学气相淀积的特点

①淀积温度比较低,通常处在表面反应控制下,且吸附会影响化学反应速度;

②稳定情况下,膜厚与时间成正比,厚度范围广;

③淀积的基片范围较广,衬底片可以是单晶片,也可是金属、陶瓷、玻璃等无序基片;

④样品本身不参与化学反应;⑤淀积膜结构完整、致密,与衬底粘附性好。

⑥所淀积的薄膜可以是导体、绝缘材料或者半导体材料。

2、APCVD、LPCVD、光CVD、等离子体增强化学气相淀积制备薄膜的特点。APCVD:1.淀积温度低;2、淀积速度较高;

3、存在台阶覆盖;

4.表面不十分光洁,密度低;5、膜内有应力。

LPCVD:1、均匀性好;2、纯度高;3、膜层绝对误差小;

4、成本低;

5、淀积速率低,温度较高;

PECVD:1. 常用淀积温度为200~350℃(比上述方法都低),应用范围广;

2. 淀积膜具有良好的附着性和低针孔密度;

3. 较好的台阶覆盖, 良好的电学性能;

4. 对高的深宽比间隙有好的填充能力;

5. 引起辐射损伤,通过适当的淀积条件及低温退火来消除。

光CVD:1. 淀积温度低(低于PECVD)2. 淀积膜的辐射损伤低,减小了微应变和界面态;

3. 淀积膜广泛,有介质膜、Ge、Al、Mo、W等薄膜;

4. 影响因素比PECVD少。

3、SiO2、多晶硅膜、Si3N4膜、Al2O3 膜、难熔金属膜的主要特点及其制备方法

)(2)(650~580)(4g S C g H Si SiH +???→← ——(热解反应;氧化;氨化;水解;还原)

↑+???→?+)(22450~250)(2)(4H 2g C g g SiO O SiH ()

↑+↓??+243900~70034124322H N Si NH SiH N H C

↑+??+>HCl O Al O H AlCl C g g 6232400)(2)(3 ↑

+↓??→?+)()(450)(2)(663g s C g g HF W H WF

4、台阶覆盖的相关知识、几种CVD 台阶覆盖特点。(PPT 第68-70页)

台阶覆盖:当晶片表面存在台阶时,使得从淀积源或点蒸发源射向晶片表面的反应物在台 阶阴面和阳面间产生很大的沉积速度差,甚至在阴面根本无法沉积到薄膜。

影响:台阶覆盖会造成布线金属膜在台阶处开路或无法通过较大的工作电流。

产生原因:与反应物或中间产物在晶片表面的迁移、气体分子的平均自由程及台阶窗口处 的深宽比 (或反应物入射角所掠射的范围) 等因素有关。

(PECVD )当反应物或中间产物在晶片表面能迅速迁移时,将使得晶片表面的反应物浓度

处处是均匀的,与几何尺寸形貌无关;所以就得到厚度处处均匀的保形台阶覆盖。

(LPCVD 、PVD )当吸附在晶片表面的反应物不能沿表面明显迁移且气体平均自由程大于

台阶线度时,台阶覆盖沿着垂直壁是逐步减薄的,在台阶底部会因自遮蔽而发生开裂。

(APCVD )当没有表面迁移,平均自由程又较小时,在台阶顶部弯角处产生较厚的淀积, 形

成凸包,而底部淀积的很少,甚至没有。

5、物理气相淀积的相关知识(PPT 第73页)

PVD 指利用某种物理过程,例如蒸发或者溅射现象实现物质的转移,即原子或分子由源转

移到衬底硅表面上,并淀积成膜薄。(真空蒸发;溅射法)

1. 主要用来制备各种金属膜;

2.难熔金属膜;

3.还有Ⅲ-Ⅴ化合物薄膜。

6、真空蒸发的基本原理和特点

基本原理:在真空条件下,加热蒸发源,使原子或分子从蒸发源的表面逸出,形成蒸气流, 并入射到衬底表面,凝结形成固态薄膜。

电阻加热蒸发特点:简单、易操作、成本低。应用广泛。

电子束蒸发:1. 蒸发源温度高,蒸发速率高,可蒸发难熔金属2. 可实现高纯度薄膜淀积。

3. 直接加热蒸发材料表面,热效率高;

4. 设备成本高。

7、溅 射的基本原理和特点

基本原理:带电离子在电场中加速后具有一定动能,将该离子引向欲被溅射的靶电极,该 离 子与靶表面原子发生碰撞,通过动量交换使靶原子溅射出来。这些被溅射出来的原子将带 有一定的动能,并沿一定方向射入衬底,从而实现在衬底上的薄膜淀积。

1. 改善台阶覆盖及淀积膜与衬底附着性

2. 可控制多元化的组分

3. 可提高溅射膜的质量。

第七章 光刻

1、负型和正型两种抗蚀剂特点及应用

负型: ①曝光后不溶于显影液; ②感光度高(分辨能力弱)和稳定性好;

③针孔少,耐腐蚀和附着性好; 要用在分立器件中(>3 m )

正型: ①曝光后可溶于显影液;②分辨能力强(感光度或灵敏度低);③对比度较高, 线条边沿非常好;?寿命长,不发生热膨胀;主要用在VLSI 和ULSI 中

2、光刻工艺过程(7步)及其对应的图形(分别画出正/负型光刻胶所对应的光刻工艺过程)

工艺流程:(打底膜)涂胶、前烘、曝光、显影、坚膜、腐蚀、去胶。(图解PPT后补)3、接触式、接近式、投影式三种光学曝光方法和电子束曝光、X射线曝光各自的特点。

接触式:1、光的衍射较小,分辨率高;2、简便易行,使用寿命短;

3、表面不平等会影响成品率。

接近式:1、对掩模图形的损伤小,使用寿命长。2、光衍射较为严重,分辨率低

投影式:1、掩模不受损伤;2、对准精度高;3、投影系统复杂。

电子束曝光特点:

①分辨率高。②改变光刻图形十分简便。③设备复杂,成本较高。④存在邻近效应。

X射线曝光特点: ①分辨率高;②需要掩模。

4.邻近效应的概念及对光刻图形的影响和改善邻近效应的方法。

邻近效应:采用电子束曝光时,电子束在抗蚀膜内以及基底表面的背散射,使一个图素内的曝光剂量受到邻近图素曝光剂量的影响,导致光刻图形发生畸变,此现象成为邻近效应。产生不良影响:使抗蚀剂曝光截面产生形变,并使显影后引起线宽发生变化和图形畸变。改善方法:采用控制剂量和修正图形形状相结合的技术;采用多层抗蚀剂技术减少背散射。

5. 刻蚀工艺的概念

6、三种刻蚀方法的特点比较(见PPT)

7、三种干法刻蚀的特点比较(见PPT)

第八章布线与组装技术

1、布线、组装、键合及封装的概念

布线:通过对金属薄膜的微细加工,实现各个相互隔离的器件的连接工艺。

组装:布线后,为使器件不受外界环境的干扰和破坏,必须通过组装技术将器件保护起来。组装技术包括芯片的键合和芯片的封装。键合:芯片输入/输出(I/O)端的引出。

封装:用某种材料将芯片保护起来,使之与外界隔离。

2、形成欧姆接触的基本方法

①金属与高掺杂的半导体形成欧姆接触用合金法

②金属与p型半导体形成低势垒高度欧姆接触用蒸发或溅射+退火方法

③高复合中心的欧姆接触a. 在用合金法制作之前,利用喷砂打毛半导体表面;b. 作电极时,先在半导体表面用扩散或离子注入法掺入与半导体原子半径相差较大的杂质

3、金属化材料的用途及其相应的要求

1)MOSFET器件的栅极材料:作为器件的组成部分。

要求:与栅极氧化层具有良好的界面特性和稳定性,及合适的功函数。如:Al, poly-Si 2)互联材料:将同一芯片的各独立部分连接起来。

要求:电阻率要小,易于淀积和刻蚀,并有良好的抗电迁移特性。如:Al, Cu。

3)接触材料:提供与外部相连的连接点(压焊点)。

要求:有良好的界面特性和稳定性,接触电阻要小,在半导体中的扩散系数要小等。如:Al, PtSi, Co2Si。

4、布线新材料Cu引线的优缺点。

Cu引线优点:Cu的抗电迁移能力比Al高10~100倍;Cu的电阻比Al低10倍;Cu的薄层电阻约比Al低30%;Cu膜成本低。

Cu引线缺点:Cu难以刻蚀;Cu在氧化层和硅中扩散快。

解决方法:采用镶嵌工艺和平坦化技术。

5、层间绝缘膜的主要平坦化技术

回流法:加热软化熔点低的玻璃让其粘性流动。玻璃甩涂:用甩涂法将液体玻璃填在凹部,最后将溶剂蒸发。均一腐蚀法:膜的淀积和腐蚀同时或交替地反复进行,消除凸出部分。化学机械抛光法:利用研磨技术去除硅片整个表面的凹凸不平。

6、布线金属的电迁移及其带来的不良影响。

①金属靠近正极一侧产生堆积,形成小丘或晶须,会引起布线金属间的短路。

②金属靠近负极一侧产生空洞,会引起布线金属间的开路。

7、封装的分类和四种不同材料封装的特点与用途

金属封装①散热性和电磁屏蔽好. 用于功率器件和高频器件;晶体管,晶闸管等

塑料封装①成本低、体积小、自动化成度高②机械强度、导热性、气密性较差;③抗潮性差. 用于IC塑封,功率器件模块。如:普通发光二极管,功率MOSFET等

陶瓷封装①气密性、绝缘性、导热性好;②成本高. 用于可靠性较高的IC和芯片成本较高的器件;

玻璃封装①成本低,可靠性高. 用于可靠性较高的器件

第九章工艺集成

1、双极型IC隔离的主要工艺及特点

1. 结隔离工艺

2. 氧化物隔离工艺(ROI)

3. 介质隔离工艺(DI)

2、MOS型IC隔离的主要工艺及特点

1. 局域氧化隔离艺(LOCOS)

2. 侧墙掩蔽的隔离工艺

3. 开槽回填隔离工艺(又称沟槽隔离SIT)

4. CMOS各种隔离技术

3、P阱或N阱CMOS工艺过程的主要步骤。

集成电路制造技术-原理与工艺 课后习题答案

第一单元: 3.比较硅单晶锭CZ,MCZ和FZ三种生长方法的优缺点。 答:CZ直拉法工艺成熟,可拉出大直径硅棒,是目前采用最多的硅棒生产方法。但直拉法中会使用到坩埚,而坩埚的使用会带来污染。同时在坩埚中,会有自然对流存在,导致生长条纹和氧的引入。直拉法生长多是采用液相掺杂,受杂质分凝、杂质蒸发,以及坩埚污染影响大,因此,直拉法生长的单晶硅掺杂浓度的均匀性较差。 MCZ磁控直拉法,在CZ法单晶炉上加一强磁场,高传导熔体硅的流动因切割磁力线而产生洛仑兹力,这相当于增强了熔体的粘性,熔体对流受阻。能生长无氧、均匀好的大直径单晶硅棒。设备较直拉法设备复杂得多,造价也高得多,强磁场的存在使得生产成本也大幅提高。 FZ悬浮区熔法,多晶与单晶均由夹具夹着,由高频加热器产生一悬浮的溶区,多晶硅连续通过熔区熔融,在熔区与单晶接触的界面处生长单晶。与直拉法相比,去掉了坩埚,没有坩埚的污染,因此能生长出无氧的,纯度更高的单晶硅棒。 6.硅气相外延工艺采用的衬底不是准确的晶向,通常偏离[100]或[111]等晶向一个小角度,为什么? 答:在外延生长过程中,外延气体进入反应器,气体中的反应剂气相输运到衬底,在高温衬底上发生化学反应,生成的外延物质沿着衬底晶向规则地排列,生长出外延层。 气相外延是由外延气体的气相质量传递和表面外延两个过程完成的。表面外延过程实质上包含了吸附、分解、迁移、解吸这几个环节,表面过程表明外延生长是横向进行的,是在衬底台阶的结点位置发生的。因此,在将硅锭切片制备外延衬底时,一般硅片都应偏离主晶面一个小角度。目的是为了得到原子层台阶和结点位置,以利于表面外延生长。 7. 外延层杂质的分布主要受哪几种因素影响? 答:杂质掺杂效率不仅依赖于外延温度、生长速率、气流中掺杂剂的摩尔分数、反应室的几何形状等因素,还依赖于掺杂剂自身的特性。另外,影响掺杂效率的因素还有衬底的取向和外延层结晶质量。硅的气相外延工艺中,在外延过程中,衬底和外延层之间存在杂质交换现象,即会出现杂质的再分布现象,主要有自掺杂效应和互扩散效应两种现象引起。

集成电路制造工艺流程之详细解答

集成电路制造工艺流程之详细解答 1.晶圆制造( 晶体生长-切片-边缘研磨-抛光-包裹-运输 ) 晶体生长(Crystal Growth) 晶体生长需要高精度的自动化拉晶系统。 将石英矿石经由电弧炉提炼,盐酸氯化,并经蒸馏后,制成了高纯度的多晶硅,其纯度高达0.99999999999。 采用精炼石英矿而获得的多晶硅,加入少量的电活性“掺杂剂”,如砷、硼、磷或锑,一同放入位于高温炉中融解。 多晶硅块及掺杂剂融化以后,用一根长晶线缆作为籽晶,插入到融化的多晶硅中直至底部。然后,旋转线缆并慢慢拉出,最后,再将其冷却结晶,就形成圆柱状的单晶硅晶棒,即硅棒。 此过程称为“长晶”。 硅棒一般长3英尺,直径有6英寸、8英寸、12英寸等不同尺寸。 硅晶棒再经过研磨、抛光和切片后,即成为制造集成电路的基本原料——晶圆。 切片(Slicing) /边缘研磨(Edge Grinding)/抛光(Surface Polishing) 切片是利用特殊的内圆刀片,将硅棒切成具有精确几何尺寸的薄晶圆。 然后,对晶圆表面和边缘进行抛光、研磨并清洗,将刚切割的晶圆的锐利边缘整成圆弧形,去除粗糙的划痕和杂质,就获得近乎完美的硅晶圆。 包裹(Wrapping)/运输(Shipping) 晶圆制造完成以后,还需要专业的设备对这些近乎完美的硅晶圆进行包裹和运输。 晶圆输送载体可为半导体制造商提供快速一致和可靠的晶圆取放,并提高生产力。 2.沉积 外延沉积 Epitaxial Deposition 在晶圆使用过程中,外延层是在半导体晶圆上沉积的第一层。 现代大多数外延生长沉积是在硅底层上利用低压化学气相沉积(LPCVD)方法生长硅薄膜。外延层由超纯硅形成,是作为缓冲层阻止有害杂质进入硅衬底的。 过去一般是双极工艺需要使用外延层,CMOS技术不使用。 由于外延层可能会使有少量缺陷的晶圆能够被使用,所以今后可能会在300mm晶圆上更多

(完整版)集成电路工艺原理期末试题

电子科技大学成都学院二零一零至二零一一学年第二学期 集成电路工艺原理课程考试题A卷(120分钟)一张A4纸开卷教师:邓小川 一二三四五六七八九十总分评卷教师 1、名词解释:(7分) 答:Moore law:芯片上所集成的晶体管的数目,每隔18个月翻一番。 特征尺寸:集成电路中半导体器件能够加工的最小尺寸。 Fabless:IC 设计公司,只设计不生产。 SOI:绝缘体上硅。 RTA:快速热退火。 微电子:微型电子电路。 IDM:集成器件制造商。 Chipless:既不生产也不设计芯片,设计IP内核,授权给半导体公司使用。 LOCOS:局部氧化工艺。 STI:浅槽隔离工艺。 2、现在国际上批量生产IC所用的最小线宽大致是多少,是何家企业生产?请 举出三个以上在这种工艺中所采用的新技术(与亚微米工艺相比)?(7分) 答:国际上批量生产IC所用的最小线宽是Intel公司的32nm。 在这种工艺中所采用的新技术有:铜互联;Low-K材料;金属栅;High-K材料;应变硅技术。 3、集成电路制造工艺中,主要有哪两种隔离工艺?目前的主流深亚微米隔离工 艺是哪种器件隔离工艺,为什么?(7分) 答:集成电路制造工艺中,主要有局部氧化工艺-LOCOS;浅槽隔离技术-STI两种隔离工艺。 主流深亚微米隔离工艺是:STI。STI与LOCOS工艺相比,具有以下优点:更有效的器件隔离;显著减小器件表面积;超强的闩锁保护能力;对沟道无 侵蚀;与CMP兼容。 4、在集成电路制造工艺中,轻掺杂漏(LDD)注入工艺是如何减少结和沟道区间的电场,从而防止热载流子的产生?(7分) 答:如果没有LDD形成,在晶体管正常工作时会在结和沟道区之间形成高

集成电路制造工艺流程

集成电路制造工艺流程 1.晶圆制造( 晶体生长-切片-边缘研磨-抛光-包裹-运输 ) 晶体生长(Crystal Growth) 晶体生长需要高精度的自动化拉晶系统。 将石英矿石经由电弧炉提炼,盐酸氯化,并经蒸馏后,制成了高纯度的多晶硅,其纯度高达0.。 采用精炼石英矿而获得的多晶硅,加入少量的电活性“掺杂剂”,如砷、硼、磷或锑,一同放入位于高温炉中融解。 多晶硅块及掺杂剂融化以后,用一根长晶线缆作为籽晶,插入到融化的多晶硅中直至底部。然后,旋转线缆并慢慢拉出,最后,再将其冷却结晶,就形成圆柱状的单晶硅晶棒,即硅棒。 此过程称为“长晶”。 硅棒一般长3英尺,直径有6英寸、8英寸、12英寸等不同尺寸。 硅晶棒再经过研磨、抛光和切片后,即成为制造集成电路的基本原料——晶圆。 切片(Slicing) /边缘研磨(Edge Grinding)/抛光(Surface Polishing) 切片是利用特殊的内圆刀片,将硅棒切成具有精确几何尺寸的薄晶圆。 然后,对晶圆表面和边缘进行抛光、研磨并清洗,将刚切割的晶圆的锐利边缘整成圆弧形,去除粗糙的划痕和杂质,就获得近乎完美的硅晶圆。 包裹(Wrapping)/运输(Shipping) 晶圆制造完成以后,还需要专业的设备对这些近乎完美的硅晶圆进行包裹和运输。 晶圆输送载体可为半导体制造商提供快速一致和可靠的晶圆取放,并提高生产力。 2.沉积 外延沉积 Epitaxial Deposition 在晶圆使用过程中,外延层是在半导体晶圆上沉积的第一层。 现代大多数外延生长沉积是在硅底层上利用低压化学气相沉积(LPCVD)方法生长硅薄膜。外延层由超纯硅形成,是作为缓冲层阻止有害杂质进入硅衬底的。 过去一般是双极工艺需要使用外延层,CMOS技术不使用。 由于外延层可能会使有少量缺陷的晶圆能够被使用,所以今后可能会在300mm晶圆上更多

集成电路制造工艺原理

《集成电路制造工艺原理》 课程教学 教案 山东大学信息科学与工程学院 电子科学与技术教研室(微电) 张新

课程总体介绍: 1.课程性质及开课时间:本课程为电子科学与技术专业(微电子技术方向和光电子技术方向)的专业选修课。本课程是半导体集成电路、晶体管原理与设计和光集成电路等课程的前修课程。本课程开课时间暂定在第五学期。 2.参考教材:《半导体器件工艺原理》国防工业出版社 华中工学院、西北电讯工程学院合编 《半导体器件工艺原理》(上、下册) 国防工业出版社成都电讯工程学院编著 《半导体器件工艺原理》上海科技出版社 《半导体器件制造工艺》上海科技出版社 《集成电路制造技术-原理与实践》 电子工业出版社 《超大规模集成电路技术基础》电子工业出版社 《超大规模集成电路工艺原理-硅和砷化镓》 电子工业出版社3.目前实际教学学时数:课内课时54学时 4.教学内容简介:本课程主要介绍了以硅外延平面工艺为基础的,与微电子技术相关的器件(硅器件)、集成电路(硅集成电路)的制造工艺原理和技术;介绍了与光电子技术相关的器件(发光器件和激光器件)、集成电路(光集成电路)的制造工艺原理,主要介绍了最典型的化合物半导体砷化镓材料以及与光器件和光集成电路制造相关的工艺原理和技 术。 5.教学课时安排:(按54学时) 课程介绍及绪论 2学时 第一章衬底材料及衬底制备 6学时 第二章外延工艺 8学时 第三章氧化工艺 7学时 第四章掺杂工艺 12学时 第五章光刻工艺 3学时 第六章制版工艺 3学时 第七章隔离工艺 3学时 第八章表面钝化工艺 5学时 第九章表面内电极与互连 3学时 第十章器件组装 2学时

CMOS集成电路制造工艺流程

C M O S集成电路制造工艺 流程 Company number:【0089WT-8898YT-W8CCB-BUUT-202108】

陕西国防工业职业技术学院课程报告 课程微电子产品开发与应用 论文题目CMOS集成电路制造工艺流程 班级电子3141 姓名及学号王京(24#) 任课教师张喜凤 目录

CMOS集成电路制造工艺流程 摘要:本文介绍了CMOS集成电路的制造工艺流程,主要制造工艺及各工艺步骤中的核心要素,及CMOS器件的应用。 引言:集成电路的设计与测试是当代计算机技术研究的主要问题之一。硅双极工艺面世后约3年时间,于1962年又开发出硅平面MOS工艺技术,并制成了MOS集成电路。与双极集成电路相比,MOS集成电路的功耗低、结构简单、集成度和成品率高,但工作速度较慢。由于它们各具优劣势,且各自有适合的应用场合,双极集成工艺和MOS集成工艺便齐头平行发展。 关键词:工艺技术,CMOS制造工艺流程 1.CMOS器件 CMOS器件,是NMOS和PMOS晶体管形成的互补结构,电流小,功耗低,早期的CMOS电路速度较慢,后来不断得到改进,现已大大提高了速度。 分类 CMOS器件也有不同的结构,如铝栅和硅栅CMOS、以及p阱、n阱和双阱CMOS。铝栅CMOS和硅栅CMOS的主要差别,是器件的栅极结构所用材料的不同。P阱CMOS,则是在n型硅衬底上制造p沟管,在p阱中制造n沟管,其阱可采用外延法、扩散法或离子注入方法形成。该工艺应用得最早,也是应用得最广的工艺,适用于标准CMOS电路及CMOS与双极npn兼容的电路。N阱CMOS,是在p型硅衬底上制造n沟晶体管,在n阱中制造p沟晶体管,其阱一般采用离子注入方法形成。该工艺可使NMOS晶体管的性能最优化,适用于制造以NMOS为主的CMOS以及E/D-NMOS和p沟MOS兼容的CMOS电路。双阱CMOS,是在低阻n+衬底上再外延一层中高阻n――硅层,然后在外延层中制造n 阱和p阱,并分别在n、p阱中制造p沟和n沟晶体管,从而使PMOS和NMOS晶体管都在高阻、低浓度的阱中形成,有利于降低寄生电容,增加跨导,增强p沟和n沟晶体管的平衡性,适用于高性能电路的制造。

集成电路制造工艺原理

集成电路制造工艺原理 课程总体介绍: 1.课程性质及开课时间:本课程为电子科学与技术专业(微电子技术方向和光电子技术方向)的专业选修课。本课程是半导体集成电路、晶体管原理与设计和光集成电路等课程的前修课程。本课程开课时间暂定在第五学期。 2.参考教材:《半导体器件工艺原理》国防工业出版社 华中工学院、西北电讯工程学院合编《半导体器件工艺原理》(上、下册) 国防工业出版社成都电讯工程学院编著 《半导体器件工艺原理》上海科技出版社 《半导体器件制造工艺》上海科技出版社 《集成电路制造技术-原理与实践》 电子工业出版社 《超大规模集成电路技术基础》电子工业出版社 《超大规模集成电路工艺原理-硅和砷化镓》 电子工业出版社 3.目前实际教学学时数:课内课时54学时 4.教学内容简介:本课程主要介绍了以硅外延平面工艺为基础的,与微电子技术相关的器件(硅器件)、集成电路(硅集成电路)的制造工艺原理和技术;介绍了与光电子技术相关的器件(发光器件和激光器件)、集成电路(光集成电路)的制造工艺原理,主要介绍了最典型的化合物半导体砷化镓材料以及与光器件和光集成电路制造相关的工艺原理和技术。 5.教学课时安排:(按54学时) 课程介绍及绪论2学时第一章衬底材料及衬底制备6学时 第二章外延工艺8学时第三章氧化工艺7学时第四章掺杂工艺12学时第五章光刻工艺3学时第六章制版工艺3学时第七章隔离工艺3

学时 第八章表面钝化工艺5学时 第九章表面内电极与互连3学时 第十章器件组装2学时 课程教案: 课程介绍及序论 (2学时) 内容: 课程介绍: 1 教学内容 1.1与微电子技术相关的器件、集成电路的制造工艺原理 1.2 与光电子技术相关的器件、集成电路的制造 1.3 参考教材 2教学课时安排 3学习要求 序论: 课程内容: 1半导体技术概况 1.1 半导体器件制造技术 1.1.1 半导体器件制造的工艺设计 1.1.2 工艺制造 1.1.3 工艺分析 1.1.4 质量控制 1.2 半导体器件制造的关键问题 1.2.1 工艺改革和新工艺的应用 1.2.2 环境条件改革和工艺条件优化 1.2.3 注重情报和产品结构的及时调整 1.2.4 工业化生产 2典型硅外延平面器件管芯制造工艺流程及讨论 2.1 常规npn外延平面管管芯制造工艺流程 2.2 典型pn隔离集成电路管芯制造工艺流程 2.3 两工艺流程的讨论 2.3.1 有关说明 2.3.2 两工艺流程的区别及原因 课程重点:介绍了与电子科学与技术中的两个专业方向(微电子技术方向和光电子技术方向)相关的制造业,指明该制造业是社会的基础工业、是现代化的基础工业,是国家远景规划中置于首位发展的工业。介绍了与微电子技术方向相关的分离器件(硅器件)、集成电路(硅集成电路)的制造工艺原理的内容,指明微电子技术从某种意义上是指大规模集成电路和超大规模集成电路的制造技术。由于集成电路的制造技术是由分离器件的制造技术发展起来的,则从制造工艺上看,两种工艺流程中绝大多数制造工艺是相通

集成电路工艺原理试题总体答案

目录 一、填空题(每空1分,共24分) (1) 二、判断题(每小题1.5分,共9分) (1) 三、简答题(每小题4分,共28分) (2) 四、计算题(每小题5分,共10分) (4) 五、综合题(共9分) (5) 一、填空题(每空1分,共24分) 1.制作电阻分压器共需要三次光刻,分别是电阻薄膜层光刻、高层绝缘层光刻和互连金属层光刻。 2.集成电路制作工艺大体上可以分成三类,包括图形转化技术、薄膜制备技术、掺杂技术。 3.晶体中的缺陷包括点缺陷、线缺陷、面缺陷、体缺陷等四种。 4.高纯硅制备过程为氧化硅→粗硅→ 低纯四氯化硅→ 高纯四氯化硅→ 高纯硅。 5.直拉法单晶生长过程包括下种、收颈、放肩、等径生长、收尾等步骤。 6.提拉出合格的单晶硅棒后,还要经过切片、研磨、抛光等工序过程方可制备出符合集成电路制造要求的硅衬底 片。 7.常规的硅材料抛光方式有:机械抛光,化学抛光,机械化学抛光等。 8.热氧化制备SiO2的方法可分为四种,包括干氧氧化、水蒸汽氧化、湿氧氧化、氢氧合成氧化。 9.硅平面工艺中高温氧化生成的非本征无定性二氧化硅对硼、磷、砷(As)、锑(Sb)等元素具有掩蔽作用。 10.在SiO2内和Si- SiO2界面存在有可动离子电荷、氧化层固定电荷、界面陷阱电荷、氧化层陷阱等电荷。 11.制备SiO2的方法有溅射法、真空蒸发法、阳极氧化法、热氧化法、热分解淀积法等。 12.常规平面工艺扩散工序中的恒定表面源扩散过程中,杂质在体内满足余误差函数分布。常规平面工艺扩散工序中的有限表 面源扩散过程中,杂质在体内满足高斯分布函数分布。 13.离子注入在衬底中产生的损伤主要有点缺陷、非晶区、非晶层等三种。 14.离子注入系统结构一般包括离子源、磁分析器、加速管、聚焦和扫描系统、靶室等部分。 15.真空蒸发的蒸发源有电阻加热源、电子束加热源、激光加热源、高频感应加热蒸发源等。 16.真空蒸发设备由三大部分组成,分别是真空系统、蒸发系统、基板及加热系统。 17.自持放电的形式有辉光放电、弧光放电、电晕放电、火花放电。 18.离子对物体表面轰击时可能发生的物理过程有反射、产生二次电子、溅射、注入。 19.溅射镀膜方法有直流溅射、射频溅射、偏压溅射、磁控溅射(反应溅射、离子束溅射)等。 20.常用的溅射镀膜气体是氩气(Ar),射频溅射镀膜的射频频率是13.56MHz。 21.CVD过程中化学反应所需的激活能来源有?热能、等离子体、光能等。 22.根据向衬底输送原子的方式可以把外延分为:气相外延、液相外延、固相外延。 23.硅气相外延的硅源有四氯化硅(SiCl4)、三氯硅烷(SiHCl3)、二氯硅烷(SiH2Cl2)、硅烷(SiH4)等。 24.特大规模集成电路(ULIC)对光刻的基本要求包括高分辨率、高灵敏度的光刻胶、低缺陷、精密的套刻对准、对大尺寸硅片 的加工等五个方面。 25.常规硅集成电路平面制造工艺中光刻工序包括的步骤有涂胶、前烘、曝光、显影、坚膜、腐蚀、 去胶等。 26.光刻中影响甩胶后光刻胶膜厚的因素有溶解度、温度、甩胶时间、转速。 27.控制湿法腐蚀的主要参数有腐蚀液浓度、腐蚀时间、腐蚀液温度、溶液的搅拌方式等。 28.湿法腐蚀Si所用溶液有硝酸-氢氟酸-醋酸(或水)混合液、KOH溶液等,腐蚀SiO2常用的腐蚀剂是HF溶液,腐蚀 Si3N4常用的腐蚀剂是磷酸。 29.湿法腐蚀的特点是选择比高、工艺简单、各向同性、线条宽度难以控制。 30.常规集成电路平面制造工艺主要由光刻、氧化、扩散、刻蚀、离子注入(外延、CVD、PVD)等工 艺手段组成。 31.设计与生产一种最简单的硅双极型PN结隔离结构的集成电路,需要埋层光刻、隔离光刻、基区光刻、发射区光刻、引线区 光刻、反刻铝电极等六次光刻。 32.集成电路中隔离技术有哪些类? 二、判断题(每小题1.5分,共9分) 1.连续固溶体可以是替位式固溶体,也可以是间隙式固溶体(×) 2.管芯在芯片表面上的位置安排应考虑材料的解理方向,而解理向的确定应根据定向切割硅锭时制作出的定位面为依据。(√) 3.当位错线与滑移矢量垂直时,这样的位错称为刃位错,如果位错线与滑移矢量平行,称为螺位错(√) 4.热氧化过程中是硅向二氧化硅外表面运动,在二氧化硅表面与氧化剂反应生成二氧化硅。(×) 5.热氧化生长的SiO2都是四面体结构,有桥键氧、非桥键氧,桥键氧越多结构越致密,SiO2中有离子键成份,氧空位表现为带正

超大规模集成电路及其生产工艺流程

超大规模集成电路及其生产工艺流程 现今世界上超大规模集成电路厂(Integrated Circuit, 简称IC,台湾称之为晶圆厂)主要集中分布于美国、日本、西欧、新加坡及台湾等少数发达国家和地区,其中台湾地区占有举足轻重的地位。但由于近年来台湾地区历经地震、金融危机、政府更迭等一系列事件影响,使得本来就存在资源匮乏、市场狭小、人心浮动的台湾岛更加动荡不安,于是就引发了一场晶圆厂外迁的风潮。而具有幅员辽阔、资源充足、巨大潜在市场、充沛的人力资源供给等方面优势的祖国大陆当然顺理成章地成为了其首选的迁往地。 晶圆厂所生产的产品实际上包括两大部分:晶圆切片(也简称为晶圆)和超大规模集成电路芯片(可简称为芯片)。前者只是一片像镜子一样的光滑圆形薄片,从严格的意义上来讲,并没有什么实际应用价值,只不过是供其后芯片生产工序深加工的原材料。而后者才是直接应用在应在计算机、电子、通讯等许多行业上的最终产品,它可以包括CPU、内存单元和其它各种专业应用芯片。 一、晶圆 所谓晶圆实际上就是我国以往习惯上所称的单晶硅,在六、七十年代我国就已研制出了单晶硅,并被列为当年的十天新闻之一。但由于其后续的集成电路制造工序繁多(从原料开始融炼到最终产品包装大约需400多道工序)、工艺复杂且技术难度非常高,以后多年我国一直末能完全掌握其一系列关键技术。所以至今仅能很小规模地生产其部分产品,不能形成规模经济生产,在质量和数量上与一些已形成完整晶圆制造业的发达国家和地区相比存在着巨大的差距。 二、晶圆的生产工艺流程: 从大的方面来讲,晶圆生产包括晶棒制造和晶片制造两面大步骤,它又可细分为以下几道主要工序(其中晶棒制造只包括下面的第一道工序,其余的全部属晶片制造,所以有时又统称它们为晶柱切片后处理工序): 多晶硅——单晶硅——晶棒成长——晶棒裁切与检测——外径研磨——切片——圆边——表层研磨——蚀刻——去疵——抛光—(外延——蚀刻——去疵)—清洗——检验——包装 1、晶棒成长工序:它又可细分为: 1)、融化(Melt Down):将块状的高纯度多晶硅置石英坩锅内,加热到其熔点1420℃以上,使其完全融化。2)、颈部成长(Neck Growth):待硅融浆的温度稳定之后,将,〈1.0.0〉方向的晶种慢慢插入其中,接着将晶种慢慢往上提升,使其直径缩小到一定尺寸(一般约6mm左右),维持此真径并拉长100---200mm,以消除晶种内的晶粒排列取向差异。 3)、晶冠成长(Crown Growth):颈部成长完成后,慢慢降低提升速度和温度,使颈直径逐渐加响应到所需尺寸(如5、6、8、12时等)。 4)、晶体成长(Body Growth):不断调整提升速度和融炼温度,维持固定的晶棒直径,只到晶棒长度达到预定值。 5、)尾部成长(Tail Growth):当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度,使晶棒直径逐渐变小,以避免因热应力造成排差和滑移等现象产生,最终使晶棒与液面完全分离。到此即得到一根完整的晶棒。 2、晶棒裁切与检测(Cutting & Inspection):将长成的晶棒去掉直径偏小的头、尾部分,并对尺寸进行检测,以决定下步加工的工艺参数。 3、外径研磨(Surface Grinding & Shaping):由于在晶棒成长过程中,其外径尺寸和圆度均有一定偏差,其外园柱面也凹凸不平,所以必须对外径进行修整、研磨,使其尺寸、形状误差均小于允许偏差。 4、切片(Wire Saw Slicing):由于硅的硬度非常大,所以在本序里,采用环状、其内径边缘嵌有钻石颗粒的薄锯片将晶棒切割成一片片薄片。 5、圆边(Edge profiling):由于刚切下来的晶片外边缘很锋利,单晶硅又是脆性材料,为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒,必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。 6、研磨(Lapping):研磨的目的在于去掉切割时在晶片表面产生的锯痕和破损,使晶片表面达到所要求的光洁度。

集成电路工艺原理(期末复习资料)

第一章 1、何为集成电路:通过一系列特定的加工工艺,将晶体管、二极管等有源器件和电阻、 电容等无源器件,按照一定的电路互连,“集成”在一块半导体单晶片(如Si、GaAs)上,封装在一个内,执行特定电路或系统功能。 关键尺寸:集成电路中半导体器件能够加工的最小尺寸。 2、它是衡量集成电路设计和制造水平的重要尺度,越小,芯片的集成度越高,速度越 快,性能越好 3、摩尔定律:、芯片上所集成的晶体管的数目,每隔18个月就翻一番。 4、High-K材料:高介电常数,取代SiO2作栅介质,降低漏电。 Low-K 材料:低介电常数,减少铜互连导线间的电容,提高信号速度 5、功能多样化的“More Than Moore”指的是用各种方法给最终用户提供附加价值,不 一定要缩小特征尺寸,如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。 6、IC企业的分类:通用电路生产厂;集成器件制造;Foundry厂;Fabless:IC 设计公 司;Chipless;Fablite 第二章:硅和硅片的制备 7、单晶硅结构:晶胞重复的单晶结构能够制作工艺和器件特性所要求的电学和机械性 能 8、CZ法生长单晶硅把熔化的半导体级硅液体变成有正确晶向并且被掺杂成n或p型 的固体硅锭; 9、直拉法目的:实现均匀掺杂和复制籽晶结构,得到合适的硅锭直径,限制杂质引入; 关键参数:拉伸速率和晶体旋转速度 10、CMOS (100)电阻率:10~50Ω?cm BJT(111)原因是什么? 11、区熔法?纯度高,含氧低;晶圆直径小。 第三章集成电路制造工艺概况 12、亚微米CMOS IC 制造厂典型的硅片流程模型 第四章氧化;氧化物 12、热生长:在高温环境里,通过外部供给高纯氧气使之与硅衬底反应,得到一层热生长的SiO2 。 13、淀积:通过外部供给的氧气和硅源,使它们在腔体中方应,从而在硅片表面形成一层薄膜。 14、干氧:Si(固)+O2(气)-> SiO2(固):氧化速度慢,氧化层干燥、致密,均匀性、重复性好,与光刻胶的粘附性好. 水汽氧化:Si (固)+H2O (水汽)->SiO2(固)+ H2 (气):氧化速度快,氧化层疏松,均匀性差,与光刻胶的粘附性差。 湿氧:氧气携带水汽,故既有Si与氧气反应,又有与水汽反应。氧化速度氧化质量介于以上两种方法之间。

(工艺技术)集成电路的基本制造工艺

第1章 集成电路的基本制造工艺 1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答:集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。 第2章 集成电路中的晶体管及其寄生效应 复 习 思 考 题 2.2 利用截锥体电阻公式,计算TTL “与非”门输出管的CS r ,其图形如图题2.2 所示。 提示:先求截锥体的高度 up BL epi mc jc epi T x x T T -----= 然后利用公式: b a a b WL T r c -? = /ln 1ρ , 2 1 2?? =--BL C E BL S C W L R r b a a b WL T r c -? = /ln 3ρ 321C C C CS r r r r ++= 注意:在计算W 、L 时, 应考虑横向扩散。 2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管,试问当横向PNP 器件在4种可能的偏置情况下,哪一种偏置会使得寄生晶体管的影响最大? 答:当横向PNP 管处于饱和状态时,会使得寄生晶体管的影响最大。 2.8 试设计一个单基极、单发射极和单集电极的输出晶体管,要求其在20mA 的电流负载下 ,OL V ≤0.4V ,请在坐标纸上放大500倍画出其版图。给出设计条件如下: 答: 解题思路 ⑴由0I 、α求有效发射区周长Eeff L ; ⑵由设计条件画图 ①先画发射区引线孔; ②由孔四边各距A D 画出发射区扩散孔; ③由A D 先画出基区扩散孔的三边; ④由B E D -画出基区引线孔; ⑤由A D 画出基区扩散孔的另一边;

《集成电路工艺原理(芯片制造)》课程试题2016

一、填空题(30 分=1 分*30 )10 题/章 晶圆制备 1.用来做芯片的高纯硅被称为(半导体级硅),英文简称(GSG ),有时也被称为(电子级硅)。 2.单晶硅生长常用(CZ 法)和(区熔法)两种生长方式,生长后的单晶硅被称为(硅锭)。 3 .晶圆的英文是(wafer ),其常用的材料是(硅)和(锗)。 4.晶圆制备的九个工艺步骤分别是(单晶生长)、整型、(切片)、磨片倒角、刻蚀、(抛光)、清洗、检查和包装。 5.从半导体制造来讲,晶圆中用的最广的晶体平面的密勒符号是(100 )、(110 )和(111 )。 6.CZ 直拉法生长单晶硅是把(融化了的半导体级硅液体)变为(有正确晶向的)并且(被掺杂成p 型或n 型)的固体硅锭。 7.CZ 直拉法的目的是(实现均匀掺杂的同时并且复制仔晶的结构,得到合适的硅锭直径并且限制杂质引入到硅中)。影响CZ 直拉法的两个主要参数是(拉伸速率)和(晶体旋转速率)。 8.晶圆制备中的整型处理包括(去掉两端)、(径向研磨)和(硅片定位边和定位槽)。 9.制备半导体级硅的过程:1 (制备工业硅);2(生长硅单晶);3 (提纯)。 氧化 10 .二氧化硅按结构可分为()和()或()。 11 .热氧化工艺的基本设备有三种:(卧式炉)、(立式炉)和(快速热处理炉)。 12 .根据氧化剂的不同,热氧化可分为(干氧氧化)、(湿氧氧化)和(水汽氧化)。 13 .用于热工艺的立式炉的主要控制系统分为五部分:(工艺腔)、(硅片传输系统)、气体分配系统、尾气系统和(温控系统)。 14.选择性氧化常见的有(局部氧化)和(浅槽隔离),其英语缩略语分别为LOCOS 和(STI )。15.列出热氧化物在硅片制造的 4 种用途:(掺杂阻挡)、(表面钝化)、场氧化层和(金属层间介质)。16 .可在高温设备中进行的五种工艺分别是(氧化)、(扩散)、()、退火和合金。 17 .硅片上的氧化物主要通过(热生长)和(淀积)的方法产生,由于硅片表面非常平整,使得产生的氧化物主要为层状结构,所以又称为(薄膜)。 18 .热氧化的目标是按照()要求生长()、()的二氧化硅薄膜。 19 .立式炉的工艺腔或炉管是对硅片加热的场所,它由垂直的(石英工艺腔)、(加热器)和(石英舟)组成。淀积 20 .目前常用的CVD 系统有:(APCVD )、(LPCVD )和(PECVD )。 21 .淀积膜的过程有三个不同的阶段。第一步是(晶核形成),第二步是(聚焦成束),第三步是(汇聚成膜)。 22 . 缩略语PECVD、LPCVD、HDPCVD和APCVD的中文名称分别是(等离子体增强化学气相淀积)、(低压化学气相淀积)、高密度等离子体化学气相淀积、和(常压化学气相淀积)。

集成电路制造工艺

摘要 集成电路广泛应用于生活生产中,对其深入了解很有必要,在此完论文中整的阐述集成电路原理及其制造工艺本报告从集成电路的最初设计制造开始讲起全面讲述了集成电路的整个发展过程制造工艺以及集成电路未来的发展前途。集成电路广泛应用于生活的各个领域,特别是超大规模集成电路应用之后,使我们的生活方式有了翻天覆地的变化。各种电器小型化智能化给我们生活带来了各种方便。所以对于电子专业了解集成电路的是发展及其制造非常有必要的。关键词集成电路半导体晶体管激光蚀刻 集成电路的前世今生 说起集成电路就必须要提到它的组成最小单位晶体管。1947 年在美国的贝尔实验室威廉·邵克雷、约翰·巴顿和沃特·布拉顿成功地制造出第一个晶体管。晶体管的出现使电子元件由原来的电子管慢慢地向晶体管转变,是电器小型化低功耗化成为了可能。20 世纪最初的10 年,通信系统已开始应用半导体材料。开始出现了由半导体材料进行检波的矿石收音机。1945 年贝尔实验室布拉顿、巴丁等人组成的半导体研究小组经过一系列的实验和观察,逐步认识到半导体中电流放大效应产生的原因。布拉顿发现,在锗片的底面接上电极,在另一面插上细针并通上电流,然后让另一根细针尽量靠近它,并通上微弱的电流,这样就会使原来的电流产生很大的变化。微弱电流少量的变化,会对另外的电流产生很大的影响,这就是“放大”作用。第一次在实验室实际验证的半导体的电流放大作用。不久之后他们制造出了能把音频信号放大100 倍的晶体管。晶体管最终被用到了集成电路上面。晶体管相对于电子管着它本身固有的优点: 1.构件没有消耗:无论多么优良的电子管,都将因阴极原子的变化和慢性漏气而逐渐老化。由于技术上的原因,晶体管制作之初也存在同样的问题。随着材料制作上的进步以及多方面的改善,晶体管的寿命一般比电子管长100 到1000 倍。2.消耗电能极少:耗电量仅为电子管的几十分之一。它不像电子管那样需要加热灯丝以产生自由电子。一台晶体管的收音机只要几节干电池就可以半年。 3.不需预热:一开机就工作。用晶体管做的收音机一开就响,晶体管电视机一开就很快出现画面。电子管设备就做不到这一点。4.结实可靠:比电子管可靠100 倍,耐冲击、耐振动,这都是电子管所无法比拟的。晶体管的体积只有电子管的十分之一到百分之一,放热很少,可用于设计小型、复杂、可靠的电路。晶体管的制造工艺虽然精密,但工序简便,有利于提高元器件的安装密度。光有了晶体管还是不够,因为要把晶体管集成到一片半导体硅片上才能便于把电路集成把电子产品小型化。那怎么把晶体管集成呢,这便是后来出现的集成芯片。采用一定的工艺,把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起,制作在一小块或几小块半导体晶片或介质基片上,然后封装在一个管壳内,成为具有所需电路功能的微型结构;其中所有元件在结构上已组成一个整体,使电子元件向着微小型化、低功耗和高可靠性化。集成电路经过30 多年的发展由开始的小规模集成电路到到大规模集成电路再到现在的超大规模乃至巨大规模的集成电路,集成电路有了飞跃式的发展集成度也越来越高,从微米级别到现在的纳米级别。模拟集成电路主要是指由电容、电阻、晶体管等组成的模拟电路集成在一起用来处理模拟信号的集成电路。有许多的模拟集成电路,如运算放大器、模拟乘法器、锁相环、电源管理芯片等。模拟集成电路的主要构成电路有:放大器、滤波器、反馈 电路、基准源电路、开关电容电路等。数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统。用来产生、放大和处理各种数字信号(指在时间上和幅度上离散取值的信号)。而集成电路的普及离不开因特尔公司。1968 年:罗伯特·诺

集成电路制造工艺概述

集成电路制造工艺概述

目录 集成电路制造工艺概述 (1) 一、集成电路制造工艺的概念 (1) 二、集成电路制造的发展历程 (1) 三、集成电路制造工艺的流程 (2) 1.晶圆制造 (2) 1.1晶体生长(Crystal Growth) (2) 1.2切片(Slicing) /边缘研磨(Edge Grinding)/抛光(Surface Polishing) (2) 1.3包裹(Wrapping)/运输(Shipping) (2) 2.沉积 (3) 2.1外延沉积 (Epitaxial Deposition) (3) 2、2化学气相沉积 (Chemical Vapor Deposition) (3) 2、3物理气相沉积 (Physical Vapor Deposition) (3) 3.光刻(Photolithography) (3) 4.刻蚀(Etching) (4) 5.离子注入 (Ion Implantation) (4) 6.热处理(Thermal Processing) (4) 7.化学机械研磨(CMP) (4) 8.晶圆检测(Wafer Metrology) (5) 9.晶圆检查Wafer Inspection (Particles) (5) 10.晶圆探针测试(Wafer Probe Test) (5) 11.封装(Assembly & Packaging) (6) 12.成品检测(Final Test) (6) 四、集成电路制造工艺的前景 (6) 五、小结 (6) 参考文献 (7)

集成电路制造工艺概述 电子信息学院电子3121班 摘要:集成电路对于我们工科学生来说并不陌生,我们与它打交道的机会数不胜数。计算机、电视机、手机、网站、取款机等等。集成电路在体积、重量、耗电、寿命、可靠性及电性能方面远远优于晶体管元件组成的电路,在当今这信息化的社会中集成电路已成为各行各业实现信息化、智能化的基础,目前为止已广泛应用于电子设备、仪器仪表及电视机、录像机等电子设备中。关键词:集成电路、制造工艺 一、集成电路制造工艺的概念 集成电路制造工艺是把电路所需要的晶体管、二极管、电阻器和电容器等元件用一定工艺方式制作在一小块硅片、玻璃或陶瓷衬底上,再用适当的工艺进行互连,然后封装在一个管壳内,使整个电路的体积大大缩小,引出线和焊接点的数目也大为减少。 二、集成电路制造的发展历程 早在1952年,英国的杜默(Geoffrey W. A. Dummer) 就提出集成电路的构想。1906年,第一个电子管诞生;1912年前后,电子管的制作日趋成熟引发了无线电技术的发展;1918年前后,逐步发现了半导体材料;1920年,发现半导体材料所具有的光敏特性;1932年前后,运用量子学说建立了能带理论研究半导体现象;1956年,硅台面晶体管问世;1960年12月,世界上第一块硅集成电路制造成功;1966年,美国贝尔实验室使用比较完善的硅外延平面工艺制造成第一块公认的大规模集成电路。1988年,16M DRAM问世,1平方厘米大小的硅片上集成有3500万个晶体管,标志着进入超大规模集成电路阶段的更高阶段。1997年,300MHz奔腾Ⅱ问世,采用0.25μm工艺,奔腾系列芯片的推出让计算机的发展如虎添翼,发展速度让人惊叹。2009年,intel酷睿i系列全新推出,创纪录采用了领先的32纳米工艺,并且下一代22纳米工艺正在研发。集成电路制作工艺的日益成熟和各集成电路厂商的不断竞争,使集成电路发挥了它更大的功能,更好的服务于社会。由此集成电路从产生到成熟大致经历了“电子管——晶

集成电路工艺原理(期末复习资料)

第一章概述 1、集成电路:通过一系列特定的加工工艺,将晶体管、二极管等有源器件和电 阻、电容等无源器件,按照一定的电路互连,“集成”在一块半导体单晶片(如Si、GaAs)上,封装在一个内,执行特定电路或系统功能。 2、特征尺寸:集成电路中半导体器件能够加工的最小尺寸。它是衡量集成电路 设计和制造水平的重要尺度,越小,芯片的集成度越高,速度越快,性能越好 3、摩尔定律:芯片上所集成的晶体管的数目,每隔18个月就翻一番。 4、High-K材料:高介电常数,取代SiO2作栅介质,降低漏电。 Low-K 材料:低介电常数,减少铜互连导线间的电容,提高信号速度 5、功能多样化的“More Than Moore”:指的是用各种方法给最终用户提供附 加价值,不一定要缩小特征尺寸,如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。 6、IC企业的分类:通用电路生产厂;集成器件制造;Foundry厂;Fabless:IC 设计公司; 第二章:硅和硅片的制备 7、单晶硅结构:晶胞重复的单晶结构能够制作工艺和器件特性所要求的电学和 机械性能 8、CZ法生长单晶硅:把熔化的半导体级硅液体变成有正确晶向,并且被掺杂 成n或p型的固体硅锭; 9、直拉法目的:实现均匀掺杂和复制籽晶结构,得到合适的硅锭直径,限制杂 质引入;其关键参数:拉伸速率和晶体旋转速度 10、区熔法特点:纯度高,含氧低;晶圆直径小。 第三章集成电路制造工艺概况 11、亚微米CMOS IC 制造厂典型的硅片流程模型 第四章氧化 12、热生长:在高温环境里,通过外部供给高纯氧气使之与硅衬底反应,得到 一层热生长的SiO2 。 13、淀积:通过外部供给的氧气和硅源,使它们在腔体中方应,从而在硅片表 面形成一层 薄膜。 14、干氧:Si(固)+O2(气)-> SiO2(固):氧化速度慢,氧化层干燥、致 密,均匀性、重复性好,与光刻胶的粘附性好. 水汽氧化:Si (固)+H2O (水汽)->SiO2(固)+ H2 (气):氧化速度快,氧化层疏松,均匀性差,与光刻胶的粘附性差。

集成电路工艺原理

淮海工学院课程名称:集成电路原理与设计 题目:集成电路设计报告 系(院):电子工程学院 学期:2016-2017-1 专业班级:通信132班 姓名:刘后来 学号:2013120815

集成电路版图设计报告 一.设计目的: 1.通过本次实验,熟悉L-edit软件的特点并掌握使用L-edit软件的流程和设计方法; 2.了解集成电路工艺的制作流程、简单集成器件的工艺步骤、集成器件区域的层次关系,与此同时进一步了解集成电路版图设计的λ准则以及各个图层的含义和设计规则; 3.掌握数字电路的基本单元CMOS的版图,并利用CMOS的版图设计简单的门电路,然后对其进行基本的DRC检查; 4.掌握F=A?(B+C)的掩模板设计与绘制。 二.设计原理: 1、版图设计的目标: 版图(layout)是集成电路从设计走向制造的桥梁,它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。版图设计是创建工程制图(网表)的精确的物理描述过程,即定义各工艺层图形的形状、尺寸以及不同工艺层的相对位置的过程。其设计目标有以下三方面: ①满足电路功能、性能指标、质量要求; ②尽可能节省面积,以提高集成度,降低成本; ③尽可能缩短连线,以减少复杂度,缩短延时,改善可能性。 2、版图设计的内容: ①布局:安排各个晶体管、基本单元、复杂单元在芯片上的位置。 集成电路版图设计报告 ②布线:设计走线,实现管间、门间、单元间的互连。 ③尺寸确定:确定晶体管尺寸(W、L)、互连尺寸(连线宽度)以及晶体管与互连

之间的相对尺寸等。 ④版图编辑(Layout Editor):规定各个工艺层上图形的形状、尺寸和位置。 ⑤布局布线(Place and route):给出版图的整体规划和各图形间 的连接。 ⑥版图检查(Layout Check):设计规则检验(DRC,Design Rule Ch eck)、电气规则检查(ERC,Electrical Rule Check)、版图与电路 图一致性检验(LVS,Layout Versus Schematic)。 三.设计规则(Design Rule): 设计规则是设计人员与工艺人员之间的接口与“协议”,版图设计必须无条件的 服从的准则,可以极大地避免由于短路、断路造成的电路失效和容差 以及寄生效应引起的性能劣化。设计规则主要包括几何规则、电学规 则以及走线规则。其中几何设计规则通常有两类: ①微米准则:用微米表示版图规则中诸如最小特征尺寸和最小允许间隔的绝对尺寸。 ②λ准则:用单一参数λ表示版图规则,所有的几何尺寸都与λ成线性比例。 设计规则分类如下: 1.拓扑设计规则(绝对值):最小宽度、最小间距、最短露头、离周 边最短距离。 2.λ设计规则(相对值):最小宽度w=mλ、最小间距s=nλ、最短露头t=lλ、离周边最短距离d=hλ(λ由IC制造厂提供,与具体的工 艺类型有关,m、n、l、h为比例因子,与图形类形有关)。 ①宽度规则(width rule):宽度指封闭几何图形的内边之间的距离。 集成电路版图设计报告 ②间距规则(Separation rule):间距指各几何图形外边界之间的 距离。

集成电路工艺原理资料

第一章衬底材料 1、三种单晶制备方法的特点和用途比较 直拉法(引晶,缩颈,放肩,等径生长,收晶) 基本原理:将多晶硅在真空或惰性气体保护下加热,使多晶硅熔化,然后利用籽晶来拉制单 -固相界面附近存在温度梯度(dT/dz)。 区熔法(悬浮区熔法:多晶硅棒和籽晶粘在一起后竖直固定在区溶炉上、下轴之间; 水平区熔法:多晶硅棒和籽晶粘在一起后水平固定在区溶炉左、右轴之间) 基本原理:将籽晶与多晶硅棒紧粘在一起,利用分段熔融多晶棒,在溶区由籽晶移向多晶硅棒另一端的过程中,使多晶硅转变成单晶硅。 中子嬗变掺杂法:利用热中子(即低能中子)对高阻单晶进行辐照,从而使其电阻率发生改变的方法。主要用来对高阻区熔单晶电阻率的均匀性进行调整。 三种单晶制备方法的比较 方法C、O含量直径电阻率大小电阻率均匀性用途 直拉法较高大低径向、轴向均匀性很差制作VLSI 区熔法较低较小高径向、轴向均匀性较差制作PowerDevice 中子嬗变法不变不变可调较好调整电阻率 2、硅中有害杂质的分类、存在形式及其影响 非金属主要有C、O、H原子。 重金属主要有Au、Cu、Fe、Ni原子。 金属主要有Na 、K、Ca、Al、Li、Mg、Ba 原子等。 分类种类存在形式主要影响 影响器件的特性参数(UT,β,Usat,fT);影响硅单晶的力O 间隙位置学性质(降低其机械强度);有源区外的氧有利于吸收附非金属近的重金属杂质,增强硅器件抗α粒子辐射的能力。 C 替位位置影响硅器件的电学性质(IR↑,UB↓);会减小硅的晶 格常数,引起晶格畸变; 间隙90% 有多个能级和双重电活性(受主或施主)或复合重金属Au 替位10% 中心, 影响硅的电阻率(ρ)和寿命(τ); 有效的复合中心影响较严重,除影响τ, ρ外,易在缺陷处形成杂Cu Fe 深能级质线和沉积微粒,使器件产生等离子击穿、 PN结漏电“管道”等现象 金属Na,K 间隙位置参与导电、影响器件的电学特性; Al Al会对N型材料的掺杂起补偿作用,使ρ↑ 3、硅中杂质吸除技术的分类,四种非本征杂质吸除方法的原理。 物理吸除(本征吸除,非本征吸除),化学吸除 物理吸除: 在高温过程中,将晶体缺陷和杂质沉积团解体,并以原子态溶于晶体中,然后使它们运动至有源区外,或被俘获或被挥发。 本征吸除: 用多步热处理方法在硅片内引入一些缺陷,以此吸除在表面附近的杂质和缺陷, (无外来加工) 。 非本征吸除: 对硅片施以外来加工进行析出的方法。 ①背面损伤吸除: 通过(喷砂、离子注入、激光辐照等)在晶片背面引入损伤层,经过处 理,损伤层在背面诱生大量位错缺陷,从而将体内有害杂质或微缺陷吸引至背面。 ②应力吸除:在晶片背面沉积氮化硅、多晶硅薄膜等引入弹性应力,在高温下,应力场

相关文档
最新文档