集成电路制造项目可行性研究报告

集成电路制造项目可行性研究报告
集成电路制造项目可行性研究报告

集成电路设备制造项目可行性研究报告

(泓域咨询规划项目/下载后可编辑)

二〇一八年

目录

第一章项目概要 (1)

一、项目名称及建设性质 (1)

二、集成电路设备项目提出的背景 (2)

三、报告说明 (2)

四、主要建设内容及规模 (3)

五、环境保护 (3)

六、建设期限及进度安排 (4)

七、项目投资规模及资金筹措方案 (5)

八、预期经济效益和社会效益 (6)

九、简要评价结论 (7)

第二章集成电路设备行业分析 (11)

一、集成电路设备行业介绍 (11)

二、制造业行业分析 (15)

第三章集成电路设备项目建设背景及可行性分析 (17)

一、集成电路设备项目建设背景 (17)

二、集成电路设备项目建设可行性分析 (19)

第四章项目建设选址及用地规划 (21)

一、项目选址方案 (21)

二、项目建设地概况 (21)

三、项目用地规划 (22)

第五章工艺技术说明 (25)

一、技术原则 (25)

二、技术方案要求 (25)

第六章环境保护 (27)

一、编制依据 (27)

二、建设期环境保护对策 (28)

三、项目运营期环境保护对策 (29)

四、噪声污染治理措施 (30)

五、地质灾害危险性现状 (30)

六、地质灾害的防治措施 (31)

七、生态影响缓解措施 (31)

八、特殊环境影响 (31)

九、环境和生态影响综合评价及建议 (32)

第七章能源消费及节能分析 (35)

一、能源消费种类及数量分析 (35)

二、能源单耗指标分析 (36)

三、项目预期节能综合评价 (36)

第八章项目建设期及实施进度计划 (38)

一、项目建设期限 (38)

二、项目实施进度计划 (38)

第九章投资估算与资金筹措及资金运用 (39)

一、投资估算 (39)

二、资金筹措方案 (42)

三、资金运用计划 (43)

第十章项目融资方案 (44)

一、项目融资方式 (44)

二、项目融资计划 (44)

三、资金来源及风险分析 (45)

四、固定资产借款偿还计划 (46)

第十一章经济效益和社会效益评价 (48)

一、经济效益评价 (48)

二、社会效益评价 (55)

第十二章综合评价 (57)

第十三章附表及附图 (60)

一、固定资产投资估算表 (60)

二、流动资金估算表 (60)

三、总投资及其构成一览表 (61)

五、成本费用估算表 (62)

六、利润与利润分配表 (63)

七、全部投资财务现金流量表 (64)

八、项目借款还本付息计划表 (65)

九、项目主要经济评价指标一览表 (66)

第一章项目概要

一、项目名称及建设性质

(一)项目名称

集成电路设备制造项目

(二)项目建设性质

该项目属于新建工业项目,主要从事集成电路设备投资建设业务。集成电路市场空间达3400亿美元,大概率进入新需求景气周期。从历史数据来看,全球半导体市场大概4~6年为一个周期。从2016Q4开始,全球半导体市场规模数据出现显著回暖,2017H1全行业市场规模为1878亿美元,同比增长19.3%。受惠于集成电路板块DRAM和Flash市场需求强劲,2017年全球半导体销售额有望较2016年增长22%,达到4135亿美元。集成电路产品在全球半导体市场中占比81.64%,由此计算,集成电路板块市场空间达到近3400亿美元。

(三)项目占地及用地指标

该项目规划总用地面积76667.05平方米(折合约115.00亩),该项目建筑物基底占地面积55273.30平方米;项目规划总建筑面积85240.42平方米,绿化面积5052.47平方米,场区停车场和道路及场地硬化占地面积15651.27平方米;土地综合利用面积75977.04平方米,土地综合利用率100.00%。

(四)项目建设地点

该“集成电路设备投资建设项目”计划选址位于菏泽(位置待定)。

(五)项目建设单位

菏泽某某有限公司

二、集成电路设备项目提出的背景

装备制造业作为以高端技术为引领,处于价值链高端和产业链核心环节,决定着整个产业链综合竞争力的战略性新兴产业,是现代产业体系的脊梁,是推动工业转型升级的引擎。长期以来我国依靠“引进-落后-再引进”的模式发展,使我国在知识技术密集、附加值高的高精尖领域一直受制于人,近年来随着国家对战略新兴产业的重视和政策上对创新的鼓励与支持,使我国高端装备制造产业取得了瞩目的成就。在加快产业转型升级的大背景下,高端装备制造业既面临机遇也面临挑战。

三、报告说明

泓域企划机构提供包括政策指引、产业分析、市场供需分析与预测、行业现有工艺技术水平、项目产品竞争优势、营销方案、原料资源条件评价、原料保障措施、工艺流程、能耗分析、节能方案、财务测算、风险防范等内容。该集成电路设备项目可行性研究报告由泓域咨询规划编制。在充分考虑产业政策以及市场前景的条件下,泓域咨询规划设计了此方案,仅供读者参考。

四、主要建设内容及规模

1、该项目主要从事集成电路设备项目,预计达刚年产值为59723.01万元。/年;预计项目总投资29224.46万元;规划总用地面积76667.05平方米(折合约115.00亩),净用地面积75977.04平方米(红线范围折合约113.97亩)。

2、该项目总建筑面积85240.42平方米,其中:规划建设主体工程45586.23平方米,辅助设施面积4281.36平方米,办公用房2568.81平方米,职工宿舍787.77平方米,其他建筑面积(含部分公用工程和辅助工程)32016.25平方米,项目计容建筑面积84830.14平方米,预计建筑工程投资9473.92万元;建筑物基底占地面积55273.30平方米,绿化面积5052.47平方米,场区停车场和道路及场地硬化占地面积15651.27平方米,土地综合利用面积75977.04平方米;建筑容积率1.12,建筑系数72.75%,建设区域绿化覆盖率6.65%,办公及生活服务设施用地所占比重2.37%,场区土地综合利用率100.00%。

五、环境保护

该项目生产过程中无有毒物质排出,并且生产用水为循环水,故无废水排放;环境污染因子主要为生活废水、生活垃圾及设备运行产生的噪声。

1、废水环境影响分析:该项目建成后新增597人,根据测算该项目达纲年办公及生活废水排放量约4301.97立方米/年,主要为生活废水,主

要污染物是COD、SS、氨氮,经场区化粪池处理后排入污水处理设施进行再处理,排放浓度满足《污水综合排放标准》(GB8980)中的二级排放标准,同冲洗废水一同排入市政管网,最终进入污水处理厂,对周围水环境影响较小。

2、固体废物影响分析:项目建设单位场区职工办公及生活每年约产生垃圾量约74.63吨/年,经集中收集后由环卫工人及时清运,对周围环境影响较小;在集成电路设备生产过程中产生的固体废弃物(含废弃包装物),设专人收集后定置存放集中处理,或交回收公司综合利用。

3、噪声环境影响分析:该项目噪声主要是集成电路设备生产时所产生的机械噪音;因此,在设备选型上首先选用先进的符合国家噪声标准要求的设备(设施),同时加装防护设施,从而降低噪声对环境产生的污染;对噪声较大的设备可在安装时增加减振消声装置,同时,对于设备运行过程产生的噪声,首先选用降噪装置,降低噪声对环境产生的污染。

4、清洁生产:该项目工程设计中采用了清洁生产工艺,并采取完善和有效的“三废治理”措施,能够切实起到消除和减少污染的作用;因此,该项目建成投产后,各项环境指标均符合国家和地方环境保护标准及清洁生产的要求。

六、建设期限及进度安排

1、该项目建设周期确定为24个月。

2、“集成电路设备制造项目”目前已经完成前期的各项准备工作,包括:市场调查研究、项目建设选址、建设规模的确定、用地审批手续、建设资金筹措等项事宜,目前正在着手进行办理项目备案工作。

3、该项目计划从可行性研究报告编制到工程竣工验收、投产运营共需24个月的时间。

七、项目投资规模及资金筹措方案

(一)项目投资规模

1、根据谨慎财务测算,该项目预计总投资29224.46万元,其中:固定资产投资19907.67万元,占项目总投资的68.12%;流动资金9316.79万元,占项目总投资的31.88%。

2、在固定资产投资中,建设投资19727.07万元,占项目总投资的67.50%;建设期固定资产借款利息180.60万元,占项目总投资的0.62%。

3、该项目建设投资19727.07万元,包括:建筑工程投资9473.92万元,占项目总投资的32.42%;设备购置费8621.83万元,占项目总投资的29.50%;安装工程费258.66万元,占项目总投资的0.89%;工程建设其他费用1081.13万元,占项目总投资的3.70%(其中:土地使用权费575.00万元,占项目总投资的1.97%);预备费291.53万元,占项目总投资的1.00%。

(二)资金筹措方案

1、该项目总投资29224.46万元,根据资金筹措方案,项目建设单位计划自筹资金(资本金)20895.18万元,占项目总投资的71.50%。

2、项目建设期申请银行固定资产借款3670.88万元,占项目总投资的12.56%;项目经营期申请流动资金借款4658.40万元,占项目总投资的15.94%;根据谨慎财务测算,该项目全部借款总额8329.28万元,占项目总投资的28.50%。

八、预期经济效益和社会效益

(一)预期经济效益

1、根据预测,该项目建成投产后达纲年营业收入59723.01万元,总成本费用49417.77万元,营业税金及附加303.58万元,年利税总额12885.16万元,其中:年利润总额10001.66万元,年净利润7501.24万元,纳税总额5383.92万元,其中:增值税2579.92万元,营业税金及附加303.58万元,年缴纳企业所得税2500.42万元。

2、根据谨慎财务测算,该项目达纲年投资利润率34.22%,投资利税率44.09%,全部投资回报率25.67%,全部投资所得税后财务内部收益率26.18%,财务净现值17143.40万元,总投资收益率35.68%,资本金净利润率47.87%。

3、根据谨慎财务估算,全部投资回收期6.10年(含建设期24个月),固定资产投资回收期4.16年(含建设期);用生产能力利用率表现的盈亏

平衡点42.69%,因此,该项目经营非常安全,财务盈利能力指标表明该项目具有较强的盈利能力和抗风险能力。

(二)社会效益分析

1、项目达纲年预计营业收入59723.01万元,占地产出收益率7860.36万元/公顷;达纲年纳税总额5383.92万元,占地税收产出率708.60万元/公顷;项目建成后,达纲年全员劳动生产率100.04万元/人。

2、该项目建设符合国家和菏泽菏泽发展规划,有利于促进菏泽区域集成电路设备产业集群发展;此外,项目达纲年为社会提供597个就业职位,每年可为菏泽增加财政税收5383.92万元,对区域经济和社会发展具有积极的推动作用。

九、简要评价结论

1、该项目符合国家产业发展政策和规划要求,符合菏泽集成电路设备行业布局和结构调整政策;项目的建设对促进菏泽集成电路设备产业结构、技术结构、组织结构、产品结构的调整优化有着积极的推动意义。

2、“集成电路设备制造项目”属于《产业结构调整指导目录(2011年本)》(2013年修正)鼓励类发展项目,符合国家产业发展政策导向;项目的实施有利于加速我国集成电路设备的国产化进程,推动集成电路设备制造产业调整和行业振兴;有助于提高项目建设单位自主创新能力,增强企业的核心竞争力;因此,该项目的实施是必要的。

3、项目建设单位为适应国内外市场需求,拟建“集成电路设备制造项目”,该项目的建设能够有力促进菏泽菏泽经济发展,为社会提供就业职位597个,达纲年纳税总额5383.92万元,可以促进菏泽区域经济的繁荣发展和社会稳定,为地方财政收入做出积极的贡献,由此可见,该项目的实施具有显著的社会效益。

4、项目拟建设在菏泽内,工程选址符合菏泽菏泽土地利用总体规划,保证项目用地要求,而且项目建设区域交通运输便利,可利用现有公用工程设施,水、电、气等能源供应有保障。

5、项目场址周围大气、土壤、植物等自然环境状况良好,无水源地、自然保护区、文物景观等环境敏感点;项目建设单位对建设期和生产经营过程中产生的“三废”进行综合治理达标排放,对环境影响程度较小,职工劳动安全卫生措施有保障。

6、该项目采用国内先进的生产、环境、检测控制装备,对节约能源、环境保护、生产优质集成电路设备均可得到有力支撑,成熟的工艺技术及先进的生产设备为项目的实施提供了强力的技术保障,同时,生产过程符合环境保护、清洁生产、节能减排等标准要求。

7、根据谨慎财务测算,该项目达纲年投资利润率34.22%,投资利税率44.09%,全部投资回报率25.67%,项目全部投资所得税后财务内部收益率26.18%,达纲年财务净现值17143.40万元,总投资收益率35.68%,

资本金净利润率47.87%,全部投资回收期6.10年(含建设期24个月),固定资产投资回收期4.16年(含建设期24个月),项目盈亏平衡点42.69%,因此,该项目经营非常安全,说明项目具有较强的盈利能力和抗风险能力。

8、该项目利用现有土地,计划总建筑面积85240.42平方米(其中:不计容建筑面积410.28平方米,计容建筑面积84830.14平方米);购置先进的技术装备共计268台(套),项目建设规模合理、经济技术实施方案可行。

9、该项目通过对主要生产工艺和设备从投资经济性和先进性两方面进行综合比较、分析,选用的设备均具有当今国内外先进水平,具有生产效率高、性能稳定可靠等优点。

10、该项目总投资29224.46万元,其中:建设投资19727.07万元,建设期固定资产借款利息180.60万元,流动资金9316.79万元;经测算分析,项目建成投产后达纲年营业收入59723.01万元,总成本费用49417.77万元,年利税总额12885.16万元,其中:净利润7501.24万元;纳税总额5383.92万元,其中:增值税2579.92万元,营业税金及附加303.58万元,年缴纳企业所得税2500.42万元;年利润总额10001.66万元,该项目可以取得较好的经济效益。

综上所述,通过本章上述所做的技术、经济、环保、安全等方面分析结果表明,“集成电路设备制造项目”技术上可行、经济上合理;本报告

认为:该项目所提供的集成电路设备产品市场前景良好,投资方向正确,技术方案设计先进合理,经济效益突出,因此,该项目的投资建设并实施无论是经济效益、社会效益还是环境保护、清洁生产都是积极可行的,因此,该项目建设是必要的也是完全可行的。

第二章集成电路设备行业分析

一、集成电路设备行业介绍

半导体是常温下导电性能介于导体与绝缘体之间的材料,因其可受控制的导电性成为电路中极为重要的材料。集成电路(IC、IntegratedCircuit)是采用一定的工艺,将包含常用电子元件及布线的电路制作在半导体晶片或介质基片上,成为具有所需电路功能的微型结构。集成电路的载体称为芯片,由于含义相近,“芯片”与“集成电路”、“IC”在表达中常混用。

沙子中含有的硅元素为当今集成电路工业基本原料。硅以化合物形式广泛地存在于自然界,最常见便是以二氧化硅(SiO2)形式存在于砂砾、岩石当中。硅单质则是当今主流集成电路工业最为常用的材料,常见芯片均由硅单质为基础制造而来。从沙子到芯片,需经历以下一系列生产步骤。多次提纯制造极高纯度硅晶圆片。沙子经一系列还原、提纯制成晶圆,即制作硅基集成电路所采用的电子级纯度硅片。硅砂首先提炼还原为纯度约98%的冶金级粗硅,再经数次提纯,得到电子级高纯度多晶硅(纯度达99.9999999%以上,9~11个9),经过熔炉拉制得到单晶硅棒,再经切片、抛光制成晶圆。晶圆包括6吋、8吋、12吋等类型,是对应晶圆直径的简称,其实际直径分别为150mm、200mm和300mm,当前高端市场12吋为主流,中低端市场则一般采用8吋。晶圆表面经特殊工艺层层制作微小电路。晶圆表面经过光罩、护膜、长晶圆、切片、研磨、氧化、蚀刻、扩

散、离子植入、化学气象沉积、电极金属蒸煮等反复一系列工艺,按照IC 设计图制作出极微小的电路结构。加工后的晶圆经切割得到许多相同的晶粒,晶粒再经封装测试引出引脚、加以密封、剔除废品,成为平常所见的芯片,广泛应用于各种电子设备中。

集成电路制造技术代表着当今世界微细制造的最高水平。台积电为代表的世界一流厂商已在集成电路工艺上走到7nm水平,意味着单个晶体管器件栅极宽度仅为7nm。ASML单台先进EUV光刻机价格超1亿美元,中低端光刻机亦需约1亿元人民币,建设一条12吋集成电路生产线则需投资约400~1000亿元人民币。集成电路制造集人类超精细加工技术之大成,因此集成电路产业是一个国家高端制造能力的综合体现,是全球高科技国力竞争的战略必争制高点。芯片强则产业强,芯片兴则经济兴,没有芯片就没有安全。在信息时代,集成电路是核心基石,电脑、手机、家电、汽车、高铁、电网、医疗仪器、机器人、工业控制等各种电子产品和系统都离不开集成电路,集成电路已成为现代工业的“粮食”。由于存在的普遍性,集成电路已涉及到国家信息安全问题。发展“中国芯”、硬件“去IQT(Intel、Qualcomm、TI)”大势所趋,发展集成电路产业已经被提升为国家安全战略布局。

集成电路产业有两大显著趋势,空间上,产业经历了美国——日本——韩台——大陆的转移过程。半导体集成电路产业于1950s起源于美国,

全球性的产业转移主要经历了两次:1)1970s,家电市场兴起,日本集成电路产业迅速赶超,其家电产业与集成电路产业良性互动,并孵化了索尼、东芝等厂商;2)1990s,PC兴起,存储技术换代以及日本金融危机影响,产业开始转向韩国,孕育出三星、海力士等厂商;而晶圆代工环节则转向中国台湾,台积电、联电等厂商崛起。进入2010s,智能手机、移动互联网爆发,随之带动物联网、大数据、云计算、人工智能等产业快速成长。人口红利促使中国大陆成为世界最大的集成电路消费区域,需求转移或将带动制造转移,全新的一轮产业转移已然开启,制造强国或将指日可待。

产业模式上,集成电路产业经历了从IDM模式向垂直分工模式的转化。全球集成电路产业有两种商业模式,一种为IDM (IntegratedDeviceManufacture,集成器件制造)模式,即设计、制造、封装测试一体,另一种是垂直分工模式,即设计、制造、封装测试分别由不同公司承担。集成电路产业初期,IDM模式是唯一一种商业模式,1987年台湾积体电路公司成立后,开启了晶圆代工(Foundry)模式,拉开了垂直代工的序幕。集成电路制造因具有规模经济性,适合大规模生产;另一方面,集成电路产业为重资产重技术的行业,产线建设成本极高,沉没成本高,相关技术门槛也较高。Foundry的出现使得IC设计门槛大大降低,无产线的设计公司(Fabless)纷纷成立,促进了垂直分工模式的繁荣。出于规模经济、建设维护成本、拓展经济效益等方面的考量,以英特尔、三

星为首的传统IDM厂商纷纷加入晶圆代工行列,垂直分工模式逐渐成为主流。

集成电路市场空间达3400亿美元,大概率进入新需求景气周期。从历史数据来看,全球半导体市场大概4~6年为一个周期。从2016Q4开始,全球半导体市场规模数据出现显著回暖,2017H1全行业市场规模为1878亿美元,同比增长19.3%。受惠于集成电路板块DRAM和Flash市场需求强劲,2017年全球半导体销售额有望较2016年增长22%,达到4135亿美元。集成电路产品在全球半导体市场中占比81.64%,由此计算,集成电路板块市场空间达到近3400亿美元。

上游设备交易额创历史新高。2017年第二季度全球半导体设备交易额达到141亿美元,同比增长35%,环比增长8%,创历史新高,这预示着下游制造、封测厂商对全球半导体市场高景气度认同,以及基于该判断下的积极扩产意愿。

按使用终端分类,智能手机为最大应用。2016年全球半导体下游终端需求主要以通信类(含智能手机)(31.5%)、PC/平板(29.5%)、工业/国防(13.9%)、消费电子(13.5%)、汽车电子(11.6%)为主,其中PC/平板持续小幅下滑,消费电子较为平稳,主要增长动力在于智能手机、工业、汽车电子等领域。

按集成电路器件分类,最大细分市场为存储器和逻辑电路。从晶圆用

量上来看,DRAM、NANDFlash等存储器件晶圆需求占比最高,达35%,12吋及8吋逻辑芯片占比其次,达31%。存储器则成为行业主要增长驱动力。2017年全球半导体产业收入预计同比增长22%,其中DRAM预计同比增长55%,NANDFlash预计同比增长35%。同时ICInsights分析认为,存储也将是未来数年平均市场增速最高的板块,预计2016-2021的CAGR 将达到7.3%。

二、制造业行业分析

我国制造业传统竞争优势赖以保持的多种要素约束日益趋紧,已经使粗放式的发展道路越走越窄。经济发展新常态下,在原有比较优势逐步削弱、新的竞争优势尚未形成的新旧交替期,我国制造业必须加快转型升级步伐。

总的来看,未来十年我国制造业发展面临的挑战巨大,机遇也前所未有,但机遇大于挑战。必须牢牢把握新一轮科技革命和产业变革与我国加快转变经济发展方式形成历史性交汇的战略机遇期,审慎应对、前瞻部署,坚定不移推进结构调整和转型升级,努力形成新的经济增长点,塑造国际竞争新优势,抢占制造业的未来发展先机。

近年来我国科技创新取得了显著成就,专利申请数量大幅上升,2014年我国授权的发明专利共计23.3万件,连续4年位居世界首位。但关键核心技术受制于人的局面仍然没有得到根本改变,大量的关键零部件、系统

软件和高端装备基本都依赖进口。例如,2013年,我国80%的芯片都依赖进口,进口总额达到了2313亿美元,同比增长了20.5%,进口额超过了原油,是我国第一大进口商品。与发达国家相比,我国制造企业开展技术创新的动力不足、活动不够活跃,尚未真正成为技术创新的主体。我国基础研究投入不足,是缺乏重大突破性、颠覆性创新的重要原因之一。据统计,我国基础研究比例不足5%,仅仅是发达国家比例的1/4。原隶属于各工业部门的院所改制为企业之后,更多的资金、人力和管理开始从共性技术领域转到应用技术和商业化领域,不再从事共性技术的研发,产业共性技术的研发和产业化主体弱化。同时,高等学校、科研院所与企业拥有不同的评价机制和利益导向,各自创新活动的目的严重分化,科研成果转化率仅为10%左右,远低于发达国家40%的水平,产学研合作创新的有效机制尚未形成。由于创新能力不强,我国在国际分工中尚处于技术含量和附加值较低的“制造—加工—组装”环节。要完善以企业为主体、市场为导向、产学研用相结合的制造业创新体系,加强关键核心技术攻关,加速科技成果产业化,提高关键环节和重点领域的创新能力,推动我国制造业发展动力向创新驱动转变。

集成电路的现状与发展趋势

集成电路的现状与发展趋势 1、国内外技术现状及发展趋势 目前,以集成电路为核心的电子信息产业超过了以汽车、石油、钢铁为代表的传统工业成为第一大产业,成为改造和拉动传统产业迈向数字时代的强大引擎和雄厚基石。1999年全球集成电路的销售额为1250亿美元,而以集成电路为核心的电子信息产业的世界贸易总额约占世界GNP的3%,现代经济发展的数据表明,每l~2元的集成电路产值,带动了10元左右电子工业产值的形成,进而带动了100元GDP的增长。目前,发达国家国民经济总产值增长部分的65%与集成电路相关;美国国防预算中的电子含量已占据了半壁江山(2001年为43.6%)。预计未来10年内,世界集成电路销售额将以年平均15%的速度增长,2010年将达到6000~8000亿美元。作为当今世界经济竞争的焦点,拥有自主版权的集成电路已曰益成为经济发展的命脉、社会进步的基础、国际竞争的筹码和国家安全的保障。 集成电路的集成度和产品性能每18个月增加一倍。据专家预测,今后20年左右,集成电路技术及其产品仍将遵循这一规律发展。集成电路最重要的生产过程包括:开发EDA(电子设计自动化)工具,利用EDA进行集成电路设计,根据设计结果在硅圆片上加工芯片(主要流程为薄膜制造、曝光和刻蚀),对加工完毕的芯片进行测试,为芯片进行封装,最后经应用开发将其装备到整机系统上与最终消费者见面。 20世纪80年代中期我国集成电路的加工水平为5微米,其后,经历了3、1、0.8、0.5、0.35微米的发展,目前达到了0.18 微米的水平,而当前国际水平为0.09微米(90纳米),我国与之相差约为2-3代。 (1)设计工具与设计方法。随着集成电路复杂程度的不断提高,单个芯片容纳器件的数量急剧增加,其设计工具也由最初的手工绘制转为计算机辅助设计(CAD),相应的设计工具根据市场需求迅速发展,出现了专门的EDA工具供应商。目前,EDA主要市场份额为美国的Cadence、Synopsys和Mentor等少数企业所垄断。中国华大集成电路设计中心是国内唯一一家EDA开发和产品供应商。 由于整机系统不断向轻、薄、小的方向发展,集成电路结构也由简单功能转向具备更多和更为复杂的功能,如彩电由5片机到3片机直到现在的单片机,手机用集成电路也经历了由多片到单片的变化。目前,SoC作为系统级集成电路,能在单一硅芯片上实现信号采集、转换、存储、处理和I/O等功能,将数字电路、存储器、MPU、MCU、DSP等集成在一块芯片上实现一个完整系统的功能。它的制造主要涉及深亚微米技术,特殊电路的工艺兼容技术,设计方法的研究,嵌入式IP核设计技术,测试策略和可测性技术,软硬件协同设计技术和安全保密技术。SoC以IP复用为基础,把已有优化的子系统甚至系统级模块纳入到新的系统设计之中,实现了集成电路设计能力的第4次飞跃。

集成电路制造工艺流程之详细解答

集成电路制造工艺流程之详细解答 1.晶圆制造( 晶体生长-切片-边缘研磨-抛光-包裹-运输 ) 晶体生长(Crystal Growth) 晶体生长需要高精度的自动化拉晶系统。 将石英矿石经由电弧炉提炼,盐酸氯化,并经蒸馏后,制成了高纯度的多晶硅,其纯度高达0.99999999999。 采用精炼石英矿而获得的多晶硅,加入少量的电活性“掺杂剂”,如砷、硼、磷或锑,一同放入位于高温炉中融解。 多晶硅块及掺杂剂融化以后,用一根长晶线缆作为籽晶,插入到融化的多晶硅中直至底部。然后,旋转线缆并慢慢拉出,最后,再将其冷却结晶,就形成圆柱状的单晶硅晶棒,即硅棒。 此过程称为“长晶”。 硅棒一般长3英尺,直径有6英寸、8英寸、12英寸等不同尺寸。 硅晶棒再经过研磨、抛光和切片后,即成为制造集成电路的基本原料——晶圆。 切片(Slicing) /边缘研磨(Edge Grinding)/抛光(Surface Polishing) 切片是利用特殊的内圆刀片,将硅棒切成具有精确几何尺寸的薄晶圆。 然后,对晶圆表面和边缘进行抛光、研磨并清洗,将刚切割的晶圆的锐利边缘整成圆弧形,去除粗糙的划痕和杂质,就获得近乎完美的硅晶圆。 包裹(Wrapping)/运输(Shipping) 晶圆制造完成以后,还需要专业的设备对这些近乎完美的硅晶圆进行包裹和运输。 晶圆输送载体可为半导体制造商提供快速一致和可靠的晶圆取放,并提高生产力。 2.沉积 外延沉积 Epitaxial Deposition 在晶圆使用过程中,外延层是在半导体晶圆上沉积的第一层。 现代大多数外延生长沉积是在硅底层上利用低压化学气相沉积(LPCVD)方法生长硅薄膜。外延层由超纯硅形成,是作为缓冲层阻止有害杂质进入硅衬底的。 过去一般是双极工艺需要使用外延层,CMOS技术不使用。 由于外延层可能会使有少量缺陷的晶圆能够被使用,所以今后可能会在300mm晶圆上更多

集成电路制造工艺流程

集成电路制造工艺流程 1.晶圆制造( 晶体生长-切片-边缘研磨-抛光-包裹-运输 ) 晶体生长(Crystal Growth) 晶体生长需要高精度的自动化拉晶系统。 将石英矿石经由电弧炉提炼,盐酸氯化,并经蒸馏后,制成了高纯度的多晶硅,其纯度高达0.。 采用精炼石英矿而获得的多晶硅,加入少量的电活性“掺杂剂”,如砷、硼、磷或锑,一同放入位于高温炉中融解。 多晶硅块及掺杂剂融化以后,用一根长晶线缆作为籽晶,插入到融化的多晶硅中直至底部。然后,旋转线缆并慢慢拉出,最后,再将其冷却结晶,就形成圆柱状的单晶硅晶棒,即硅棒。 此过程称为“长晶”。 硅棒一般长3英尺,直径有6英寸、8英寸、12英寸等不同尺寸。 硅晶棒再经过研磨、抛光和切片后,即成为制造集成电路的基本原料——晶圆。 切片(Slicing) /边缘研磨(Edge Grinding)/抛光(Surface Polishing) 切片是利用特殊的内圆刀片,将硅棒切成具有精确几何尺寸的薄晶圆。 然后,对晶圆表面和边缘进行抛光、研磨并清洗,将刚切割的晶圆的锐利边缘整成圆弧形,去除粗糙的划痕和杂质,就获得近乎完美的硅晶圆。 包裹(Wrapping)/运输(Shipping) 晶圆制造完成以后,还需要专业的设备对这些近乎完美的硅晶圆进行包裹和运输。 晶圆输送载体可为半导体制造商提供快速一致和可靠的晶圆取放,并提高生产力。 2.沉积 外延沉积 Epitaxial Deposition 在晶圆使用过程中,外延层是在半导体晶圆上沉积的第一层。 现代大多数外延生长沉积是在硅底层上利用低压化学气相沉积(LPCVD)方法生长硅薄膜。外延层由超纯硅形成,是作为缓冲层阻止有害杂质进入硅衬底的。 过去一般是双极工艺需要使用外延层,CMOS技术不使用。 由于外延层可能会使有少量缺陷的晶圆能够被使用,所以今后可能会在300mm晶圆上更多

CMOS集成电路制造工艺流程

C M O S集成电路制造工艺 流程 Company number:【0089WT-8898YT-W8CCB-BUUT-202108】

陕西国防工业职业技术学院课程报告 课程微电子产品开发与应用 论文题目CMOS集成电路制造工艺流程 班级电子3141 姓名及学号王京(24#) 任课教师张喜凤 目录

CMOS集成电路制造工艺流程 摘要:本文介绍了CMOS集成电路的制造工艺流程,主要制造工艺及各工艺步骤中的核心要素,及CMOS器件的应用。 引言:集成电路的设计与测试是当代计算机技术研究的主要问题之一。硅双极工艺面世后约3年时间,于1962年又开发出硅平面MOS工艺技术,并制成了MOS集成电路。与双极集成电路相比,MOS集成电路的功耗低、结构简单、集成度和成品率高,但工作速度较慢。由于它们各具优劣势,且各自有适合的应用场合,双极集成工艺和MOS集成工艺便齐头平行发展。 关键词:工艺技术,CMOS制造工艺流程 1.CMOS器件 CMOS器件,是NMOS和PMOS晶体管形成的互补结构,电流小,功耗低,早期的CMOS电路速度较慢,后来不断得到改进,现已大大提高了速度。 分类 CMOS器件也有不同的结构,如铝栅和硅栅CMOS、以及p阱、n阱和双阱CMOS。铝栅CMOS和硅栅CMOS的主要差别,是器件的栅极结构所用材料的不同。P阱CMOS,则是在n型硅衬底上制造p沟管,在p阱中制造n沟管,其阱可采用外延法、扩散法或离子注入方法形成。该工艺应用得最早,也是应用得最广的工艺,适用于标准CMOS电路及CMOS与双极npn兼容的电路。N阱CMOS,是在p型硅衬底上制造n沟晶体管,在n阱中制造p沟晶体管,其阱一般采用离子注入方法形成。该工艺可使NMOS晶体管的性能最优化,适用于制造以NMOS为主的CMOS以及E/D-NMOS和p沟MOS兼容的CMOS电路。双阱CMOS,是在低阻n+衬底上再外延一层中高阻n――硅层,然后在外延层中制造n 阱和p阱,并分别在n、p阱中制造p沟和n沟晶体管,从而使PMOS和NMOS晶体管都在高阻、低浓度的阱中形成,有利于降低寄生电容,增加跨导,增强p沟和n沟晶体管的平衡性,适用于高性能电路的制造。

集成电路工艺流程

集成电路中双极性和CMOS工艺流程 摘要:本文首先介绍了集成电路的发展,对集成电路制作过程中的主要操作进行了简要 讲述。双极性电路和MOS电路时集成电路发展的基础,双极型集成电路器件具有速度高、驱动能力强、模拟精度高的特点,但是随着集成电路发展到系统级的集成,其规模越来越大,却要求电路的功耗减少,而双极型器件在功耗和集成度方面无法满足这些方面的要求。CMOS电路具有功耗低、集成度高和抗干扰能力强的特点。文章主要介绍了双极性电路和CMOS电路的主要工艺流程,最后对集成电路发展过程中出现的新技术新工艺以及一些阻 碍集成电路发展的因素做了阐述。 关键词:集成电路,双极性工艺,CMOS工艺 ABSTRACT This paper first introduces the development of integrated circuits, mainly operating in the process of production for integrated circuits were briefly reviewed. Bipolar and MOS circuit Sas the basis for the development of integrated circuit. Bipolar integrated circuits with high speed, driving ability, simulated the characteristics of high precision, but with the development of integrated circuit to the system level integration, its scale is more and more big.So, reducing the power consumption of the circuit is in need, but bipolar devices in power consumption and integration can't meet these requirements. CMOS circuit with low power consumption, high integration and the characteristics of strong anti-interference ability. This paper mainly introduces the bipolar circuit and CMOS circuit the main technological process.finally, the integrated circuit appeared in the process of development of new technology and new technology as well as some factors hindering the development of the integrated circuit are done in this paper. KEY WORDS integrated circuit, Bipolar process, CMOS process

集成电路培养方案.

西安邮电学院电子工程学院 本科集成电路设计与集成系统专业培养方案 学科:工学---电气信息专业:集成电路设计与集成系统(Engineering---Electric Information)(Integrated Circuit Design & Integrated System)专业代码:080615w 授予学位:工学学士 一、专业培养指导思想 遵循党和国家的教育方针,体现“两化融合”的时代精神,把握高等教育教学改革发展的规律与趋势,树立现代教育思想与观念,结合社会需求和学校实际,按照“打好基础、加强实践,拓宽专业、优化课程、提高能力”的原则,适应社会主义现代化建设和信息领域发展需要,德、智、体、美全面发展,具有良好的道德修养、科学文化素质、创新精神、敬业精神、社会责任感以及坚实的数理基础、外语能力和电子技术应用能力,系统地掌握专业领域的基本理论和基本知识,受到严格的科学实验训练和科学研究训练,能够在集成电路设计与集成系统领域,特别是通信专用集成电路与系统领域从事科学研究、产品开发、教学和管理等方面工作的高素质应用型人才。 二、专业培养目标 本专业学生的知识、能力、素质主要有:①较宽厚的自然科学理论基础知识、电路与系统的学科专业知识、必要的人文社会学科知识和良好的外语基础;②较强的集成电路设计和技术创新能力,具有通信、计算机、信号处理等相关学科领域的系统知识及其综合运用知识解决问题的能力;③较强的科学研究和工程实践能力,总结实践经验发现新知识的能力,掌握电子设计自动化(EDA)工具的应用;④掌握资料查询的基本方法和撰写科学论文的能力,了解本专业领域的理论前沿和发展动态;⑤良好的与人沟通和交流的能力,协同工作与组织能力;⑥良好的思想道德修养、职业素养、身心素质。毕业学生能够从事通信集成电路设计与集成系统的设计、开发、应用、教学和管理工作,成为具有奉献精神、创新意识和实践能力的高级应用型人才。 三、学制与学分 学制四年,毕业生应修最低学分198学分,其中必修课110学分,限选课36学分,任选课10学分,集中实践环节34学分,课外科技与实践活动8学分。

芯片制造工艺发展史

芯片制造工艺发展史 1947年:贝尔实验室肖特莱等人发明了晶体管,这是微电子技术发展中第一个里程碑; 1950年:结型晶体管诞生; 1950年:R Ohl和肖特莱发明了离子注入工艺; 1951年:场效应晶体管发明; 1956年:C S Fuller发明了扩散工艺; 1958年:仙童公司Robert Noyce与德仪公司基尔比间隔数月分别发明了集成电路,开创了世界微电子学的历史; 1960年:H H Loor和E Castellani发明了光刻工艺; 1962年:美国RCA公司研制出MOS场效应晶体管; 1963年:F.M.Wanlass和C.T.Sah首次提出CMOS技术,今天,95%以上的集成电路芯片都是基于CMOS工艺; 1964年:Intel摩尔提出摩尔定律,预测晶体管集成度将会每18个月增加1倍; 1966年:美国RCA公司研制出CMOS集成电路,并研制出第一块门阵列(50门); 1967年:应用材料公司(Applied Materials)成立,现已成为全球最大的半导体设备制造公司; 1971年:Intel推出1kb动态随机存储器(DRAM),标志着大规模集成电路出现; 1971年:全球第一个微处理器4004由Intel公司推出,采用的是MOS工艺,这是一个里程碑式的发明; 1974年:RCA公司推出第一个CMOS微处理器1802; 1976年:16kb DRAM和4kb SRAM问世; 1978年:64kb动态随机存储器诞生,不足0.5平方厘米的硅片上集成了14万个晶体管,标志着超大规模集成电路(VLSI)时代的来临; 1979年:Intel推出5MHz 8088微处理器,之后,IBM基于8088推出全球第一台PC; 1981年:256kb DRAM和64kb CMOS SRAM问世; 1984年:日本宣布推出1Mb DRAM和256kb SRAM; 1985年:80386微处理器问世,20MHz; 1988年:16M DRAM问世,1平方厘米大小的硅片上集成有3500万个晶体管,标志着进入超大规模集成电路(ULSI)阶段; 1989年:1Mb DRAM进入市场; 1989年:486微处理器推出,25MHz,1μm工艺,后来50MHz芯片采用0.8μm工艺; 1992年:64M位随机存储器问世; 1993年:66MHz奔腾处理器推出,采用0.6μm工艺; 1995年:Pentium Pro, 133MHz,采用0.6-0.35μm工艺; 1997年:300MHz奔腾Ⅱ问世,采用0.25μm工艺; 1999年:奔腾Ⅲ问世,450MHz,采用0.25μm工艺,后采用0.18μm工艺; 2000年: 1Gb RAM投放市场; 2000年:奔腾4问世,1.5GHz,采用0.18μm工艺; 2001年:Intel宣布2001年下半年采用0.13μm工艺。

超大规模集成电路及其生产工艺流程

超大规模集成电路及其生产工艺流程 现今世界上超大规模集成电路厂(Integrated Circuit, 简称IC,台湾称之为晶圆厂)主要集中分布于美国、日本、西欧、新加坡及台湾等少数发达国家和地区,其中台湾地区占有举足轻重的地位。但由于近年来台湾地区历经地震、金融危机、政府更迭等一系列事件影响,使得本来就存在资源匮乏、市场狭小、人心浮动的台湾岛更加动荡不安,于是就引发了一场晶圆厂外迁的风潮。而具有幅员辽阔、资源充足、巨大潜在市场、充沛的人力资源供给等方面优势的祖国大陆当然顺理成章地成为了其首选的迁往地。 晶圆厂所生产的产品实际上包括两大部分:晶圆切片(也简称为晶圆)和超大规模集成电路芯片(可简称为芯片)。前者只是一片像镜子一样的光滑圆形薄片,从严格的意义上来讲,并没有什么实际应用价值,只不过是供其后芯片生产工序深加工的原材料。而后者才是直接应用在应在计算机、电子、通讯等许多行业上的最终产品,它可以包括CPU、内存单元和其它各种专业应用芯片。 一、晶圆 所谓晶圆实际上就是我国以往习惯上所称的单晶硅,在六、七十年代我国就已研制出了单晶硅,并被列为当年的十天新闻之一。但由于其后续的集成电路制造工序繁多(从原料开始融炼到最终产品包装大约需400多道工序)、工艺复杂且技术难度非常高,以后多年我国一直末能完全掌握其一系列关键技术。所以至今仅能很小规模地生产其部分产品,不能形成规模经济生产,在质量和数量上与一些已形成完整晶圆制造业的发达国家和地区相比存在着巨大的差距。 二、晶圆的生产工艺流程: 从大的方面来讲,晶圆生产包括晶棒制造和晶片制造两面大步骤,它又可细分为以下几道主要工序(其中晶棒制造只包括下面的第一道工序,其余的全部属晶片制造,所以有时又统称它们为晶柱切片后处理工序): 多晶硅——单晶硅——晶棒成长——晶棒裁切与检测——外径研磨——切片——圆边——表层研磨——蚀刻——去疵——抛光—(外延——蚀刻——去疵)—清洗——检验——包装 1、晶棒成长工序:它又可细分为: 1)、融化(Melt Down):将块状的高纯度多晶硅置石英坩锅内,加热到其熔点1420℃以上,使其完全融化。2)、颈部成长(Neck Growth):待硅融浆的温度稳定之后,将,〈1.0.0〉方向的晶种慢慢插入其中,接着将晶种慢慢往上提升,使其直径缩小到一定尺寸(一般约6mm左右),维持此真径并拉长100---200mm,以消除晶种内的晶粒排列取向差异。 3)、晶冠成长(Crown Growth):颈部成长完成后,慢慢降低提升速度和温度,使颈直径逐渐加响应到所需尺寸(如5、6、8、12时等)。 4)、晶体成长(Body Growth):不断调整提升速度和融炼温度,维持固定的晶棒直径,只到晶棒长度达到预定值。 5、)尾部成长(Tail Growth):当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度,使晶棒直径逐渐变小,以避免因热应力造成排差和滑移等现象产生,最终使晶棒与液面完全分离。到此即得到一根完整的晶棒。 2、晶棒裁切与检测(Cutting & Inspection):将长成的晶棒去掉直径偏小的头、尾部分,并对尺寸进行检测,以决定下步加工的工艺参数。 3、外径研磨(Surface Grinding & Shaping):由于在晶棒成长过程中,其外径尺寸和圆度均有一定偏差,其外园柱面也凹凸不平,所以必须对外径进行修整、研磨,使其尺寸、形状误差均小于允许偏差。 4、切片(Wire Saw Slicing):由于硅的硬度非常大,所以在本序里,采用环状、其内径边缘嵌有钻石颗粒的薄锯片将晶棒切割成一片片薄片。 5、圆边(Edge profiling):由于刚切下来的晶片外边缘很锋利,单晶硅又是脆性材料,为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒,必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。 6、研磨(Lapping):研磨的目的在于去掉切割时在晶片表面产生的锯痕和破损,使晶片表面达到所要求的光洁度。

(工艺技术)集成电路的基本制造工艺

第1章 集成电路的基本制造工艺 1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答:集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。 第2章 集成电路中的晶体管及其寄生效应 复 习 思 考 题 2.2 利用截锥体电阻公式,计算TTL “与非”门输出管的CS r ,其图形如图题2.2 所示。 提示:先求截锥体的高度 up BL epi mc jc epi T x x T T -----= 然后利用公式: b a a b WL T r c -? = /ln 1ρ , 2 1 2?? =--BL C E BL S C W L R r b a a b WL T r c -? = /ln 3ρ 321C C C CS r r r r ++= 注意:在计算W 、L 时, 应考虑横向扩散。 2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管,试问当横向PNP 器件在4种可能的偏置情况下,哪一种偏置会使得寄生晶体管的影响最大? 答:当横向PNP 管处于饱和状态时,会使得寄生晶体管的影响最大。 2.8 试设计一个单基极、单发射极和单集电极的输出晶体管,要求其在20mA 的电流负载下 ,OL V ≤0.4V ,请在坐标纸上放大500倍画出其版图。给出设计条件如下: 答: 解题思路 ⑴由0I 、α求有效发射区周长Eeff L ; ⑵由设计条件画图 ①先画发射区引线孔; ②由孔四边各距A D 画出发射区扩散孔; ③由A D 先画出基区扩散孔的三边; ④由B E D -画出基区引线孔; ⑤由A D 画出基区扩散孔的另一边;

集成电路设计方法的发展历史

集成电路设计方法的发展历史 、发展现状、及未来主流设 计方法报告 集成电路是一种微型电子器件或部件,为杰克·基尔比发明,它采用一定的工艺,把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起,制作在一小块或几小块半导体晶片或介质基片上,然后封装在一个管壳内,成为具有所需电路功能的微型结构;其中所有元件在结构上已组成一个整体,使电子元件向着微小型化、低功耗和高可靠性方面迈进了一大步。集成电路具有体积小,重量轻,引出线和焊接点少,寿命长,可靠性高,性能好等优点,同时成本低,便于大规模生产。它不仅在工、民用电子设备如收录机、电视机、计算机等方面得到广泛的应用,同时在军事、通讯、遥控等方面也得到广泛的应用。用集成电路来装配电子设备,其装配密度比晶体管可提高几十倍至几千倍,设备的稳定工作时间也可大大提高。 一、集成电路的发展历史: 1947年:贝尔实验室肖克莱等人发明了晶体管,这是微电子技术发展中第一个里程碑; 1950年:结型晶体管诞生; 1950年: R Ohl和肖特莱发明了离子注入工艺; 1951

年:场效应晶体管发明; 1956年:C S Fuller发明了扩散工艺; 1958年:仙童公司Robert Noyce与德仪公司基尔比间隔数月分别发明了集成电路,开创了世界微电子学的历史; 1960年:H H Loor和E Castellani发明了光刻工艺;1962年:美国RCA公司研制出MOS场效应晶体管; 1963年:和首次提出CMOS技术,今天,95%以上的集成电路芯片都是基于CMOS工艺; 1964年:Intel摩尔提出摩尔定律,预测晶体管集成度将会每18个月增加1倍; 1966年:美国RCA公司研制出CMOS集成电路,并研制出第一块门阵列; 1967年:应用材料公司成立,现已成为全球最大的半导体设备制造公司; 1971年:Intel推出1kb动态随机存储器,标志着大规模集成电路出现; 1971年:全球第一个微处理器4004Intel公司推出,采用的是MOS工艺,这是一个里程碑式的发明; 1974年:RCA公司推出第一个CMOS微处理器1802; 1976年:16kb DRAM和4kb SRAM问世; 1978年:64kb动态随机存储器诞生,不足平方厘米的硅片上集成了14万个晶体管,标志着超大规模集成电路时

集成电路制造工艺

摘要 集成电路广泛应用于生活生产中,对其深入了解很有必要,在此完论文中整的阐述集成电路原理及其制造工艺本报告从集成电路的最初设计制造开始讲起全面讲述了集成电路的整个发展过程制造工艺以及集成电路未来的发展前途。集成电路广泛应用于生活的各个领域,特别是超大规模集成电路应用之后,使我们的生活方式有了翻天覆地的变化。各种电器小型化智能化给我们生活带来了各种方便。所以对于电子专业了解集成电路的是发展及其制造非常有必要的。关键词集成电路半导体晶体管激光蚀刻 集成电路的前世今生 说起集成电路就必须要提到它的组成最小单位晶体管。1947 年在美国的贝尔实验室威廉·邵克雷、约翰·巴顿和沃特·布拉顿成功地制造出第一个晶体管。晶体管的出现使电子元件由原来的电子管慢慢地向晶体管转变,是电器小型化低功耗化成为了可能。20 世纪最初的10 年,通信系统已开始应用半导体材料。开始出现了由半导体材料进行检波的矿石收音机。1945 年贝尔实验室布拉顿、巴丁等人组成的半导体研究小组经过一系列的实验和观察,逐步认识到半导体中电流放大效应产生的原因。布拉顿发现,在锗片的底面接上电极,在另一面插上细针并通上电流,然后让另一根细针尽量靠近它,并通上微弱的电流,这样就会使原来的电流产生很大的变化。微弱电流少量的变化,会对另外的电流产生很大的影响,这就是“放大”作用。第一次在实验室实际验证的半导体的电流放大作用。不久之后他们制造出了能把音频信号放大100 倍的晶体管。晶体管最终被用到了集成电路上面。晶体管相对于电子管着它本身固有的优点: 1.构件没有消耗:无论多么优良的电子管,都将因阴极原子的变化和慢性漏气而逐渐老化。由于技术上的原因,晶体管制作之初也存在同样的问题。随着材料制作上的进步以及多方面的改善,晶体管的寿命一般比电子管长100 到1000 倍。2.消耗电能极少:耗电量仅为电子管的几十分之一。它不像电子管那样需要加热灯丝以产生自由电子。一台晶体管的收音机只要几节干电池就可以半年。 3.不需预热:一开机就工作。用晶体管做的收音机一开就响,晶体管电视机一开就很快出现画面。电子管设备就做不到这一点。4.结实可靠:比电子管可靠100 倍,耐冲击、耐振动,这都是电子管所无法比拟的。晶体管的体积只有电子管的十分之一到百分之一,放热很少,可用于设计小型、复杂、可靠的电路。晶体管的制造工艺虽然精密,但工序简便,有利于提高元器件的安装密度。光有了晶体管还是不够,因为要把晶体管集成到一片半导体硅片上才能便于把电路集成把电子产品小型化。那怎么把晶体管集成呢,这便是后来出现的集成芯片。采用一定的工艺,把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起,制作在一小块或几小块半导体晶片或介质基片上,然后封装在一个管壳内,成为具有所需电路功能的微型结构;其中所有元件在结构上已组成一个整体,使电子元件向着微小型化、低功耗和高可靠性化。集成电路经过30 多年的发展由开始的小规模集成电路到到大规模集成电路再到现在的超大规模乃至巨大规模的集成电路,集成电路有了飞跃式的发展集成度也越来越高,从微米级别到现在的纳米级别。模拟集成电路主要是指由电容、电阻、晶体管等组成的模拟电路集成在一起用来处理模拟信号的集成电路。有许多的模拟集成电路,如运算放大器、模拟乘法器、锁相环、电源管理芯片等。模拟集成电路的主要构成电路有:放大器、滤波器、反馈 电路、基准源电路、开关电容电路等。数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统。用来产生、放大和处理各种数字信号(指在时间上和幅度上离散取值的信号)。而集成电路的普及离不开因特尔公司。1968 年:罗伯特·诺

芯片制作工艺流程

芯片制作工艺流程 工艺流程 1) 表面清洗 晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 2) 初次氧化 有热氧化法生成SiO2 缓冲层,用来减小后续中Si3N4对晶圆的应力 氧化技术 干法氧化 Si(固) + O2 à SiO2(固) 湿法氧化 Si(固) +2H2O à SiO2(固) + 2H2 干法氧化通常用来形成,栅极二氧化硅膜,要求薄,界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时,膜厚与时间成正比。SiO2膜变厚时,膜厚与时间的平方根成正比。因而,要形成较厚的SiO2膜,需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时,因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应,Si 表面向深层移动,距离为SiO2膜厚的0.44倍。因此,不同厚度的SiO2膜,去除后的Si表面的深度也不同。SiO2膜为透明,通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm,如果预告知道是几次干涉,就能正确估计。对其他的透明薄膜,如知道其折射率,也可用公式计算出 (d SiO2) / (d ox) = (n ox) / (n SiO2)。SiO2膜很薄时,看不到干涉色,但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。 SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低,约为10E+10 -- 10E+11/cm –2 .e V -1 数量级。(100)面时,氧化膜中固定电荷较多,固定电荷密度的大小成为左右阈值的主要因素。 3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。 1 常压CVD (Normal Pressure CVD) NPCVD为最简单的CVD法,使用于各种领域中。其一般装置是由(1)输送反

集成电路产业现状及发展趋势

集成电路产业现状及发展趋势 付靖国家无线电监测中心监测中心 关键词:集成电路集成电路产业发展与现状 摘要:1958年美国德克萨斯仪器公司发明全球第一块集成电路后,随着硅平面技术的发展,20世纪60年代先后发明双极型和MOS型两种重要电路,创造了一个前所未有的具有极强渗透力和旺盛生命力的新兴产业——集成电路产业。 一、什么是集成电路产业 1、集成电路 集成电路是采用半导体制作工艺,在一块较小的单晶硅片上制作许多晶体管及电阻器、电容器等元器件,并按照多层布线或隧道布线的方法将元器件组合成完整的电子电路,通常用“IC”(Integrated Circuit)。 与集成电路相关的几个概念: 晶圆:多指单晶硅圆片,由普通硅沙拉制提炼而成,是最常用的半导体材料,按其直径分为4英寸、5英寸、6英寸、8英寸等规格,近来发展出12英寸甚至更大规格。晶圆越大,同一圆片上可生产的IC就多,可降低成本,但要求材料技术和生产技术更高。 光刻:IC生产的主要工艺手段,指用光技术在晶圆上刻蚀电

路。 前、后工序:IC制造过程中,晶圆光刻的工艺(即所谓流片),被称为前工序,这是IC制造的最要害技术;晶圆流片后,其切割、封装等工序被称为后工序。 线宽:4微米/1微米/0.6微米/0.35微米/90纳米等,是指IC 生产工艺可达到的最小导线宽度,是IC工艺先进水平的主要指标。线宽越小,集成度就高,在同一面积上就集成更多电路单元。 封装:指把硅片上的电路管脚,用导线接引到外部接头处,以便与其它器件连接。 2、集成电路产品分类 集成电路产品一般是以内含晶体管等电子组件的数量即集成度来分类,即分成:①小型集成电路(SSI),晶体管数10~100;②中型集成电路(MSI),晶体管数100~1000;③大规模集成电路(LSI),晶体管数1000~10,0000;④超大规模集成电路(VLSI),晶体管数10,0000以上。 3、集成电路产业链 一条完整的集成电路产业链除了包括设计、芯片制造和封装测试三个分支产业外,还包括集成电路设备制造、关键材料生产等相关支撑产业。如果按照集成电路产业链上下游产业划分,可简单的划分为集成电路设计业和制造业,其中制造业又衍生出代工业。目前美国仍是集成电路产品设计和

集成电路设计与集成系统专业完全解析

集成电路设计与集成系统专业 (本科、学制四年) Integrated Circuit Design & Integrated System 一、专业简介 集成电路设计和应用是多学科交叉高技术密集的学科,是现代电子信息科技的核心技术,是国家综合实力的重要标志。“集成电路设计和集成系统”是国家教育部2003年最新设立的本科专业之一。目前国内外对集成电路设计人才需求旺盛。本专业主要以培养高层次、应用型、复合型的芯片设计工程人才为目标,为计算机、通信、家电和其它电子信息领域培养既具有系统知识又具有集成电路设计基本知识,同时具有现代集成电路设计理念的新型研究人才和工程技术人员。 二、培养目标和培养范围 培养目标:本专业以集成电路设计能力为目标,培养掌握微电子和集成电路基本理论、现代集成电路设计专业基础知识和基本技能,掌握集成电路设计的EDA工具,熟悉电路、计算机、信号处理、通信等相关系统知识,能够满足集成电路设计领域及相关行业工作需求,从事集成电路设计和集成系统的研究、开发和应用。具有一定创新能力的适应现代化建设和当前急需的高级技术人才。 培养范围:本专业学生将具有以下方面的知识与能力: 1、扎实的数理基础和外语能力; 2、充实的社会科学知识,在文、史、哲、法、社会和政经等领域有一定的修养; 3、模拟、数字电路基本原理与设计的硬件应用能力; 4、信息系统的基本理论、原理与设计应用能力; 5、计算机和网络的基本原理及软硬件应用能力; 6、微电子及半导体器件基本理论知识; 7、集成电路基本理论与原理以及集成电路设计与制造基本知识; 8、集成电路设计、制造和EDA技术的基本知识与应用能力。 三、就业方向 集成电路以及电子整机设计及制造等领域从事科研、教学、科技开发、生产管理和行政管理等工作;继续深造攻

集成电路制造工艺原理

集成电路制造工艺原理 课程总体介绍: 1.课程性质及开课时间:本课程为电子科学与技术专业(微电子技术方向和光电子技术方向)的专业选修课。本课程是半导体集成电路、晶体管原理与设计和光集成电路等课程的前修课程。本课程开课时间暂定在第五学期。 2.参考教材:《半导体器件工艺原理》国防工业出版社 华中工学院、西北电讯工程学院合编《半导体器件工艺原理》(上、下册) 国防工业出版社成都电讯工程学院编著 《半导体器件工艺原理》上海科技出版社 《半导体器件制造工艺》上海科技出版社 《集成电路制造技术-原理与实践》 电子工业出版社 《超大规模集成电路技术基础》电子工业出版社 《超大规模集成电路工艺原理-硅和砷化镓》 电子工业出版社 3.目前实际教学学时数:课内课时54学时 4.教学内容简介:本课程主要介绍了以硅外延平面工艺为基础的,与微电子技术相关的器件(硅器件)、集成电路(硅集成电路)的制造工艺原理和技术;介绍了与光电子技术相关的器件(发光器件和激光器件)、集成电路(光集成电路)的制造工艺原理,主要介绍了最典型的化合物半导体砷化镓材料以及与光器件和光集成电路制造相关的工艺原理和技术。 5.教学课时安排:(按54学时) 课程介绍及绪论2学时第一章衬底材料及衬底制备6学时 第二章外延工艺8学时第三章氧化工艺7学时第四章掺杂工艺12学时第五章光刻工艺3学时第六章制版工艺3学时第七章隔离工艺3学时 第八章表面钝化工艺5学时 第九章表面内电极与互连3学时 第十章器件组装2学

课程教案: 课程介绍及序论(2学时) 内容: 课程介绍: 1 教学内容 1.1与微电子技术相关的器件、集成电路的制造工艺原理 1.2 与光电子技术相关的器件、集成电路的制造 1.3 参考教材 2教学课时安排 3学习要求 序论: 课程内容: 1半导体技术概况 1.1 半导体器件制造技术 1.1.1 半导体器件制造的工艺设计 1.1.2 工艺制造 1.1.3 工艺分析 1.1.4 质量控制 1.2 半导体器件制造的关键问题 1.2.1 工艺改革和新工艺的应用 1.2.2 环境条件改革和工艺条件优化 1.2.3 注重情报和产品结构的及时调整 1.2.4 工业化生产 2典型硅外延平面器件管芯制造工艺流程及讨论 2.1 常规npn外延平面管管芯制造工艺流程 2.2 典型pn隔离集成电路管芯制造工艺流程 2.3 两工艺流程的讨论 2.3.1 有关说明 2.3.2 两工艺流程的区别及原因 课程重点:介绍了与电子科学与技术中的两个专业方向(微电子技术方向和光电子技术方向)相关的制造业,指明该制造业是社会的基础工业、是现代化的基础工业,是国家远景规划中置于首位发展的工业。介绍了与微电子技术方向相关的分离器件(硅器件)、集成电路(硅集成电路)的制造工艺原理的内容,指明微电子技术从某种意义上是指大规模集成电路和超大规模集成电路的制造技术。由于集成电路的制造技术是由分离器件的制造技术发展起来的,则从制造工艺上看,两种工艺流程中绝大多数制造工艺是相通的,但集成电路制造技术中包含了分离器件制造所没有的特殊工艺。介绍了与光电子技术方向相关的分离器件、集成电路的制造工艺原理的内容。指明这些器件(发光器件和激光器件)和集成电路(光集成电路)多是由化合物半导体为基础材料的,最常用和最典型的是砷化镓材料,本课程简单介绍了砷化镓材料及其制造器件时相关的工艺技术与原理。在课程介绍中,指出了集成电路制造工艺原理的内容是随着半导体器件制造工艺技术发展而发展的、是随着电子行业对半导体器件性能不断提高的要求(小型化、微型化、集成化、以及高频特性、功率特性、放大特性的提高)而不断充实的。综观其发展历程,由四十年代末的合金工艺原理到五十年代初的合金

集成电路制造工艺概述

集成电路制造工艺概述

目录 集成电路制造工艺概述 (1) 一、集成电路制造工艺的概念 (1) 二、集成电路制造的发展历程 (1) 三、集成电路制造工艺的流程 (2) 1.晶圆制造 (2) 1.1晶体生长(Crystal Growth) (2) 1.2切片(Slicing) /边缘研磨(Edge Grinding)/抛光(Surface Polishing) (2) 1.3包裹(Wrapping)/运输(Shipping) (2) 2.沉积 (3) 2.1外延沉积 (Epitaxial Deposition) (3) 2、2化学气相沉积 (Chemical Vapor Deposition) (3) 2、3物理气相沉积 (Physical Vapor Deposition) (3) 3.光刻(Photolithography) (3) 4.刻蚀(Etching) (4) 5.离子注入 (Ion Implantation) (4) 6.热处理(Thermal Processing) (4) 7.化学机械研磨(CMP) (4) 8.晶圆检测(Wafer Metrology) (5) 9.晶圆检查Wafer Inspection (Particles) (5) 10.晶圆探针测试(Wafer Probe Test) (5) 11.封装(Assembly & Packaging) (6) 12.成品检测(Final Test) (6) 四、集成电路制造工艺的前景 (6) 五、小结 (6) 参考文献 (7)

集成电路制造工艺概述 电子信息学院电子3121班 摘要:集成电路对于我们工科学生来说并不陌生,我们与它打交道的机会数不胜数。计算机、电视机、手机、网站、取款机等等。集成电路在体积、重量、耗电、寿命、可靠性及电性能方面远远优于晶体管元件组成的电路,在当今这信息化的社会中集成电路已成为各行各业实现信息化、智能化的基础,目前为止已广泛应用于电子设备、仪器仪表及电视机、录像机等电子设备中。关键词:集成电路、制造工艺 一、集成电路制造工艺的概念 集成电路制造工艺是把电路所需要的晶体管、二极管、电阻器和电容器等元件用一定工艺方式制作在一小块硅片、玻璃或陶瓷衬底上,再用适当的工艺进行互连,然后封装在一个管壳内,使整个电路的体积大大缩小,引出线和焊接点的数目也大为减少。 二、集成电路制造的发展历程 早在1952年,英国的杜默(Geoffrey W. A. Dummer) 就提出集成电路的构想。1906年,第一个电子管诞生;1912年前后,电子管的制作日趋成熟引发了无线电技术的发展;1918年前后,逐步发现了半导体材料;1920年,发现半导体材料所具有的光敏特性;1932年前后,运用量子学说建立了能带理论研究半导体现象;1956年,硅台面晶体管问世;1960年12月,世界上第一块硅集成电路制造成功;1966年,美国贝尔实验室使用比较完善的硅外延平面工艺制造成第一块公认的大规模集成电路。1988年,16M DRAM问世,1平方厘米大小的硅片上集成有3500万个晶体管,标志着进入超大规模集成电路阶段的更高阶段。1997年,300MHz奔腾Ⅱ问世,采用0.25μm工艺,奔腾系列芯片的推出让计算机的发展如虎添翼,发展速度让人惊叹。2009年,intel酷睿i系列全新推出,创纪录采用了领先的32纳米工艺,并且下一代22纳米工艺正在研发。集成电路制作工艺的日益成熟和各集成电路厂商的不断竞争,使集成电路发挥了它更大的功能,更好的服务于社会。由此集成电路从产生到成熟大致经历了“电子管——晶

芯片制作工艺流程

工艺流程 1)表面清洗 晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 2)初次氧化 有热氧化法生成SiO2缓冲层,用来减小后续中Si3N4对晶圆的应力 氧化技术 干法氧化Si(固)+O2àSiO2(固) 湿法氧化Si(固)+2H2OàSiO2(固)+2H2 干法氧化通常用来形成,栅极二氧化硅膜,要求薄,界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时,膜厚与时间成正比。SiO2膜变厚时,膜厚与时间的平方根成正比。因而,要形成较厚的SiO2膜,需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时,因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应,Si表面向深层移动,距离为SiO2膜厚的0.44倍。因此,不同厚度的SiO2膜,去除后的Si表面的深度也不同。SiO2膜为透明,通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm,如果预告知道是几次干涉,就能正确估计。对其他的透明薄膜,如知道其折射率,也可用公式计算出 (d SiO2)/(d ox)=(n ox)/(n SiO2)。SiO2膜很薄时,看不到干涉色,但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。 SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低,约为10E+10--10E+11/cm–2.e V-1数量级。(100)面时,氧化膜中固定电荷较多,固定电荷密度的大小成为左右阈值的主要因素。 3)CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。 1常压CVD(Normal Pressure CVD) NPCVD为最简单的CVD法,使用于各种领域中。其一般装置是由(1)输送反应气体至反应炉的载气体精密装置;(2)使反应气体原料气化的反应气体气化室;(3)反应炉;(4)反应后的气体回收装置等所构成。其中中心部分为反应炉,炉的形式可分为四个种类,这些装置中重点为如何将反应气体均匀送入,故需在反应气体的流动与基板位置上用心改进。当为水平时,则基板倾斜;当为纵型时,着反应气体由中心吹出,且使基板夹具回转。而汽缸型亦可同时收容多数基板且使夹具旋转。为扩散炉型时,在基板的上游加有混和气体使成乱流的

相关文档
最新文档