latch-up版图

主讲:黄炜炜

Latch-up CH8

Latch-up CH8

版图经验总结

1查看捕捉点设置是否正确.08工艺为0.1,06工艺为0.05,05工艺为0.025. 2Cell名称不能以数字开头.否则无法做DRACULA检查. 3布局前考虑好出PIN的方向和位置 4布局前分析电路,完成同一功能的MOS管画在一起 5对两层金属走向预先订好。一个图中栅的走向尽量一致,不要有横有竖。 6对pin分类,vdd,vddx注意不要混淆,不同电位(衬底接不同电压)的n井分开.混合信号的电路尤其注意这点. 7在正确的路径下(一般是进到~/opus)打开icfb. 8更改cell时查看路径,一定要在正确的library下更改,以防copy过来的cell 是在其他的library下,被改错. 9将不同电位的N井找出来. 10更改原理图后一定记得check and save 11完成每个cell后要归原点 12 DEVICE的个数是否和原理图一至(有并联的管子时注意);各DEVICE的尺寸是否和原理图一至。 一般在拿到原理图之后,会对布局有大概的规划,先画DEVICE,(DIVECE之间不必用最小间距,根据经验考虑连线空间留出空隙)再连线。画DEVICE后从EXTRACTED中看参数检验对错。对每个device器件的各端从什么方向,什么位置与其他物体连线必须先有考虑(与经验及floorplan的水平有关).13如果一个cell 调用其它cell,被调用的cell的vssx,vddx,vssb,vddb如果没有和外层cell连起来,要打上PIN,否则通不过diva检查.尽量在布局低层cell时就连起来。 14尽量用最上层金属接出PIN。 15接出去的线拉到cell边缘,布局时记得留出走线空间.

软件测试体系建设

软件测试体系建设 1、概述 体系的建设可以从软件测试的管理体系和技术体系两方面上进行作手,从团队组织、环境建设、标准制定、人员培养、、流程等方面进行建设。公司里有一个规范的软件测试体系,能有效提高软件质量和软件过程能力,能极大提高员工工作效率和降低员工工作强度。 2、测试团队组织 软件测试团队的组织根据公司规模,可以是一个部门也可以是一个测试组,其主要职责是负责整个公司软件项目的测试工作,团队内设一名负责人,负责测试人员的组织和管理工作。测试团队对测试工具,文档等进行管理,团队中设试人员若干名,每个测试人员有自己的发展和研究方向,有的发展方向是基于需求的测试,有的是基于安全的测试,有的是基于接口的测试,有的基于界面的测试等等,各测试人员必须精通自己测试发展方向,并要求熟悉人的测试技术。 3、环境建设 硬件环境 在环境建设上,主要从软硬件环境两方面着手。在硬件方面,保证了每个工作人员有自己的PC 机,PC机硬件配置能保证软件,测试工具,管理工具等安装运行的最低要求。 软件环境 在基于PC 机上的环境,根据项目软件对运行环境的需求,保证测试人员有单独的测试PC 机环境,如等,服务器环境等。 同时,测试相关文档的管理(如需求分析,测试计划,CHECKLIST,,测试报告,分析报告等)是一个复杂和繁琐的工作,通过测试管理系统对计划、用例、过程、缺陷、过程等文档进行有效的管理。对于测试团队来说,利用测试工具可以大幅提高测试质量,根据公司产品特点和经济条件,可以使用免费工具和自己书写自动化工具,如对于代码审查和或以通过开发平台或用一些常用的测试工具如C++ TEST进行测试;对于回归测试、压力测试通常使用自己书写的工具或一些免费的测试工具进行测试,对于比较复杂环境的或利用一些收费测试软件测试如LR或外包给专门的测试公司来做,以便减少测试成本和保证测试质量。

latch-up描述

Latch up:即闩锁效应,又称自锁效应、闸流效应,它是由寄生晶体管引起的,属于CMOS电路的缺点。通常在电路设计和工艺制作中加以防止和限制。该效应会在低电压下导致大电流,这不仅能造成电路功能的混乱,而且还会使电源和地线间短路,引起芯片的永久性损坏。防止:在集成电路工艺中采用足够多的衬底接触。 Latch up 的定义 Latch up 最易产生在易受外部干扰的I/O电路处, 也偶尔 发生在内部电路 Latch up 是指cmos晶片中, 在电源power VDD和地线 GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互 影响而产生的一低阻抗通路, 它的存在会使VDD和 GND之间产生大电流 随着IC制造工艺的发展, 封装密度和集成度越来越高, 产生Latch up的可能性会越来越大 Latch up 产生的过度电流量可能会使芯片产生永久性的 破坏, Latch up 的防范是IC Layout 的最重要措施之一 Latch up 的原理图分析 Latch up 的原理分析Q1为一垂直式PNP BJT, 基极(base)是nwell, 基极到集电极(collector)的增益可达数百倍;Q2是一侧面式的 NPN BJT,基极为P substrate,到集电极的增益可达数 十倍;Rwell是nwell的寄生电阻;Rsub是substrate电 阻。 以上四元件构成可控硅(SCR)电路,当无外界干 扰未引起触发时,两个BJT处于截止状态,集电极电流 是C-B的反向漏电流构成,电流增益非常小,此时 Latch up不会产生。当其中一个BJT的集电极电流受外 部干扰突然增加到一定值时,会反馈至另一个BJT,从 而使两个BJT因触发而导通,VDD至GND(VSS)间 形成低抗通路,Latch up由此而产生。 CMOS电路中的寄生双极型晶体管部分出现闩锁,必须满足以下几个条件:(1) 电路要能进行开关转换,其相关的PNPN结构的回路增益必须大于1 即βnpn*βpnp >1,在最近的研究中,把闩锁产生的条件用寄生双极晶体管的有效注入效率和小信号电流增益来表达。即 (2) 必须存在一种偏置条件,使两只双极型晶体管导通的时间足够长,以使通过阻塞结的电流能达到定义的开关转换电流的水平。一般来说,双极管的导通都是由流过一个或两个发射极/基极旁路电阻的外部激发电流所引起的。(3) 偏置电源和有关的电路,必须能够提供至少等于PNPN结构脱离阻塞态所需开关转换电流和必须能提供至少等于使其达到闩锁态的保持电流。 闩锁的触发方式: (1) 输入或输出节点的上冲或下冲的触发,使第一个双极型晶体管导通,然后再使第二个双极型晶体管导通。当流入寄生PNPN结构的总电流达到开关转换电流时,闩锁就发生。 (2) 当流过阱-衬底结的雪崩电流,光电流及位移电流,,同时通过两个旁路

Layout(集成电路版图)注意事项及技巧总结

Layout主要工作注意事项 ●画之前的准备工作 ●与电路设计者的沟通 ●Layout 的金属线尤其是电源线、地线 ●保护环 ●衬底噪声 ●管子的匹配精度 一、l ayout 之前的准备工作 1、先估算芯片面积 先分别计算各个电路模块的面积,然后再加上模块之间走线以及端口引出等的面积,即得到芯片总的面积。 2、Top-Down 设计流程 先根据电路规模对版图进行整体布局,整体布局包括:主要单元的大小形状以及位置安排;电源和地线的布局;输入输出引脚的放置等;统计整个芯片的引脚个数,包括测试点也要确定好,严格确定每个模块的引脚属性,位置。 3、模块的方向应该与信号的流向一致 每个模块一定按照确定好的引脚位置引出之间的连线 4、保证主信号通道简单流畅,连线尽量短,少拐弯等。 5、不同模块的电源,地线分开,以防干扰,电源线的寄生电阻尽可能较小,避免各模块的 电源电压不一致。 6、尽可能把电容电阻和大管子放在侧旁,利于提高电路的抗干扰能力。 二、与电路设计者的沟通

搞清楚电路的结构和工作原理明确电路设计中对版图有特殊要求的地方 包含内容:(1)确保金属线的宽度和引线孔的数目能够满足要求(各通路在典型情况和最坏情况的大小)尤其是电源线盒地线。 (2)差分对管,有源负载,电流镜,电容阵列等要求匹配良好的子模块。 (3)电路中MOS管,电阻电容对精度的要求。 (4)易受干扰的电压传输线,高频信号传输线。 三、layout 的金属线尤其是电源线,地线 1、根据电路在最坏情况下的电流值来确定金属线的宽度以及接触孔的排列方式和数目,以避免电迁移。 电迁移效应:是指当传输电流过大时,电子碰撞金属原子,导致原子移位而使金属断线。在接触孔周围,电流比较集中,电迁移更容易产生。 2、避免天线效应 长金属(面积较大的金属)在刻蚀的时候,会吸引大量的电荷,这时如果该金属与管子栅相连,可能会在栅极形成高压,影响栅养化层质量,降低电路的可靠性和寿命。 解决方案:(1)插一个金属跳线来消除(在低层金属上的天线效应可以通过在顶层金属层插入短的跳线来消除)。 (2)把低层金属导线连接到扩散区来避免损害。 3、芯片金属线存在寄生电阻和寄生电容效应 寄生电阻会使电压产生漂移,导致额外的噪声的产生 寄生电容耦合会使信号之间互相干扰 关于寄生电阻: (1)镜像电流镜内部的晶体管在版图上放在一起,然后通过连线引到各个需要供电的版图。

特征描述算子评测

Feature descriptor comparison report Sharing my research work of behavior of several types of feature descriptors. This article is an update of old "Comparison of feature descriptors" post. I've added a brand new ORB feature descriptor to the test suite, also SIFT descriptor included as well. And a new version of LAZY descriptor present in this test too. For this test i have written special test framework, which allows me to easily add the new kind of descriptors and test cases and generate report data in CSV-like format. Than i upload it in Google docs and create this awesome charts. Five quality and one performance test was done for each kind of descriptor. o Rotation test - this test shows how the feature descriptor depends on feature orientation. o Scaling test - this test shows how the feature descriptor depends on feature size. o Blur test - this test shows how the feature descriptor is robust against blur. o Lighting test - this test shows how the feature descriptor is robust against lighting. o Pattern detection test - this test performs detection of planar平面object (image) on the real video. In contrast to the synthetic综合tests, this test gives a real picture of the overall stability of the particular descriptor. o Performance test is a measurement of description extraction time. All quality tests works in similar way. Using a given source image we generate a synthetic test data: transformed images corresponding feature points. The transformation algorithm depends on the particular test. For the rotation test case, it's the rotation of the source image around it's center for 360 degrees, for scaling - it's resizing of image from 0.25X to 2x size of original. Blur test uses gaussian blur with several steps and the lighting test changes the overall picture brightness. The pattern detection test deserves a special attention. This test is done on very complex and noisy video sequence. So it's challenging task for any feature descriptor algorithm to demonstrate a good results in this test. The metric for all quality tests is the percent of correct matches between the source image and the transformed one. Since we use planar object, we can easily select the inliers from all matches using the homography estimation. I use OpenCV's function cvFindHomography for this. This metric gives very good and stable results. I do no outlier detection of matches before homography estimation because this will affect the results in unexpected way. The matching of descriptors is done via brute-force matching from the OpenCV.

PCB图布线的经验总结

PCB图布线的经验总结 1.组件布置 组件布置合理是设计出优质的PCB图的基本前提。关于组件布置的要求主要有安装、受力、受热、信号、美观六方面的要求。 1.1.安装 指在具体的应用场合下,为了将电路板顺利安装进机箱、外壳、插槽,不致发生空间干涉、短路等事故,并使指定接插件处于机箱或外壳上的指定位置而提出的一系列基本要求。这里不再赘述。 1.2.受力 电路板应能承受安装和工作中所受的各种外力和震动。为此电路板应具有合理的形状,板上的各种孔(螺钉孔、异型孔)的位置要合理安排。一般孔与板边距离至少要大于孔的直径。同时还要注意异型孔造成的板的最薄弱截面也应具有足够的抗弯强度。板上直接"伸"出设备外壳的接插件尤其要合理固定,保证长期使用的可靠性。 1.3.受热 对于大功率的、发热严重的器件,除保证散热条件外,还要注意放置在适当的位置。尤其在精密的模拟系统中,要格外注意这些器件产生的温度场对脆弱的前级放大电路的不利影响。一般功率非常大的部分应单独做成一个模块,并与信号处理电路间采取一定的热隔离措施。 1.4.信号 信号的干扰PCB版图设计中所要考虑的最重要的因素。几个最基本的方面是:弱信号电路与强信号电路分开甚至隔离;交流部分与直流部分分开;高频部分与低频部分分开;注意信号线的走向;地线的布置;适当的屏蔽、滤波等措施。这些都是大量的论着反复强调过的,这里不再重复。 1.5.美观 不仅要考虑组件放置的整齐有序,更要考虑走线的优美流畅。由于一般外行人有时更强调前者,以此来片面评价电路设计的优劣,为了产品的形象,在性能要求不苛刻时要优先考虑前者。但是,在高性能的场合,如果不得不采用双面板,而且电路板也封装在里面,平时看不见,就应该优先强调走线的美观。下一小节将会具体讨论布线的"美学"。 2.布线原则 下面详细介绍一些文献中不常见的抗干扰措施。考虑到实际应用中,尤其是产品试制中,仍大量采用双面板,以下内容主要针对双面板。 2.1.布线"美学" 转弯时要避免直角,尽量用斜线或圆弧过渡。 走线要整齐有序,分门别类集中排列,不仅可以避免不同性质信号的相互干扰,也便于检查和修改。对于数字系统,同一阵营的信号线(如数据线、地址线)之间不必担心干扰的问题,但类似读、写、时钟这样的控制性信号,就应该独来独往,最好用地线保护起来。 大面积铺地(下面会进一步论述)时,地线(其实应该是地"面")与信号线

人才测评体系说明

人才测评体系说明 随着管理学、心理学的不断发展,人力资源管理应运而生,人才测评是其中的重要组成部分,已得到国内外很多大型企业的认可。 以下是对本套测评体系相关事项的说明。 一、人才测评体系的设计程序、结构与内容如下: 1、根据企业与学界现有管理知识与经验,收集通用胜任素质要素,进行适当整理与选择; 2、以问卷调查(问卷的填写样本见附件)为主,结合行为事件访谈法,汇集公司员工认可的胜任素质要素和行为,通过分析,整理成本公司的岗位胜任素质模型(包括通用类胜任素质模型和岗位胜任素质模型;目前公司划分的岗位类有:管理、工程技术、职能、文职、营销/投资、物业、酒店/会所); 3、选择测评体系的方法。方法主要有四种,即智商测验、心理测验、知识测验、评价中心。每种测验方法的测评重点和角度都不同,在应用中根据实际需要进行选 评价中心技术0.74 智商测验0.53 同事评价0.49 以往工作绩效评价0.49 专业知识测验0.48 个人简历0.37 背景调查0.26 面试0.14 学术成果0.11 受教育程度0.10 性格、兴趣0.10 上表可作为选择人才测评方法的参考。

4、以胜任素质要素为线,把每种测评方法与手段汇集起来。即,把测评某项素质要素的方法与手段都汇集在一起; 5、以岗位任职要求为线,把测评某岗位胜任素质的方法与手段都汇集起来。即,编制出测评某岗位应聘者的整套流程与工具。 人才测评体系结构如下图: 整个结构中,胜任素质模型是最关键的,因为下面的测评方法、岗位测评都是围绕胜任素质展开的。 二、胜任素质模型结构与内容说明: 1、胜任素质模型包括四部分,即1、素质要素, 2、素质要素定义, 3、要素的等级描述(一般为4级), 4、各等级的行为描述(不同岗位的工作内容不一样,所以行为描述都不一样)。 如下图所示:

LATCHUP测试分析

LATCH UP 测试 LATCH UP 测试。但是,以前我没做过类似的工作,因为以前的公司的芯片LATCH UP测试都是找宜硕这样的公司进行测试。LATCH UP测试主要分为VSUPPLY OVER VOLTAGE TEST ,I TEST。I test又分为PIT(POSITIVE I TEST)和NIT(NEGATIVE I TEST)。不过我们公司还增加了PVT(positive voltage test)和NVT(negative voltage test)。在JESD78D 规范(这个可以从JEDEC 网站上下到)上提到latch up 的测试流程。首先待测试的IC 需要经过ATE测试,保证功能是正常的。然后首先进行I-TEST,如果I-TEST FAIL,那这颗芯片就没PASS,如果通过了I-TEST,然后再进行OVER VOLTAGE TEST; 如果此时IC FAIL,那么这颗芯片就没有通过LATCH UP TEST, 这些通过I-TEST 和OVER VOLTAGE TEST的芯片还要再进行ATE测试来确认芯片的功能是否正常。但是好多公司最后的ATE测试都省了。VSUPPLY OVER VOLTAGE TEST,主要是对芯片的电源引脚进行过压测试,如果芯片有多个电源引脚,每个电源引脚都要进行测试。测试条件:一般是对电压引脚进行一个 1.5X MAX VSUPPLY的TRIGGER 测试,1)其他引脚接LOGIC HIGH, 2)其他引脚接LOGIC LOW。这两种情况都要进行测试。 PIT 测试是对除电源和地外的其他I/O引脚进行测试。电源接VCC,1)所有引脚接LOGIC HIGH, 然后给待测试引脚来一个POSITIVE TRIGGER CURRENT PULSE。2)所有引脚接LOGIC LOW,然后给待测试引脚来一个POSITIVE TRIGGER CURRENT PULSE。 NIT 测试是对除电源和地外的其他I/O引脚进行测试。电源接VCC,1)所有引脚接LOGIC HIGH, 然后给待测试引脚来一个Negative TRIGGER CURRENT PULSE。2)所有引脚接LOGIC LOW,然后给待测试引脚来一个Negative TRIGGER CURRENT PULSE。 LATCH UP 失效判定标准: 如果INOM<=25mA, 经过LATCH UP 测试之后,发现电流>INOM+10,则该芯片没有PASS LATCH

房地产楼盘交房总工作总结

房地产楼盘交房总工作总结 ****小区三期***组团交房工作总结 20xx年11月18日,重庆****项目***组团人潮涌动、花团锦族!喜庆浓重的交房活动正在这里温情上演!今年,在公司领导的精心部署、公司各部的鼎力配合下,交用工作以“抓基础、重细节、强规范、谋创新”为中心,深化落实、扎实开展,历时三天的集中交用,重庆公司再次取得了年度不斐的交用业绩,本次交用总户数467户,本次实际交用户数户,交用率%;客户实际接房签到户,交房成功率达到%。圆满完成了三期房屋的交付工作。 本次交用创下了重庆市交房新高;交房第一天成功交用达114户,是重庆公司交用以来最好最多的一天;交房筹备组织、现场交付秩序、客户满意指数及交用成功指标突破了重庆地产行业记录;热烈温馨的交用活动直接促进了销售案场的快速成交,经统计,交房期间现场即时签约付款并接房的户、按揭转一次性付款的户,活动的成功举办强力刺激了客户的消费热情,切实助推了销售的业绩攀升! 一、*******组团交房总体情况 ****三期工程由7幢高层住宅组成,是继一二期产品交用之后****项目组织的第三次集中交用,公司在筹备组织、人员培训、现场策划等方面充分吸取了前期经验,做到了工

期控制良好、整改落实到位、物业服务全面、活动别出新意。 20xx年7月初,公司成立了跨部门的交房专题领导小组,领导班子亲自担任活动总指挥及副指挥、活动小组组长及副组长。活动工作小组成员由各部门抽调组成,汇聚了重庆公司各业务口的相关中层管理干部及骨干员工,战略上高度重视,细节上严格把关,为了本次产品的顺利交付,交房小组多次召开交房专题会议,深化落实交用预演培训,全面把控交房现场布置,紧密落实交房氛围营造,强化交房队伍在操作流程、接待礼仪、业务能力、劳动纪律等方面的建设,推行“一房一验”工作小组,突出交房“一站式”服务,确保了为期三天的房屋交付工作平稳安顺、有条不紊,取得了较好的交用成绩。 二、紧密围绕交房统筹部署,着力落实交用具体工作。 交房活动的圆满顺利离不开深入细致的统筹安排和着实有效的执行力度,为此,交用团队精心组织,全盘谋划,从组织效能、交前预验、整改核查到流程优化、现场氛围等方面层层把关、逐一完善,有力促进了业主验房一次性通过的顺利进行: (一)深化落实交房前期工作,切实降低房屋交付风险,全面提高物业交付效率。 1、组织领导:今年7月份开始,组织成立了以公司领导为首的交房领导小组,细化条块工作,强化责任落实,小

图像局部特征描述子研究分析(未完-待续)

研究背景 在日常生活中,我们主要依赖于视觉来感知外界的信息,比起听觉,视觉能给我们更加丰富的描述。人们一直想通过计算机视觉来描述视觉信息中有意义和有用的东西。首先,我们必须回答什么类型的信息是我们想要的?如何提取这样的特征信息?有人定义视觉为发现图像是什么和在哪里的过程,这强调了视觉是一个信息处理任务[]。而如何构建一个视觉系统来进行这样的信息处理任务是很多学者研究的问题之一。其中,达成统一共识是利用不同的特征层来构建这一个视觉模型系统,最简单的三层体系结构为低层、中层、高层。而本文基于最基本的图像描述方法——尺度的概念,利用尺度空间表示法来分析最低层图像数据。尺度空间方法是一种尺度参数连续、不同尺度空间下采样保持一致性的视觉多尺度分析。 视觉多尺度分析是一种新的视觉信息处理方法,其基本思想是:当我们用眼睛观察物体且物体和观察者之间的距离(将距离视为尺度参数)不断变化时,视网膜将感知到不断变化的图像信息,分析和综合这些不同尺度下的视觉信息以获得被观察物体的本质特征,这种视觉分析方法即称为视觉多尺度分析。 尺度空间方法的基本思想是:在视觉信息(图像信息)处理模型中引入一个被视为尺度的参数,通过连续变化尺度参数获得不同尺度下的视觉处理信息,然后综合这些信息以深入地挖掘图像的本质特征。尺度空间方法将传统的单尺度视觉信息处理技术纳入尺度不断变化的动态分析框架中,因此更容易获得图像的本质特征。 为什么要研究尺度空间?可以从以下几个通俗的描述来说明: 1)现实世界的物体由不同尺度的结构所组成; 2)在人的视觉中,对物体观察的尺度不同,物体的呈现方式也不同; 3)对计算机视觉而言,无法预知某种尺度的物体结构是有意义的,因此有必要将所有尺度的结构表示出来; 4)从测量的角度来说,对物体的测量数据必然是依赖于某个尺度的,例如温度曲线的采集,不可能是无限的,而是在一定温度范围进行量化采集。温度范围即是选择的尺度; 5)采用尺度空间理论对物体建模,即将尺度的概念融合入物理模型之中。 尺度空间数学定义表示如下: 设多尺度分析的初始图像为0()u x (x , 为图像区域),(,)u x t 为多尺度分析用于图像所获得的在尺度(0)t t 时的图像,称0:()(,)t T u x u x t 为尺度空间算子,尺度空间算子族 0t t T 为尺度空间,并称为0:()(,)t h T u x t u x t h 尺度由t 变化到t h 的尺度空间算子。 依据尺度空间公理,尺度空间算子应满足如下定义的视觉不变性: 定义2 设t T 为尺度空间算子,称t T 具有

版图LAYOUT布局经验总结94条

layout布局经验总结 布局前的准备: 1 查看捕捉点设置是否正确.08工艺为0.1,06工艺为0.05,05工艺为0.025. 2 Cell名称不能以数字开头.否则无法做DRACULA检查. 3 布局前考虑好出PIN的方向和位置 4 布局前分析电路,完成同一功能的MOS管画在一起 5 对两层金属走向预先订好。一个图中栅的走向尽量一致,不要有横有竖。 6 对pin分类,vdd,vddx注意不要混淆,不同电位(衬底接不同电压)的n井分开.混合信号的电路尤其注意这点. 7 在正确的路径下(一般是进到~/opus)打开icfb. 8 更改cell时查看路径,一定要在正确的library下更改,以防copy过来的cell是在其他的library下,被改错. 9 将不同电位的N井找出来. 布局时注意: 10 更改原理图后一定记得check and save 11 完成每个cell后要归原点 12 DEVICE的个数是否和原理图一至(有并联的管子时注意);各DEVICE的尺寸是否和原理图一至。一般在拿到原理图之后,会对布局有大概的规划,先画DEVICE,(DIVECE 之间不必用最小间距,根据经验考虑连线空间留出空隙)再连线。画DEVICE后从EXTRACTED中看参数检验对错。对每个device器件的各端从什么方向,什么位置与其他物体连线必须先有考虑(与经验及floorplan的水平有关). 13 如果一个cell调用其它cell,被调用的cell的vssx,vddx,vssb,vddb如果没有和外层cell连起来,要打上PIN,否则通不过diva检查.尽量在布局低层cell时就连起来。 14 尽量用最上层金属接出PIN。 15 接出去的线拉到cell边缘,布局时记得留出走线空间. 16 金属连线不宜过长; 17 电容一般最后画,在空档处拼凑。 18 小尺寸的mos管孔可以少打一点. 19 LABEL标识元件时不要用y0层,mapfile不认。 20 管子的沟道上尽量不要走线;M2的影响比M1小. 21 电容上下级板的电压注意要均匀分布;电容的长宽不宜相差过大。可以多个电阻并联. 22 多晶硅栅不能两端都打孔连接金属。 23 栅上的孔最好打在栅的中间位置. 24 U形的mos管用整片方形的栅覆盖diff层,不要用layer generation的方法生成U形栅. 25 一般打孔最少打两个 26 Contact面积允许的情况下,能打越多越好,尤其是input/output部分,因为电流较大.但如果contact阻值远大于diffusion则不适用.传导线越宽越好,因为可以减少电阻值,但也增加了电容值. 27 薄氧化层是否有对应的植入层 28 金属连接孔可以嵌在diffusion的孔中间.

房地产工作心得与收获范文五篇

房地产工作心得与收获范文五篇 所谓心得就是工作或学习中的体验和领悟到的东西,亦可以称作心得体会。下面小编给大家整理的房地产工作心得与收获范文五篇,希望大家喜欢! 房地产工作心得与收获范文1 两年的房地产销售经历让我体会到不一样的人生,特别是在万科的案场,严格、严谨的管理下的洗礼也造就了我稳重踏实的工作作风。回首过去一步步的脚印,我总结的销售心得有以下几点: 1、“坚持到底就是胜利” 坚持不懈,不轻易放弃就能一步步走向成功,虽然不知道几时能成功,但能肯定的是我们正离目标越来越近。有了顽强的精神,于是事半功倍。持续的工作,难免会令人疲倦,放松一下是人之常情,在最困难的时候,再坚持一下也就过去了;同样在销售中客人提出各种各样的异议,放弃对客户解释的机会,客户就流失了;而再坚持一下、说服一下也就成交了。往往希望就在于多打一个电话,多一次沟通。同时坚持不懈的学习房地产专业相关知识,让自己过硬的专业素养从心地打动客户。 2、学会聆听,把握时机。 我认为一个好的销售人员应该是个好听众,通过聆听来了解客户的各方面信息,不能以貌取人,不应当轻易以自己的经验来判断客户“一看客户感觉这客户不会买房”“这客户太刁,没诚意”,导致一些客户流失,应该通过客户的言行举止来判断他们潜在的想法,从而掌握客户真实信息,把握买房者的心理,在适当时机,一针见血的,点中要害,直至成交。 3、对工作保持长久的热情和积极性。 辛勤的工作造就优秀的员工,我深信着这一点。因此自从我进入易居公司的那一刻起,我就一直保持着认真的工作态度和积极向上的进取心,无论做任何细小的事情都努力做到,推销自己的产品首先必须要先充分的熟悉自己的产品,喜爱自己的产品,保持热情,热诚的对待客户;脚踏实地的跟进客户,使不可能变成可能、使可能变成现实,点点滴滴的积累造就了我优秀的业绩。同时维护好所积累的老客户的关系,他们都对我认真的工作和热情的态度都抱以充分的肯定,又为我带来了更多的潜在客户,致使我的工作成绩能更上

forstner算子提取特征点

Forstner算子提取特征点(原创) ;------------------------------ ;Forstner算子 ;; image:输入原始图像 ; vwsize:窗口宽度 ; ithresh:初选差分阈值 ; qthresh:兴趣值阈值 function Forstner,image,vwsize=vwsize,ithresh=ithresh,Tq=Tq IF N_Elements(vwsize) eq 0 THEN vwsize=5 IF N_Elements(ithresh) eq 0 THEN ithresh=50 IF N_Elements(Tq) eq 0 THEN Tq=0.5 image=float(image) imgSize = Size(image, /Dimensions) xsize=imgSize[0] ysize=imgSize[1] ;灰度的协方差矩阵 result=fltarr(xsize,ysize) ;第一步:利用差分算子提取初选点

for i=1,xsize-2 do begin for j=1,ysize-2 do begin dg1=abs(image[i,j]-image[i+1,j]) dg2=abs(image[i,j]-image[i,j+1]) dg3=abs(image[i,j]-image[i-1,j]) dg4=abs(image[i,j]-image[i,j-1]) dg=[dg1,dg2,dg3,dg4] temp=dg[sort(dg)] if temp[2] gt ithresh then begin result[i,j]=255 endif else begin result[i,j]=0 endelse endfor endfor ;第二步:在以初选点为中心的3*3的窗口中计算协方差矩阵与圆度 ;此处可用where提高循环效率 ;权重矩阵 wMatrix=fltarr(xsize,ysize) for i=1,xsize-2 do begin for j=1,ysize-2 do begin ;是初选点 if result[i,j] eq 255 then begin gu2=0.0 & gv2=0.0 & guv=0.0 for ii=-1,1 do begin for jj=-1,1 do begin gu2=gu2+(image[i+1,j+1]-image[i,j])^2 gv2=gv2+(image[i,j+1]-image[i+1,j])^2 guv=guv+(image[i+1,j+1]-image[i,j])*(image[i,j+1]-image[i+1,j]) endfor endfor DetN=gu2*gv2-guv trN=gu2+gv2 q=4*DetN/(trN*trN) ;第三步:设定阈值Tq,若满足则计算权值 if q gt Tq then wMatrix[i,j]=DetN/trN endif

版图要点

匹配性设计: 作者通过查阅参考资料及版图经验,总结出以下几个匹配原则: 1.匹配器件相互靠近放置:两个器件相互放置越近,其匹配度就越高; 2.保持器件的方向一致:在工艺中,不同的方向多晶桂刻烛的速度及精度都是不一样的,因此需要保持多晶娃的方向一致; 3.选择一个中间值作为根部件:当几个器件需要匹配时,选择一个中间值的根部件可以快速有效进行串联或者并联; 4.采用指状交叉方式排列:任何器件甚至金属连线,只要两个以上就可以采用类似ABABAB交叉排列; 5.采用共质心版图:差分输入对通常采用共质心版图; 6.使用虚拟器件(Dummy):在工艺中,扩散的相互作用与多晶桂的刻烛速率变化都是无法避免的,增加Drnnmy的目的是给需要匹配的器件提供相同的工艺环境以保证扩散及刻烛的一致性,通常,Dummy都自身短接,或高电位或地电位; 7.版图每个部分都要匹配:例如:连线匹配,通孔匹配甚至寄生参数匹配等。 总体版图设计技术: 1.根据电路芯片封装引脚的排布确定各Pad布局从而确定各个子电路模块的位置; 2.相关联的模块要尽可能的放置在一起,各个模块之间一定要留够距离,方便输入及输出信号的连接走线; 3.模块输入信号与输出信号的方位一致,一般规定:输入信号在模块左侧,输出信号在模块右侧; 3.噪声模块和敏感模块要尽可能的远离 4.在不影响版图面积前提下,电源线和地线尽可能的宽,一般情况下,宽度10um为宜; 5.采用隔离环Guard Ring,隔离噪声影响; 6.模拟电路的金属连线需要倒角,而数字电路不需要倒角,一般是45°角; 7.同一层金属走线方向要保持一致,例如:金属1横方向,金属2竖方向; 8.整体电路版图拼成一个长条型,最好具有一定的对称型。

闩锁效应latch up

闩锁效应(latch up) 闩锁效应(latch up)是CMOS必须注意的现象,latch我认为解释为回路更合适,大家以后看到latch up就联想到在NMOS与PMOS里面的回路,其实你就懂了一半了. 为什么它这么重要?因为它会导致整个芯片的失效,所以latch up是QUAL测试的一种,并且与ESD(静电防护)紧密相关。 第一部分 latch up的原理 我用一句最简单的话来概括,大家只要记住这句话就行了:latch-up是PNPN的连接,本质是两个寄生双载子transisitor的连接,每一个transistor的基极(base)与集极(collector)相连,也可以反过来说,每一个transistor的集极(collector)与另一个transistor的基极(base)相连,形成positive feedback loop(正回馈回路), 下面我分别解释。 我们先复习什么是npn,如图1,在n端加正偏压,np之间的势垒就会降低,n端电子为主要载流子,于是电子就很开心地跑到p,其中有一部分电子跑得太开心了,中间的p又不够厚,于是就到pn的交界处,这时右边的n端是逆偏压,于是就很容易就过去了。所以,左边的n为射极(emmiter,发射电子),中间P为基极(base),右边n为集极(collector,收集电子嘛)

理解了npn,那么pnp就好办,如图2。 图2清楚的表示了latch up的回路。左边是npn,右边是pnp, 图3是电路示意图。 大家可以看出,P-sub既是npn的基极,又是pnp的集极;n-well既是既是pnp的基极,又是npn的集极,所以说,每一个transistor的集极(collector)与另一个transistor的基极(base)相连。 那么电流怎么走呢?

交房经验总结

交房经验总结 在政府调控下,房地产形势有所变化,刚需客户逐渐增多,他们更加关注产品质量,维权意识更强,交房过程中拒绝收房,甚至引发群闹事件屡见不鲜。为了提高交付产品质量,规避交房风险,我们对集团已交付项目进行了调研,在各城市公司同事的支持下,对交房工作进行了总结,形成以下十项控制要点。 一.交房工作计划。 交房相关工作内容较多,基本涉及公司内部所有部门,协调工作量大,必须进行周密安排,统一部署。我们对交房相关工作进行了梳理、优化,形成《交房主要工作安排表》(详附件)。 各公司各部门列出各自交房相关工作内容及时间要求,由综合部负责汇总,根据项目总体进度,参考《交房主要工作安排表》,进行统筹完善细化,制定《项目交房工作计划》,对交房工作进行精细化控制。计划制定应注意以下几点: 1.工作应细分,内容应具体明确,不遗漏; 2.计划中各项工作责任部门、配合部门、各部门工作内容、时间节点、责任人均 须明确; 3.交房工作安排应结合项目具体情况,合理安排人力、资源,保证计划合理可行; 4.考虑项目不可确定因素较多,工作安排应尽量前置。 《项目交房工作计划》制定完成后,由分管领导主持,召开交房工作会议,对交房相关工作进行讨论、协调、落实。最终确定《项目交房工作计划》,由公司总经理审定后,印发各部门。 二.执行力 案例:某项目交房前进行细致的工作计划安排,但执行过程却因多项工作完成时间节点拖延,影响后续工作开展,在交房日期日益临近的情况下,只好采取抓大放小办法,留下些许遗憾。总结中感觉最大难点是计划执行过程中时间节点难以控制。通过分析,除了计划合理性原因外,公司执行力是引起这种现象的重要原因,执行不到位,计划将形成一纸空文。 因此,为了提高执行力,除按第一点要求制定合理工作计划外,还应注意以下几点:

版图重点总结

第一章基本概念 (1) ☆☆集成电路:Integrated Circuit ,缩写IC IC是通过一系列特定的加工工艺,将晶体管、二极管等有源器件和电阻、电容、电感等无源器件,按照一定的电路互连,“集成”在一块半导体晶片(如硅或砷化镓)上,封装在一个外壳内,执行特定电路或系统功能的一种器件。 (2)特征尺寸定义为器件中最小线条宽度(对MOS器件而言,通常指器件栅电极所决定的沟道几何长度),也可定义为最小线条宽度与线条间距之和的一半。 (3)就设计方法而言,设计集成电路的方法可以分为三种方式: 全定制(Full-Custom Design Approach) 半定制(Semi-Custom Design Approach) (标准单元、积木块、门阵列、门海) 可编程IC (PLD:Programmable Logic Device) (PROM 、GAL 、PLA、PAL、PLD 、FPGA ) (4)☆☆积木块法(BB)与标准单元法(sc)不同之处是:第一,它既不要求每个单元(或称积木块)等高,也不要求等宽。每个单元可根据最合理的情况单独进行版图设计,因而可获得最佳性能。设计好的单元存入库中备调用。第二,它没有统一的布线通道,而是根据需要加以分配。 (5)☆☆门阵列方法与门海方法的比较 门阵列方法的设计特点: 设计周期短,设计成本低,适合设计适当规模、中等性能、要求设计时间短、数量相对较少的电路。 不足:设计灵活性较低;门利用率低;芯片面积浪费。 门海方法的设计特点: 门利用率高,集成密度大,布线灵活,保证布线布通率。 不足:仍有布线通道,增加通道是单元高度的整数倍,布线通道下的晶体管不可用。(6)集成电路设计:根据电路功能和性能要求,在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下,尽量减小芯片面积,降低设计成本,缩短设计周期以保证全局优化,设计出满足需求的集成电路。其最终的输出结果是掩膜版图,通过制版和工艺流片可以得到所需的集成电路。 (7)版图是一组相互套合的图形,各层版图相应于不同的工艺步骤,每一层版图用不同的图案来表示,版图与所采用的制备工艺紧密相关。 (8)版图设计:根据逻辑与电路功能和性能要求以及工艺水平要求来设计光刻用的掩膜版图,是集成电路设计的最终输出。 (9)布图规划:在一定约束条件下对设计进行物理划分,并初步确定芯片面积和形状、单元区位置、功能块的面积形状和相对位置、I/O位置,产生布线网格,还可以规划电源、地线以及数据通道分布。 (10)布局:根据级别最低的功能块中各基本单元直接的连接关系或较高级别的功能块中各较小功能块之间的连接关系,分配各基本单元或较小功能块的位置,使芯片面积尽可能的小。(11)布线:进行单元间或功能块间的连接,合理分配布线空间,使布线均匀,布通率达到百分之百。

《软件测试技术》课程考核标准

《软件测试技术》课程考核标准 (理论课程) 一、课程的性质和目的 课程性质 软件测试是软件质量保证的关键因素,也是计算机软件工程方法和技术的一个主要组成部分,对于从事软件开发的学生来说,本门课程非常重要。 课程目的 本课程详细介绍了软件测试的各个方面,包括软件测试技术、测试管理理念、质量保证体系,以及先进的软件测试工具等等,通过本课程的学习,可以基本掌握软件测试的技术、方法,了解组织计划、流程管理以及文档的建立和规范化管理知识,具有独立承担实施测试项目的能力,全面了解测试相关技术、工具、方法,并掌握关键实施技巧。 二、教学目标和基本要求 理论方面 1、熟练掌握软件测试的基本概念及基本原理。 2、熟练掌握软件测试的基本方法(黑盒测试和白盒测试,集成测试和系统测试,验证测试和确认测试)。 3、掌握测试计划、文档的编写方法。 4、掌握面向对象测试的基本理论。 实践方面 1、掌握软件的各种测试方法和原理。 2、掌握软件质量度量和测试评估的规则和方法。 3、掌握用软件自动化测试工具对开发软件的性能和功能进行快速测试。 基本要求 1、讲授与实验相结合,围绕基本概念、编程技术与软件测试的基本方法进行教学。 2、本课程应保证学生有充分的实践时间,使他们在实践中不断地发现问题并解决问题,达到教学大纲规定的要求。 3、要注意培养学生的自学能力,在教学中注意引导学生自己提出问题,分析问题,培养他们独立解决问题的能力。 三、课程考核方法 考核方法 本课程是软件技术专业的一门核心课程,是学生开发大型软件的基础,掌握好了有利学生的就业和提高编程能力,故采用笔试闭卷考试。除此之外,还可采用开发项目的形式

相关文档
最新文档