Cadence Allegro中生产文件生成方法

概述：

PCB生产和贴片需要提供给工厂不同的文件：

1．PCB板生产需要提供给PCB制作工厂Gerber文件。

2．PCB贴片提供焊接工厂钢网文件、坐标文件和元器件报表文件。

本文介绍以实例形式在Cadence Allegro SPB 15.5下介绍以上文件的的生成方法。

第一章 Gerber文件生成 (2)

第二章钢网文件生成 (19)

第三章坐标文件生成 (20)

第四章元器件报表文件生成 (23)

第一章 Gerber文件生成

Gerber文件是PCB生产时提交给PCB生产工厂的必要文件，以下以实例形式在Cadence Allegro SPB 15.5下介绍Gerber文件的生成方法。

1．在Windows系统中安装好Cadence Allegro SPB 15.5，打开“开始—>所有程序—> Allegro SPB 15.5—>PCB Editor”程序，如图1-1所示：

图1-1

点击后出现图1-2所示界面：

图1-2

2．选择“Allegro PCB Desgin 620”，之后点击“OK”。

之后出现如图1-3所示操作界面：

图1-3

3．在菜单栏中选择“File—>Open”，弹出如图1-4所示对话框：

图1-4

在此界面下打开所要用到的PCB图。

4．出现如图1-5所示的界面：

图1-5

5．在菜单栏中点击“Shape—>Global Dynamic Parametert”，后出现如图1-6所示界面

图1-6

其中“Shape fill”选单中“Smooth”选项为动态铜箔自动躲避一定要选，其它项不要改动。

6．如图1-7所示：在“Void controls”选单中，“Artwork format”项为出图格式，一般使用6x00；“Minimum aperture for artwork fill”项为画线最小步长，这在画PCB时已经设定，一般设定为5（mil），步长越小越考验工厂生产能力。

图1-7

7．如图1-8所示，在“Thermal relief connects”选单中，“Thru pins”项为插件过孔方式一般选“Diagonal”或“Orthogonal”为十字连接方式；“Smd pins”项为贴片脚连接方式，一般选“Full contact”；“Vias”项为过孔连接方式，一般选“Full contact”。

图1-8

设定好后点击“Apply”后点击“OK”。

8．检查是否所有线路都连接上，在菜单栏中点击“tools—>report”弹出如图1-9所示对话框。

图1-9

在对话框中双击Summary Drawing Report，此项会出现在下框中，使它高亮，点击report。如图1-10所示：

图1-10

生成如图1-11的报告：

图1-11

其中“Connection Statistics”下的“Connections”中“W/Rats”和“Total”必须一致，“No/Rats”必须为“0”；“Connection Completion”中“W/Rats”和“Total”必须为“100%”，“No/Rats”必须为“0”。符合以上条件说明所有线路都已连接上。点击Report对话框中的“Close”按钮关闭。

9．点击菜单栏中“Manufacture—>NC—>Drill Customizaton…”项，如图1-12所示：

图1-12

弹出如图1-13所示界面，检查，确保其中“Symbol Figure”不能为空，“Symbol Characters”不能重复，“Symbol Size X”和“Symbol Size Y”不能为“0”。

图1-13

10．在菜单栏中点击“Tools—> DataBase Check”,弹出如图1-14所示对话框：

图1-14

勾选所有选项，然后点击“Check”按钮，等待完成之后再点击一次“Check”按钮，如图1-15所示：

图1-15

完成后点击“Close”按钮关闭。

如图1-16所示，在右侧Visibility 中，检查有无DRC错误（小蝴蝶）。主板上如有小蝴蝶样的标记说明有错误，需要修正。

图1-16

11．如图1-17所示，点击菜单栏中“Manufacture—>NC—>Drill Legend”项，弹出如图1-18所示对话框，点击“OK”

图1-17

图1-18

出现如图1-19所示白色方框，鼠标左键点击工作区。

图1-19

12．如图20所示，点击菜单栏中“Manufacture—>NC—>NC Drill…”项，弹出如图1-21所示对话框：

图1-20

图1-21

点击“Drill”按钮，等待完成之后点击“Close”按钮。

13．如图1-22所示，点击菜单栏中“Manufacture—>Artwork”项，弹出如图1-23所示对话框：

图1-22

图1-23

点击“Ok”后得到如图1-24所示界面：

图1-24

14．在“General Parameters”选单中的“Device type”选择栏中要与图1-7中“Artwork format”项选择相同。

15．在如图1-25所示“Film Contorl”选单中“Available Films”每一项都要点击右键“save”

图1-25

16．如图1-26所示，在此选单中“Undefinded line width”数值各层均不能为0；“Plot mode”中选“Positive”。

图1-26

17．如图1-27所示，按照图示标号依次点击。

图1-27

18．如图1-28，察看PCB所在文件夹中所生成的文件：

图1-28

19．其中buttom-layer6.art，drill.art，gnd-layer2.art，in1-layer3.art，in2-layer4.art，maskbtm.art，masktop.art，silkbtm.art，silktop.art，smdbtm.art，smdtop.art，top-layer1.art，vcc-layer5.art，PG2440_II-0701018-1-6.drl，art_aper.txt，art_param.txt，nc_param.txt文件为Gerber文件。如图1-29所示把上述文件放入新建文件夹命名为Gerber的文件夹下。

图1-29

经过以上步骤Gerber文件生成完毕。

钢网文件是PCB板需要机器贴片所需要的，它主要用来制作钢网。

1．在图1-28所示文件中，art_aper.txt，smdbtm.art，smdtop.art文件为钢网文件，如图2-1所示放入新建文件夹命名为gangwang的文件夹中。

图2-1

钢网文件生成完毕。

坐标文件是PCB板需要机器贴片所需要的，它主要用来机器识别各个元器件贴片位置。

1．如图3-1所示，在菜单栏中点击“tools—>report”弹出如图3-2所示界面。

图3-1

cadence入门教程_修改版

Introduction to Cadence Customer IC Design Environment 熊三星徐太龙编写安徽大学电子信息工程学院微电子学系

目录 1. Linux 常用命令 (3) 2. 软件的启动 (5) 3. 建立工程 (7) 4. 画原理图 (9) 5. 原理图仿真 (17) 6. 生成symbol (25) 7. 版图 (30) 8. DRC检查 (50) 9. LVS检查 (54) 10. PEX参数提取 (58) 11. 后仿真 (61)

1.Linux 常用命令目前，电子设计自动化（Electronic Design Automation, EDA）工具多数都基于Linux操作系统，因此在学习使用EDA之前，有必要掌握一些Linux操作系统的基本命令。 1.mkdir mkdir命令让用户在有写权限的文件夹（目录）下建立一个或多个文件夹（目录）。其基本格式如下： mkdir dirname1 dirname2 ... （dirname 为文件夹或者目录的名字） 2.cd cd命令让用户进入一个有权限的文件夹（目录）。其基本格式如下： cd Filename （Filename为文件夹或者目录的名字） cd .. （.. 表示上一层文件夹或者目录） 3.ls ls命令用以显示一个文件夹（目录）中包含的文件夹（目录）或者文件。其基本格式如下： ls Filename （Filename为文件夹或者目录的名字）如果ls命令后没有跟文件夹（目录）名字，显示当前文件夹（目录）的内容。 ls 命令可以带一些参数，给予用户更多相关的信息： -a : 在UNIX/Linux中若一个文件夹（目录）或文件名字的第一个字元为"." ，该文件为隐藏文件，使用ls 将不会显示出这个文件夹（目录）或文件的名字。如cshell 的初始化文件.cshrc，如果我们要察看这类文件，则必须加上参数-a。格式如下：ls –a Filename -l : 这个参数代表使用ls 的长(long)格式，可以显示更多的信息，如文件存取权，文件拥有者(owner)，文件大小，文件更新日期，或者文件链接到的文件、文件夹。 4.cp cp命令用于文件夹（目录）或文件的复制。其基本格式如下： cp source target 将名为source的文件复制一份为名为target的文件。如果target 文件不存在，则产生文件名为target 的文件，如果target 文件存在，缺省时自动覆盖该文件。 cp file1 file2…dir 将文件file1 file2 ... 都以相同的文件名复制一份放到目录dir 里面。

用AD6、AD9画完PCB生成gerber文件详细说明

用AD6、AD9画完PCB生成gerber文件详细说明 (2012-03-14 22:30:32) 转载▼ 什么是gerber文件不再说明。很多工程师将完成的PCB图直接交由制板厂制作，但是有时候制板厂转换出来的gerber文件不是我们想要的。例如我们用的AD作出的图，但是有的厂只用protel，那转换出来的带有汉字的gerber文件可能就会有错误，或者我们在设计的时候将元件的参数都定义在了PCB文件中，但是我们不想让这些参数都出现在PCB成品上，如果不加说明，有的制板厂可能会将这些参数留在了PCB成品上，为避免这些不必要的麻烦，我们将PCB直接转换成gerber文件交给制板厂就解决了。下面以AD9.4为例，AD6.9一样，其他AD版本未测试：一、1、画好PCB文件，在PCB文件环境中，点击左上角文件(Files)->制造输出(Fabrication Outputs)->Gerber Files,进入Gerber设置界面。

如上图，在第一常规/概要中，单位选择英寸，格式为2:5。(2:5精度较高) 2、设置“层”：如下图

在“层”选项中，将“包括未连接的中间层焊盘”打√。在“画线层”下拉选项中选择“所有使用的”，这时我们在作图时使用的图层都会被打√。在“映射层”下拉选项中选择"All Off",右边的机械层都不要选。 3、设置“光圈”和“高级”。“光圈”中将“嵌入的光圈(RS274X)”打上√即可。在“高级”里面，选中“Suppress leading zeroes(抑制前导零字符)”，其他设置不变。点击“确定”，第一次输出，至此第一大步完成。(第一步生成的.cam可不用保存)

Cadence原理图绘制流程

第一章设计流程传统的硬件系统设计流程如图1－1所示，由于系统速率较低，整个系统基本工作在集中参数模型下，因此各个设计阶段之间的影响很小。设计人员只需要了解本阶段的基本知识及设计方法即可。但是随着工艺水平的不断提高，系统速率快速的提升，系统的实际行为和理想模型之间的差距越来越大，各设计阶段之间的影响也越来越显著。为了保证设计的正确性，设计流程也因此有所变动，如图1－2所示，主要体现在增加了系统的前仿真和后仿真。通过两次仿真的结果来预测系统在分布参数的情况下是否能够工作正常，减少失败的可能性。细化并调整以上原理图设计阶段的流程，并结合我们的实际情况，原理图设计阶段应该包括如下几个过程： 1、阅读相关资料和器件手册在这个阶段应该阅读的资料包括，系统的详细设计、数据流分析、各器件手册、器件成本等。 2、选择器件并开始建库在这个阶段应该基本完成从主器件到各种辅助器件的选择工作，并根据选择结果申请建库。 3、确认器件资料并完成详细设计框图为保证器件的选择符合系统的要求，在这一阶段需要完成各部分电路具体连接方式的设计框图，同时再次确认器件的相关参数符合系统的要求，并能够和其他器件正确配合。 4、编写相关文档这些文档可以包括：器件选择原因、可替换器件列表、器件间的连接框图、相关设计的来源（参考设计、曾验证过的设计等），参数选择说明，高速连接线及其它信息说明。 5、完成EPLD 内部逻辑设计，并充分考虑可扩展性。

在编写相关文档的的同时需要完成EPLD内部逻辑的设计，确定器件容量及连接方式可行。 6、使用Concept-HDL绘制原理图 7、检查原理图及相关文档确保其一致性。以上流程中并未包括前仿真的相关内容，在设计中可以根据实际情况，有选择的对部分重要连线作相关仿真，也可以根据I/O的阻抗，上升下降沿变化规律等信息简单分析判断。此流程中的各部分具体要求、注意事项、相关经验和技巧有待进一步完善。

Cadence_SPB16.3入门教程——元器件布局 .doc

Cadence_SPB16.3入门教程——元器件布局 2012-03-07 13:50:28| 分类：cadence | 标签： |字号大中小订阅在摆放元件的时候可以与OrCAD Capture交互来完成。在OrCAD Capture中打开原理图，选择菜单 Options->Perferences，如图3.11所示。图3.11 OrCAD Capture交互弹出Preferences对话框，如图3.12所示。图3.12 Preferences 对话框点击Miscellaneous标签，将Enable Intertool Communication复选框选中。点击确定关闭对话框。之后在allegro中打开Placement 对话框的状态下，首先在原理图中点击需要放置的元件使之处于选中状态下，然后切换到allegro中，把鼠标移到作图区域内，就会发现该元件跟随着鼠标一起移动了，在想要放置的位置单击鼠标左键即可将该元件放置在PCB中，cadence的这个交互功能非常的好用，不仅在布局的时候可以这样，在布线仿真的时候都能使用该功能来提高效率。 PCB布局是一个很重要很细心的工作，直接影响到电路信号的质量。布局也是一个反复调整的过程。一般高速PCB布局可以考虑以下几点： ·CPU或者关键的IC应尽量放在PCB的中间，以便有足够的空间从CPU引线出来。

·CPU与内存之间的走线一般都要做等长匹配，所以内存芯片的放置要考虑走线长度也要考虑间隔是否够绕线。 ·CPU的时钟芯片应尽量靠近CPU，并且要远离其它敏感的信号。 ·CPU的复位电路应尽量远离时钟信号以及其它的高速信号。 ·去耦电容应尽量靠近CPU电源的引脚，并且放置在CPU芯片的反面。 ·电源部分应放在板子的四周，并且要远离一些高速敏感的信号。 ·接插件应放置在板子的边上，发热大的元器件应放在置在通风条件好的位置，如机箱风扇的方向。 ·一些测试点以及用来选择的元件应放在顶层，方便调试。 ·同一功能模块的元件应尽量放在同一区域内。在布局的过程中，如果某一元件的位置暂时固定了，可以将其锁住，防止不小心移动以提高效率。Allegro提供了这个功能。点击工具栏的图标按钮，然后点击一下元件，右键选择Done，然后该元件就再也无法选中了，如果要对已经锁定的元件解锁，可以点击工具栏的图标按钮，然后点击右键Done。也可以点击该按钮后在PCB画图区域点击右键，选择Unfix All选项来解锁所有的元件。摆放元件的时候，如果需要将元件放置在对面那一层，可以选中元件后单击右键选择菜单Mirror这时候该元件就被放置到相反的那一层。在完成元件的布局后，还要重新画板框以及禁止布线层与禁止摆放层。可以参考上面的画板框方法来完成这些工作，这里就不重复了。

orCAD使用心得

* * copyright (c) 2005 华北电力大学(北京)自动化系现场总线实验室 * All rights reserved * *文件名： ORCAD使用心得.DOC *文件标识： *摘要：本文写了写我自己的ORCAD使用心得。文中每一条每*一段都记录了这一段时间以来焚膏继晷、暑寒相接、痛苦并快乐的探索历程。今天用了一整天时间把此草稿写完，也算是对自*己有个交待，且对后来人有所启示。不幸的是，这些天茶余饭*后总为发表有ISBN标记的论文而发愁，没有太多心思弄别的．*就写这么多吧。学术腐败，郁闷!! 中国人的悲哀，诺贝尔的遗憾。 *当前版本：１．０．０ *作者：秦宇飞 *完成日期：２００５年10月28日 * */ ORCAD使用心得我自2005年8月25号起，到2005年10月22日止，用CAPTURE和ALLEGR画板，增删数次，校审N回，终成两块电路板。郁闷与欢喜之余，深感ORCAD功能强大，熟练使用真是享受呀。现将我的使用心得写出来，供大家参考。因网上已有许多介绍CAPTURE和ALLEGR操作的文章，这里就不详述具体的操作步骤。零、ORCAD的安装注意事项 ORCAD的安装涉及CADENCE LICENSE MANAGER安装的问题。选择ALLEGRO程序里的CADENCE LICENSE MANAGER，如果选择CAPTURE里的CADENCE LICENSE MANAGER，会提示IKERNEL错误，这样CADENCE LICENSE MANAGER总也装不上去，程序也无法使用。我也弄不明白为什么CAPTURE 和ALLEGRO里同样的CADENCE LICENSE MANAGER安装程序会有不同的结果。至于其它步骤请看程序中的破解文档吧。一、 CAPTURE 1、 CAPTURE版本选择 CAPTURE建议使用10.0以上版本。因为9.0的撤消只有一次，用得很郁闷。此外CAPTURE10.0以上版本对ALLEGRO的支持更好。 CAPTURE10.0以上版本增加了从网上原理图库中找元件封装的功能。虽然元件不是很多，但是比自己画方便了很多。我是在画完原理图之后才发现这个功能的，“超级郁闷”(童同学语)。操作：在原理图编辑窗口点右键，PLACE DATABASE PART再点ICA，然后搜索零件就行了。可以直接放到原理图。 2、命名（1）、元件编号一定不要重名，虽然文档里不同文件夹内的元件编号可以相同，但是这样会在DRC检测时出问题，所以最好不要这么做。（2）、CAPTURE的元件库中有两个“地”易弄混。虽然它们的符号不一样。一个叫GND＿SIGNAL，另一个叫GND,这个要在使用中要注意。

PADS生成GERBER文件步骤及CAM350的简单使用

PADS生成GERBER文件步骤及CAM350的简单使用 PCB画好后,我们需要输出光绘文件交给制版厂家.由此,输出光绘文件的重要性就显出来了. 首先来看一下每个powerpcb 文件应输出多少张gerber文件。输出的总数为n+8 张。其中n 为板子的层数(例如4 层板，那么 n=4)，这n张图为板子每层的连线图；另外8张包括2张丝印图（silkscreen top/bottom）,2张阻焊图（solder mask top/bottom），2张助焊图(paste mask top/bottom)，2 张钻孔图(drill/Nc drill)。先复习一下介绍各层的定义吧,哈哈 (1)顶层(Top Layer),也称元件层,主要用来放置元器件,对于比层板和多层板可以用来布线. (2)中间层(Mid Layer),最多可有30层,在多层板中用于布信号线. (3)底层(Bootom Layer),也称焊接层,主要用于布线及焊接,有时也可放置元器件. (4)顶部丝印层(Top Overlayer),用于标注元器件的投影轮廓、元器件的标号、标称值或型号及各种注释字符。 (5)底部丝印层(Bottom Overlayer)，与顶部丝印层作用相同，如果各种标注在顶部丝印层都含有，那么在底部丝印层就不需要了。 (6)内部电源接地层(Internal Planes) (7)阻焊层(Solder Mask-焊接面)，有顶部阻焊层(Top solder Mask)和底部阻焊层(Bottom Solder mask)两层，是Protel PCB对应于电路板文件中的焊盘和过孔数据自动生成的板层，主要用于铺设阻焊漆．本板层采用负片输出，所以板层上显示的焊盘和过孔部分代表电路板上不铺阻焊漆的区域，也就是可以进行焊接的部分．（所谓阻焊顾名思义就是不让上锡，阻焊漆就是绿油啦）(8)防锡膏层(Past Mask-面焊面)，有顶部防锡膏层(Top Past Mask)和底部防锡膏层(Bottom Past mask)两层，它是过焊炉时用来对应ＳＭＤ元件焊点的，也是负片形式输出．板层上显示的焊盘和过孔部分代表钢板上挖空的部分，对应电路板上要刷锡膏的地方，也就是进行焊接的部分。 (9)Drill (10)N C Drill (11)机械层(Mechanical Layers), (12)禁止布线层(Keep Ou Layer) (11)多层(MultiLayer) (13)(Connect)(DRC Errors)(Pad holes)(Via Holes)(Visible Grid1)(visible Grid2) 我们要考虑的就是1-10这几个.值得一提的是solder表示是否阻焊,就是PCB板上是否露铜;paste 是开钢网用的,是否开钢网孔.所以画板子时两层都要画,solder是为了PCB板上没有绿油覆盖(露铜),paste上是为了钢网开孔,可以刷上锡膏. 再来讲讲各显示项目. Board outline(板框),在设置每层的Layer时，将Board Outline选上. Pads(焊盘).Connections(鼠线).Vias(导通孔).Parts-Top(顶层元器件).Tracks(电气走线)Parts-Botm(底层元器件)Copper(导体铜箔)Part Refs(元器件排序标注)Lines(二维线)Part Type(元器件型号标注)Text(字符)Outlines(外框线) 准备工作： 1、重新设定外形左下角为原点在 Setup 菜单中选择 Set Origin，输入板框外形左下角坐标，重新设定原点，并将外形尺寸（长宽）设为整数，单位mm ，特殊情况可设到小数点后一位。 2、检查字符丝印是否上焊盘、字体太小或太大、字符反字符等现象，如果有上述的现象，可先在PCB 中对字符进行移动、放大或缩小、镜像或旋转、字符线宽等操作。

Cadence从原理图到PCB

Cadence从原理图到PCB的流程图：一．原理图 1．建立工程 2．绘制原理图 3. 生成网络表（Net List）：在画板的时候需要导入网络表，在这之前可以为元件自动编号，在工程管理界面下选中.dsn文件，然后选Tools—Annotate;再进行DRC检测。DRC之后可以尝试去生成网络表了，在工程管理界面下，选Tools--Create Netlist，二．PCB 1. 打开PCB Editor，在弹出的对话框中选择Allegro PCB Design GXL（legacy），然后点击Ok进入PCB编辑器。接下来就是利用向导建立电路板了，包括确定板子的大小、层数、形状等等参数。 File-new 在弹出的对话框中的Drawing Type选择Board（wizard），然后确定文件名，Browse存盘路径等，最后点Ok进入向导。

注意：板子的路径应该和前面生成网表的路径保持一致。 2．导入网络表接上一个步骤，将网络表导入到刚建好的PCB中。在此之前还有一个很重要的工作要做，就是指定PCB封装的路径。点击Setup--User Preferences，在弹出对话框中的Categories中选中Design_paths，分别为padpath和psmpath指定路径，即将PCB元件封装路径添加到padpath和psmpath中，以告知Allegro从指定的路径寻找封装。

元件的PCB封装需要自己做或是直接用别人做好的，封装准备好后往PCB 中导入网络表，点击File--Import--Logic，在Import directory中指定在原理图部分生成的网络表文件路径，其他设置使用默认值即可，点击Import Cadence即可导入网络表。 3.叠层设计，规则设定，布局布线暂时简单描述下元件的放置，布局，布线，具体的叠层设计，设计规则等后面再详细补充

Allegro如何生成光绘文件

主题：Allegro如何生成光绘文件 Allegro如何生成光绘文件: PCB 检查没有错误后,在 Allegro 的主菜单 Manufacture 下生成光绘文件(如下图): 光绘文件包括下面的文件: 1.光圈表及光绘格式文件 art_aper.txt Aperture and artwork format 2.光绘参数文件 art_param.txt Aperture parameter text 3.元件面布线层 Gerber 文件 top.art Top(comp.)side artwork 4.内部层布线层 Gerber 文件 inner.art Inner layer artwork 5.内部电源层 Gerber 文件 vcc.art Vcc layer artwork 6.内部地层 Gerber 文件 gnd.art Gnd layer artwork 7.阻焊面布线层 Gerber 文件 bot.art Bottom(solder) side artwork 8.元件面丝印层 Gerber 文件 topsilk.art Top(comp.)side silkscreen artwork 9.阻焊面丝印层 Gerber文件 botsilk.art Bottom(solder) side silkscreen artwork 10.元件面阻焊层 Gerber 文件 topsold.art Top(comp.) side solder mask artwork 11.阻焊面阻焊层 Gerber 文件 botsold.art Bottom(solder) side solder mask artwork 12..钻孔和尺寸标注文件 drill.art 13.钻带文件 ncdrill1.tap 注意：有的公司还选了下面的两层，但我们公司不选：（表面贴）元件面焊接层 Gerber 文件 toppast.art Top(comp.) side paste mask artwork (表面贴) 阻焊面焊接层 Gerber 文件 botpast.art Bottom side paste mask artwork Allegro如何在 ARTWORK中加入所需的层下面举例讲述如何在光绘文件中加入 SILK-TOP 层.

cadence入门教程

本文介绍cadence软件的入门学习，原理图的创建、仿真，画版图和后仿真等一全套过程，本教程适合与初学着，讲到尽量的详细和简单，按照给出的步骤可以完全的从头到尾走一遍，本教程一最简单的反相器为例。打开终端，进入文件夹目录，输入icfb&启动软件，主要中间有个空格。启动后出现下图：点击Tools的Library Manager，出现如下：上面显示的是文件管理窗口，可以看到文件存放的结构，其中Library就是文件夹，Cell就是一个单元，View就是Cell的不同表现形式，比如一个mos管是一个Cell，但是mos管有原理图模型，有版图模型，有hspice参数模型，有spectre参数模型等，这就列举了Cell的4个View。他们之间是树状的关系，即，Library里面有多个Cell，一个Cell里面有多个View。应该保持一个好习惯就是每个工程都应该建立一个Library，Cell和View之间的管理将在后面介绍。

现在建立工程，新建一个Library，如下左图，出现的对话框如下有图：在上右图中选择合适的目录，并敲入名字，这里取的是inv，这就是新建的文件夹的名字，以后的各种文件都在这个文件夹下。OK后出现下面对话框这个对话框是选择是否链接techfile，如果只是原理图仿真而不用画版图，就选择Dont need a techfile，这里我们要画版图，而且有工艺库，选择Attach to an existing techfile，OK 后出现下面对话框：

在technology Library选择tsmc18rf，我们使用的是这个工艺库。Inv的文件夹就建好了，在Library Manager就有它了，如下图：文件夹建好了后，我们要建立原理图，在inv的Library里面新建Cell如下：

Cadence的使用

Cadence软件visor功能的使用说明，远程连接软件为Exceed 设置连接的IP地址就可连接使用方法如下 1.在桌面找到exceed图标，双击打开-这时弹出登陆界面-输入用户名.密码.就可登陆系统 2.在登陆到的系统桌面上右击鼠标，可以看到弹出一各菜单，这时可依次选择 TOOLS在弹出的下级菜单中选则terminal , 这时弹出一个像DOS对话框的窗口出来如图 3.我们要进入project文件夹，因为我们所有的文件都存放于此，进入文件夹的方法如下：在当前命令行中继续输入命令：cd project按回车确定执行命令，可以看到目录的路径变成了user/user1/project/这时侯输入命令ls再按回车确定执行命令，就可以看到显示出该目录下的所有文件和子目录 4.例如我们要进入one这个目录就可输入命令（在当前的命令行上输入）cd one 按回车确定执行命令，可以看到目录的路径变成了user/user1/project/one/查看目录下的文件就可输入命令ls 5.在one目录下会有两个子目录，gds和lay说明一下gds 文件夹是用来存放.gds文件的目录，一般都存放于此。Lay文件夹是用来存放Cadence 导入后的应用文件的目录， 6.下面我们要进入Cadence 导入后的应用文件的目录也就是lay 目录，方法是继续在当前目录上输入命令cd lay按回车确定执行命令，可以看到目录的路径变成了user/user1/project/lay/ 在该目录下运行Cadence软件：注linux与windows不同，在这个目录下运行该软件该软件就只能查看和修改该目录下的文件。 7.在当前命令行目录下继续输入Cadence软件的执行命令icfb &再按回车确定执行命令，就可以看到软件正在打开，等到软件完全打开了，我们可以看到在

Allegro16.6光绘生成步骤

一、PCB后处理修改丝印 Ref丝印线宽为0，而且丝印位置需要手动调整。首先根据PCB板大小，统一修改丝印尺寸和线宽，然后调整Ref位置，不要压到焊盘、过孔和其他丝印。导入制版说明首先再器件库Format文件夹中打开Manufacture.drc制版说明格式元件，根据PCB加工要求及阻抗要求，修改各项参数。打开PCB，单击Place Manual，如下图然后选择Format symbol，将Manufacture格式元件添加到PCB中（制版说明文档再Board Geometry>Dimension层）。尺寸标注菜单栏Manufacture>DimensionEnvironment，右键弹出菜单，选择Parameters,在弹出的dimensioning parameters对话框中设置好各个参数要求(见书P226),然后右键选择标注命令。

二、光绘生成底片参数设置线宽为0的线在Undefined line width中可以统一定义线宽（设置为0.127即可）,若是负片则按上图选Negative，Format设置为5：5（底片精度要大于当前设计文件精度，否则在加工的时候读取会精度缺失而报错），其余按上图设置。关闭后，自动在工作目录生成art_param.txt 光绘参数文件。

底片控制文件除了TOP、Internal、BOT层默认存在，其他层都可以在Color dialog对话框中先关闭所有层，再添加以下必须层，然后新建底片，就可以直接将所需层添加到底片中。 TOP层底片 Board Geometry/OutLine VIA Class/TOP PIN/TOP ETCH/TOP Internal Board Geometry/OutLine VIA Class/Internal PIN/Internal ETCH/Internal Bottom Board Geometry/OutLine VIA Class/Bottom PIN/Bottom ETCH/Bottom SolderMask TOP Board Geometry/OutLine Board Geometry/SolderMask_TOP（ZTE板子代码） //Board Geometry/阻焊开窗层（如ZTE屏蔽筋、标识，可不用） Package Geometry/SolderMask_TOP（ZTE0.15mm焊接对齐用开窗线或热焊盘等） PIN/SolderMask_TOP VIA CLASS/SolderMask_TOP SolderMask Bottom Board Geometry/OutLine Board Geometry/SolderMask_Bottom //Board Geometry/阻焊开窗层 Package Geometry/SolderMask_Bottom PIN/SolderMask_Bottom VIA CLASS/SolderMask_Bottom PasteMask TOP Board Geometry/OutLine Package Geometry/PasteMask_TOP PIN/PasteMask_TOP //Board Geometry/屏蔽筋开窗层 PasteMask Bottom Board Geometry/OutLine Package Geometry/PasteMask_Bottom PIN/PasteMask_Bottom //Board Geometry/屏蔽筋开窗层 SilkScreen TOP

教学EN_cadence+spectre+使用手册

CS/EE 5720/6720 – Analog IC Design Tutorial for Schematic Design and Analysis using Spectre Introduction to Cadence EDA: The Cadence toolset is a complete microchip EDA (Electronic Design Automation) system, which is intended to develop professional, full-scale, mixed-signal microchips. The modules included in the toolset are for schematic entry, design simulation, data analysis, physical layout, and final verification. The Cadence tools at our university are the same as those at most every professional mixed-signal microelectronics company in the United States. The strength of the Cadence tools is in its analog design/simulation/layout and mixed-signal verification and is often used in tandem with other tools for digital design/simulation/layout, where complete top-level verification is done in the Cadence tools. An important concept is that the Cadence tools only provide a framework for doing design. Without a foundry-provided design kit, no design can be done. The design rules used by Cadence set up in this class is based for AMI’s C5N process (0.5 micron 3 metal 2 poly process). So, how is Cadence set up? Broadly, there are three sets of files that need to be in place in order to use Cadence. 1)The Cadence tools These are the design tools provided by the Cadence company. These tools are located in the /home/cadence directory. They are capable of VLSI integration, project management, circuit simulation, design rule verification, and many other things (most of which we won't use). 2)The foundry-based design kit As mentioned before, the Cadence tools have to be supported by a foundry-based design kit. In this class, we use Cadence design kit developed by the North Carolina State University (NCSU CDK). NCSU CDK provides an environment that has been customized with several technology files and a fair amount of custom SKILL code. These files contain information useful for analog/full- custom digital CMOS IC design via the MOSIS IC fabrication service (https://www.360docs.net/doc/a0760034.html,). This information includes layer definitions (e.g. colors, patterns, etc.), parasitic capacitances, layout cells, SPICE simulation parameters, Diva rules for Design Rule Check (DRC), extraction, and Layout Versus Schematic (LVS) verification, with various GUI enhancements. For more information on the capability of the NCSU CDK, go to https://www.360docs.net/doc/a0760034.html,/CDKoverview.html

Allegro如何生成光绘文件

Allegro如何生成光绘文件 Allegro如何生成光绘文件: PCB 检查没有错误后,在Allegro 的主菜单Manufacture 下生成光绘文件(如下图): 光绘文件包括下面的文件: 1.光圈表及光绘格式文件art_aper.txt Aperture and artwork format 2.光绘参数文件art_param.txt Aperture parameter text 3.元件面布线层Gerber 文件top.art Top(comp.)side artwork 4.内部层布线层Gerber 文件inner.art Inner layer artwork 5.内部电源层Gerber 文件vcc.art Vcc layer artwork 6.内部地层Gerber 文件gnd.art Gnd layer artwork 7.阻焊面布线层Gerber 文件bot.art Bottom(solder) side artwork 8.元件面丝印层Gerber 文件topsilk.art Top(comp.)side silkscreen artwork 9.阻焊面丝印层Gerber文件botsilk.art Bottom(solder) side silkscreen artwork 10.元件面阻焊层Gerber 文件topsold.art Top(comp.) side solder mask artwork 11.阻焊面阻焊层Gerber 文件botsold.art Bottom(solder) side solder mask artwork 12..钻孔和尺寸标注文件drill.art 13.钻带文件ncdrill1.tap 注意：有的公司还选了下面的两层，但我们公司不选：

CADENCE从原理图到PCB步骤(精)

CADENCE从原理图到PCB步骤一．原理图 1．建立工程与其他绘图软件一样，OrCAD以Project来管理各种设计文件。点击开始菜单，然后依次是所有程序-- Allegro SPB 15.5--Design Entry CIS，在弹出的Studio Suite Selection对话框中选择第一项OrCAD_Capture_CIS_option with capture，点击Ok进入Capture CIS。接下来是File--New--Project，在弹出的对话框中填入工程名、路径等等，点击Ok进入设计界面。2．绘制原理图新建工程后打开的是默认的原理图文件SCHEMATIC1 PAGE1，右侧有工具栏，用于放置元件、画线和添加网络等等，用法和Protel类似。点击上侧工具栏的Project manager（文件夹树图标）进入工程管理界面，在这里可以修改原理图文件名、设置原理图纸张大小和添加原理图库等等。 1）修改原理图纸张大小：双击SCHEMATIC1文件夹，右键点击PAGE1，选择Schematic1 Page Properties，在Page Size 中可以选择单位、大小等； 2）添加原理图库： File--New--Library，可以看到在Library文件夹中多了一个library1.olb的原理图库文件，右键单击该文件，选择Save，改名存盘； 3）添加新元件：常用的元件用自带的（比如说电阻、电容的），很多时候都要自己做元件，或者用别人做好的元件。右键单击刚才新建的olb库文件，选New Part，或是New Part From Spreadsheet，后者以表格的方式建立新元件，对于画管脚特多的芯片元件非常合适，可以直接从芯片Datasheet中的引脚描述表格中直接拷贝、粘贴即可（pdf格式的Datasheet按住Alt键可以按列选择），可以批量添加管脚，方便快捷。 4）生成网络表（Net List）：在画板的时候需要导入网络表，在这之前原理图应该差不多完工了，剩下的工作就是查缺补漏。可以为元件自动编号，在工程管理界面下选中.dsn文件，然后选Tools—Annotate （注解），在弹出的对话框中选定一些编号规则，根据需求进行修改或用默认设置即可。进行DRC检测也是在生成网络表之前的一项重要工作，可以避免出现一些不必要的设计错误。DRC之后可以尝试去生成网络表了，还是在工程管理界面下，选Tools--Create Netlist，可以在弹出的对话框中选择网络表的存放路径，其他默认设置即可，生成网络表的过程中如果出错，可以通Windows--Session Log查看出错的原因，比如说有元器件忘了添加封装等。 5）更新元件到原理图：当元件库中的某个元件修改后需要原理图也同步更新时，可以不必重新放置元件（万一有100个或更多该元件岂不是要疯了），在工程管理界面下，双击Design Cache文件夹，选中刚才修改的元件，右键单击选择Update Cache，一路yes下去即可将原理图中该元件全部更新。 6）一些细节：画原理图时的放大和缩小分别是按键“i”（Zoom In）和“o”（Zoom Out）和Protel有所区别；在创建元件封装的时候，除了GND可以同名以外，不能有其他同名的管脚，否者报错，不过貌似报错也没有影响，因为打开OrCAD自带的元件库时（比如Xilinx的FPGA），也有除GND外的同名管脚；添加网络标号的快捷键是“n”，不过在OrCAD中网络标号无法复制，记得Protel中是可以通过复制已有的网络标号来添加新的网络标号的。

Protel99se如何生成gerber文件

这几天工作中遇到制作gerber的问题，确实让我郁闷了一番，为了方便大家，不要再受其苦，特将这一过程写成文档供有这方面需要的同仁们参考. 1protel99se打开要生成gerber的pcb设计文档，在file->CAM Manager然后出现Output Wizard点击next 2按照下图选择gerber，然后点击next

3直至出现下图，分别选中单位millimeter和比例4:4再次点击next（其实，选择单位是无所谓的，但要与NC drill的一致才行。4：4表示小数点前面四位有效数字，小数点后4位有效数字）在下图中选择要输出的gerber层，一路点击next

5点击tools菜单的proference出现下图，在export cam outputs栏选择要输出gerber文件的路径。然后ok 6点击tools菜单generrate CAM Files,生成gerber文件。 7生成后的gerber文件可以用CAM350软件打开。

到此，先别得意…….哈哈。。。做完以上步骤，其实漏掉了一个最重要的东西，那就是钻孔层，那么下面介绍如何产生钻孔层文件。如下图右击鼠标，选中Insert NC Drill…然后回车 8在下图中选择Units单位为milmeter，Format（格式）为4：4，然后点击ok （其实，选择单位是无所谓的，但要与NC drill的一致才行。4：4表示小数点前面四位有效数字，小数点后4位有效数字）。

10在导入的gerber文件中添加钻孔属性表，在protel的plce-〉String，此时按tab键，在出现的text文本框中点击下拉箭头，在出现的序列中选择.Legend.点击OK，将其放在pcb板框边就可以了。 9直接F9或者在tools菜单下选择Generate CAM file就会在指定的目录中加入钻孔文件。如下图。

Protel DXP2004生成Gerber文件和钻孔文件的一般步骤

Protel DXP2004生成Gerber文件和钻孔文件的一般步骤这里针对的是一般情况下、没有盲孔的板子。 1、首先是生成Gerber Files：打开PCB文件，在DXP2004中选择菜单File-Fabrication Outputs-Gerber Files，进入生成Gerber 文件的设置对话框。 ·单位选择? 英寸，格式选择2:5 这样可以支持的精度会高一些（这些也可以先跟制板厂联系一下确认）·在Layers中，选中“include unconnected mid-layer pads”，同时Plot Layers选择All Used Mirror Layers全都不选，然后在右侧选中相关的机械层。 ·Drill Drawing中什么都不选，保持默认即可。 ·在Apertures中，选择Embedded apertures(RS274X) ·Advanced中其余项都保持默认，主要是选择“Suppress leading zeroes”（此项也可与制板厂联系确认） ·点击确认，会自动生成Gerber文件，此时生成一个cam文件，此文件可以不保存，因为我们要交制板厂的文件已经在项目的目录里面建了个子目录叫作“Project Outputs for xxx”，各个层的gerber都存在里面了。 2、然后是生成NC Drill Files： ·同样，在DXP2004中选择菜单File-Fabrication Outputs-NC Drill Files，进入生成NC Drill 文件的设置对话框．此处的选择要跟前面Gerber文件中的保持一致：英寸-2:5-Suppress leading zeroes 其它选项保持默认，点击OK 确认一下随后弹出的钻孔数据对话框，然后就会自动生成NC Drill Files了，同样的，生成的文件会在那个子目录里，而CAM文件可以不用保存 3、将含有以上生成的文件的那个子目录“Project Outputs for xxx”，打个包，就可以发给制板厂了，呵呵。 1）前提是PCB已经画好，进入导Gerber文件的菜单：File-Fabrication Outputs-Gerber Files ）单位和精度设置：* E! c! L ^: d 8 ~$ W$ X. S, L' n3 v5 n0 d& A0 s 2 ，格“英寸”选择“一般”里面，“单位”在当然，式选择2:5 ,这个尺寸精