alter-PCI核学习总结

Altera PCI 核学习总结

1.PCI核工作模式

PCI核在生成时可选择两种工作模式：master/target模式和target模式；其中master/target模式下，PCI核可申请控制总线，作为master给其他PCI设备通信；也可以作为slave设备与master PCI设备通信；而在target模式，只能作为slave设备被其他PCI设备访问。在以上两种工作模式下，根据读写数据位宽（32bit和64bit），把PCI核分为4种：PCI_mt64、PCI_t64、PCI_mt32、PCI_t32；

在本设计中使用PCI_t32模式，即target工作模式，读写数据位宽32bit；故以下的介绍中主要针对PCI_t32模式的使用说明；

2.在quartus中例化PCI核

注意界面右边的IP Catalog部分，在这里选择你想要IP核，如果界面上没有这个选择部分，则通过点击Tools --> IP Catalog 调出来；

在Library -> interface protocols 中点击PCI

点开PCI后可以看到PCI Compiler v14.1，双击；

填写PCI核的命名（pci_core），选择生成IP核的相关代码是VHDL 或 Verilog，按自己需求选；点击OK；

跳转出此界面，有6个选项，

（1）about this core ：里面介绍了此IP 核的一些基本信息，例如版本、发布时间和能支持的FPGA器件型号；

（2）documentation：PCI核使用的指导文档

（3）quartus II constraints ：关于PCI核的约束文件

（4）step 1 ：parameter ：用来设置PCI核基本参数

compact PCI为紧凑型PCI接口，在接口协议上没有区别，只是在硬件接口连接上有区别；故按照硬件设计选在PCI或CompactPCI。

Master/Target 或 Target Only，两者区别为：

如：目前有3个CPU在PCI总线上，分别标号CPU1,CPU2,CPU3，其中CPU1为

HOST,CPU2/3为Target,CPU1 HOST为PCI总线分配PCI空间等资源并赋予Target

一定的读写权限;资源分配完毕，3个CPU可以相互访问，当CPU1访问(读写)CPU2/3时，CPU1是Master,当CPU2访问CPU1/3时，CPU2就是Master；被访问的对象就是Slaver；也就是CPUx要访问PCI总线上的设备时先要向PCI HOSTS（CPU1上的总线控制器）申请对总线的操作，占有了这总线的操作的CPU就是Master;

在这个步骤下选择PCI和master/target，然后点击Next；

填写参数值；

填写Base address register值，点击Next；

点击Finish；

（5）step2 ：set up simulation ：

生成仿真模型，点击OK

（6）step3 ：generate

3.PCI核引脚信号说明

以上信号列表中，PCI signal 是主设备端控制的信号；凡是local-side信号都是本地端控制的信号；在本设计中使用时，主设备端指CPU，本地端就是FPGA，所以在代码设计中，只要控制local_side信号就可以了。本地端的信号在PCI_mt64、PCI_t64、PCI_mt32、PCI_t32

四种模式下，使用情况不同，有的信号用不到。

4. PCI_t32数据读写方式

PCI_t32的读写方式由以下四种：

（1）32-bit single-cycle memory read/write

（2）32-bit burst memory read/write

（3）I/O read/write

（4）Configuration read/write

在本设计中使用single-cycle memory read/write方式，即单周期内存读写方式；

5.目标读事务

单个内存读目标事务时序波形图

6.目标写事务

单个内存写目标事务时序波形图

7.配置寄存器介绍

在PCI核中定义了64字节的配置空间，用来定义设备属性、控制PCI功能和提供PCI 的状态信息；

（1）vendor ID

只读，标识设备生产厂商，默认值由altera厂商设定的0x1172，也可例化IP

核时修改；

（2）Device ID

只读，标识设备类型，默认值0x0004，也可在例化IP核修改；

（3）command register

读/写，用来设置PCI的基本功能

（4）status register

PCI总线相关的事件状态信息，可以从寄存器中读取状态信息，但是不能写

入寄存器数据，只能进行清除，即向某个bit位写1时，就会把相应的bit

位清零；如果写0，则不变；

（5）Revision ID

只读，标识器件的版本编号，由生产厂商设定，也可在例化IP时修改；（6）Class code

只读，默认值为0XFF0000；

（7）Header type

8bit只读；bit[6:0]的值为0表示普通PCI设备，值为1表示PCI桥，值为2表示cardbus；bit[7]是否为单功能设备；bit7为0值，表示为单功能设备；（8）Base address register

基地址寄存器共有6个，都是相同的属性；使用时必须按序使用，必须从bar0开始使用；每个BAR的bit0支持只读，用来指明当前的地址空间是内存或IO；

0时指内存地址，1时只IO地址；可在例化IP核时修改；通过对代码学习，理解BAR地址就如同地址总线，每个地址对应一个设备（如某个寄存器）或对应一个设备中的某个地址（如Flash的某个地址）；在使用时，通过译码地址，

确定数据的去向；