实时视频处理中的乒乓缓存控制器

摘要

缓存技术本来是分布式计算环境中的重要技术。它可以改善系统的整体性能(如吞吐量、查询响应时间等)，在构建大规模视频服务系统时，可减少对磁盘的访问，提高系统性能。高速数据采集系统中，在存储设备的前端加一级缓存，可使低速存储设备无丢失地记录高速数据。不仅如此，现在比较高速CPU的性能参数时，一个重要的指标就是看其是否具有高速缓存。

实时视频数据处理系统中，乒乓缓存结构是协调数据传输和处理速度的必要环节，其核心是乒乓缓存控制器。本文比较了FIFO、双口RAM和乒乓缓存结构3种数据缓冲电路的优缺点；讨论乒乓缓冲控制器的结构和原理；应用FPGA 设计，给出逻辑仿真。实验结果表明：该设计可广泛应用于实时视频数据的无缝缓冲和高速处理系统，提高系统效率。

关键字:乒乓缓存控制器实时视频处理FPGA DSP

Abstract

Cache technology was an important technique in distributed computing environment. It can improve the overall performance of the system ( such as throughput, query response time ), in the construction of large-scale video service systems, reduces disk access, improving the performance of the system. High speed data acquisition system, stored in the front end of a second level cache, the low speed memory device without loss record of high speed data. Not only that, now relatively high-speed CPU performance parameter, is an important indicator of whether a cache.

Real time video data processing system, ping-pang buffer structure is the coordination of data transmission and processing speed necessary link, its core is the ping pong cache controller. This paper compares the FIFO, a dual port RAM and ping-pang buffer structure of 3 kinds of data buffer circuit and disadvantages; discussion of ping-pang buffer controller structure and principle; application FPGA design, gives the logic simulation. The experimental results show that: the design can be widely applied in the real-time video data seamless buffering and high-speed processing system, improve the efficiency of the system.

Key words:ping-pang cache structure;real-time video processing system;

FPGA;DSP

目录

摘要 ............................................................................................................................... I Abstract ........................................................................................................................ I I 第1章绪论.. (1)

1.1DSP简介 (1)

1.2FPGA简介 (2)

1.3毕业设计结构介绍 (4)

第2章实时视频处理 (4)

2.1实时处理视频研究背景 (4)

2.2色彩空间转换 (5)

2.3实时图像和视频处理功能 (6)

2.3.1实时视频处理中的难点 (7)

2.3.2实时视频处理系统结构 (8)

第3章乒乓缓存控制器的设计与实现 (9)

3.1常用数据缓存结构的优缺点比较 (9)

3.1.1双口RAM结构 (9)

3.1.2FIFO结构 (9)

3.1.3乒乓缓存结构 (9)

3.2乒乓缓存结构的特点 (10)

3.3SRAM (10)

3.3.1SRAM的规格 (10)

3.3.2SRAM的基本特点 (11)

3.3.3SRAM的主要用途 (11)

3.3.4SRAM与SDRAM的比较 (11)

3.4乒乓缓存结构在视频处理系统中的应用 (13)

3.4.1视频处理系统的硬件结构 (13)

3.4.2乒乓缓存结构的设计 (14)

3.4.3乒乓缓存控制器接口 (14)

3.5解码芯片SAA7113 的初始化与控制 (17)

3.5.1SAA7113的基本原理与应用 (17)

3.5.2SAA7113的寄存器简要介绍 (18)

3.5.3SAA7113寄存器的配置方法 (18)

3.5.4对SAA7113初始化和控制 (19)

第4章仿真流程与结果 (19)

4.1ModelSim介绍 (19)

4.2仿真结果 (21)

第5章结论 (23)

致谢 (24)

参考文献 (25)

附录1视频解码芯片SAA7113 的初始化程序段 (26)

第1章绪论

1.1D SP简介

数字信号处理（Digital Signal Processing）是一门以众多学科为理论基础又广泛应用于许多领域的新兴学科。数字信号处理就是对这样的数字信号进行分析、处理，它侧重于理论分析、算法确定及软件实现，如快速傅立叶变换（FFT）、卷积、数字滤波等。要实现这些算法，就需要特殊的硬件支持，故DSP（数字信号处理器）芯片应运而生。

DSP（digital signal processor）是一种独特的微处理器，是以数字信号来处理大量信息的器件。其工作原理是接收模拟新号，转换为0或1的数字信号。再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。它的强大数据处理能力和高运行速度，是最值得称道的两大特色。

DSP微处理器（芯片）一般具有如下主要特点：

（1）在一个指令周期内可完成一次乘法和一次加法；

（2）程序和数据空间分开，可以同时访问指令和数据；

（3）片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问；

（4）具有低开销或无开销循环及跳转的硬件支持；

（5）快速的中断处理和硬件I/O支持；

（6）具有在单周期内操作的多个硬件地址产生器；

（7）可以并行执行多个操作；

（8）支持流水线操作，使取指、译码和执行等操作可以重叠执行。当然，与通用微处理器相比，DSP微处理器（芯片）的其他通用功能相对较弱些。

DSP的优点：

（1）对元件值的容限不敏感，受温度、环境等外部因素影响小；

（2）容易实现集成；

（3）可以分时复用，共享处理器；

（4）方便调整处理器的系数实现自适应滤波；

（5）可实现模拟处理不能实现的功能：线性相位、多抽样率处理、级联、易于存储等；

（6）可用于频率非常低的信号。

DSP的缺点：

（1）需要模数转换；

（2）受采样频率的限制，处理频率范围有限；

（3）数字系统由耗电的有源器件构成，没有无源设备可靠。

1.2F PGA简介

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

目前以硬件描述语言（Verilog 或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC 设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。

系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。

FPGA一般来说比ASIC（专用集成芯片）的速度要慢，无法完成复杂的设计，而且消耗更多的电能。但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。另外一种方法是用CPLD（复杂可编程逻辑器件备）。

早在1980年代中期，FPGA已经在PLD设备中扎根。CPLD和FPGA包括了一些相对大数量的可编辑逻辑单元。CPLD逻辑门的密度在几千到几万个逻辑单元之间，而FPGA通常是在几万到几百万。

CPLD和FPGA的主要区别是他们的系统结构。CPLD是一个有点限制性的结构。这个结构由一个或者多个可编辑的结果之和的逻辑组列和一些相对少量的锁定的寄存器。这样的结果是缺乏编辑灵活性，但是却有可以预计的延迟时间和逻辑单元对连接单元高比率的优点。而FPGA却是有很多的连接单元，这样虽然让它可以更加灵活的编辑，但是结构却复杂的多。

CPLD和FPGA另外一个区别是大多数的FPGA含有高层次的内置模块（比如加法器和乘法器）和内置的记忆体。因此一个有关的重要区别是很多新的FPGA支持完全的或者部分的系统内重新配置。允许他们的设计随着系统升级或者动态重新配置而改变。一些FPGA可以让设备的一部分重新编辑而其他部分继续正常运行。

尽管FPGA和CPLD都是可编程ASIC器件，有很多共同特点，但由于CPLD

和FPGA结构上的差异,具有各自的特点：

（1）CPLD更适合完成各种算法和组合逻辑，FPGA更适合于完成时序逻辑。换句话说，FPGA更适合于触发器丰富的结构，而CPLD更适合于触发器有限而乘积项丰富的结构。

（2）CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的，而FPGA的分段式布线结构决定了其延迟的不可预测性。

（3）在编程上FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来编程，FPGA主要通过改变内部连线的布线来编程；FPGA可在逻辑门下编程，而CPLD是在逻辑块下编程。

（4）FPGA的集成度比CPLD高，具有更复杂的布线结构和逻辑实现。

（5）CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FASTFLASH技术，无需外部存储器芯片，使用简单。而FPGA的编程信息需存放在外部存储器上，使用方法复杂。

（6）CPLD的速度比FPGA快，并且具有较大的时间可预测性。这是由于FPGA是门级编程，并且CLB之间采用分布式互联，而CPLD是逻辑块级编程，并且其逻辑块之间的互联是集总式的。

（7）在编程方式上，CPLD主要是基于E2PROM或FLASH存储器编程，编程次数可达1万次，优点是系统断电时编程信息也不丢失。CPLD又可分为在编程器上编程和在系统编程两类。FPGA大部分是基于SRAM编程，编程信息在系统断电时丢失，每次上电时，需从器件外部将编程数据重新写入SRAM中。其优点是可以编程任意次，可在工作中快速编程，从而实现板级和系统级的动态配置。

（8）CPLD保密性好，FPGA保密性差。

（9）一般情况下，CPLD的功耗要比FPGA大，且集成度越高越明显。

FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。现场可编程门阵列（FPGA）是可编程器件。与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构，FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。

FPGA的基本特点：

（1）采用FPGA设计ASIC电路（专用集成电路），用户不需要投片生产，就能得到合用的芯片。

（2）FPGA可做其它全定制或半定制ASIC电路的中试样片。

（3）FPGA内部有丰富的触发器和I/O引脚。

（4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。

（5）FPGA采用高速CMOS工艺，功耗低，可以与CMOS、TTL电平兼容。

可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。

FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。

加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM 即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。

1.3毕业设计结构介绍

第一章的绪论部分主要介绍了DSP和FPGA的相关知识。

第二章介绍了实时视频处理系统，从而得到实时视频处理系统中的难点就是缓存技术。

第三章的第一部分首先介绍了三种缓存结构的不同特点，最终决定选用乒乓缓存控制器作为本设计的缓存结构；第二部分详细介绍了乒乓缓存控制器的特点；第三部分介绍了乒乓缓存控制器中的SRAM；第四部分进入设计主题：实时视频处理器中的乒乓缓存控制器的设计与实现；第五部分又简单介绍了视频解码芯片SAA7113。

第四章介绍了乒乓缓存控制器的仿真结果。

第五章得出了了本篇设计的结论。

第2章实时视频处理

2.1实时处理视频研究背景

随着数字融合的进一步发展，系统的设计和实现需要更大的灵活性，以解决将完全不同的标准和要求集成为同类产品时引发的诸多问题。本文介绍FPGA 在视频处理中的应用，与ASSP和芯片组解决方案相比，FPGA可根据当前(中国)

设计工程师的实际需求提供不同层次的灵活性，并保持明显优于传统DSP的性能。

实时视频处理对系统性能的要求极高，因此几乎所有只具最简单功能的通用DSP都不具备这项功能。可编程逻辑器件允许设计人员利用并行处理技术实现视频信号处理算法，并且只需单个器件就能实现期望的性能。基于DSP的解决方案通常需要在单板上嵌入许多DSP，以得到必需的处理能力，这无疑将增加程序资源开销和数据存储器资源开销。通过在实时环境下进行视频处理，系统工程人员可将帧存储器需求和数据缓冲需求降至最低，而在非实时应用中则无需如此。随着业界积极推动高质量视频开发以及压缩格式的不断改进，系统处理速度也不断提高。可编程逻辑器件也采用了专用寻呼设备中广泛采用的FPGA器件架构。由于FPGA工艺的发展遵循摩尔定律，因此与稍早开发的同种产品相比，新产品能以更具吸引力的成本优势实现相同的功能和性能。

这种趋势的一大源动力来自网络、广播、处理和显示技术的融合，即业界所称的“数字融合”。由于在极窄的传输信道(如无线信道)上发送高带宽视频数据并保持适当的业务质量(QoS)极其困难，因此设计人员展开了广泛的研究，致力于改进纠错、压缩和图像处理技术，这些研究均建立在FPGA实现的基础上。

2.2色彩空间转换

视频系统另一重要部分是色彩空间转换，该工艺规定了图像的表示方法，例如由一种色彩格式转化为另一种不同的色彩格式。人眼感测器只能检测到波长介于400nm至700nm之间的可见光，这些感测器称为圆锥细胞，具有三种不同的类型：红光圆锥细胞、绿光圆锥细胞和蓝光圆锥细胞。如果单波长的光可见，这三种感测器的相对反应能使我们鉴别出光的颜色。该现象极具实用价值，因为这意味着我们只需简单地按不同比例将上述三种光混合，就能生成各种颜色的光。这就是著名的三色原理，它在彩电系统中获得了广泛的应用。

我们可以在3维立方体中通过绘制三原色(即红色、绿色和蓝色，简写为RGB)的构成比率图以表示各种颜色，其中黑色位于原点，而白色则位于原点的斜对角。得到的立方体就是著名的RGB色彩空间。

不管最终的显示媒质是纸张、LED、CRT或等离子显示器，图像总可细分为很多个像素(例如HDTV可具备1920×1080 个像素)。同时每种媒质之间又存在些许差异，但其基本原理都是每个像素由一定比例的红色、绿色或蓝色构成，构成的比例取决于驱动显示的电压信号。

利用RGB格式处理图像时，每个像素由3个分别对应于三原色的8位或10位字确定，因而这不是一种最高效的处理方法。这种格式下，必须在所有的红色、绿色和蓝色信道上对像素进行操作，所需的存储空间和数据带宽毫无疑问将比其它可供选择的色彩格式更大。为了解决这个问题，许多广播标准(如欧洲的PAL

和北美的NTSC电视系统)均采用亮度和色度视频信号。因此，不同的色彩格式之间需要一种能互相转换的机制，即色彩空间转换(图2-1)。

图2-1色彩空间转换

用硬件实现这些电路则相对比较简单，只需要知道从一种格式映射到另一种格式的系数。最通用的一种转换是由RGB格式转换至YCbCr 格式(反之则从YCbCr 格式转换至RGB格式)。研究表明，人眼察觉到的光亮度信息(Y)的60％至70％来自绿色光。红色和蓝色信道实际上只是亮度信息的复制，因此这些重复信息完全可以去除掉。最终的结果是图像可用表征色度和亮度的信号来表示。在这种格式下，8位系统规定亮度的取值范围介于16至235之间，而Cb和Cr 信号的取值范围介于16至240之间，并规定128表示亮度为0。

可用如下的方程将YCbCr空间中的色彩转换为RGB色彩空间中的色彩：R'=1.164*(Y-16)+1.596*(Cr-128)

G'=1.164*(Y-16)-0.813*(Cr-128)-0.392*(Cb-128)

B'=1.164*(Y-16)+1.596*(Cr-128)

R'G'B' 表示图像灰度校正RGB值。例如，CRT显示器的信号振幅与输出密度之间存在非线性，如果在显示信号之前进行图像灰度校正，就能使信号振幅与输出密度间的关系趋于线性。输出增益同样必须限定低于特定的阀值，以减少图像暗区中的传输噪声。

我们可以采用许多可行的方法实现所需的乘积功能，如利用内存、逻辑器件或嵌入式乘法器。显然，HDTV系统所需的74.25MHz数据率可轻松地达到，而且还可以尝试不同的设计折衷考虑，如系统精确度和设计范围之间的折衷。例如，为了保证3％的转换误差，YCbCr至RGB色彩空间转换器的设计尺寸可以至少减小一半。这或许超出了大多数显示器产品所能承受的范围，但仍然能被其它的应用系统接受，如机器视觉或安全系统。采用FPGA的系统架构就能调整应用系统的算法，由此实现最佳的性能和效率。

2.3实时图像和视频处理功能

标准DSP自身性能上的缺陷促进了专门解决此难题的专用设计芯片(如媒质

处理器)的发展。但是，这些器件极低的灵活度往往使其局限于非常有限的应用中并容易产生性能瓶颈。在高分辨率系统(如HDTV和医疗成像系统)中，基于处理器的方法受到的限制尤为明显。从根本上讲，处理器的分辨率受限于分配给滤波器每个抽头或每个转换阶段时钟周期的数目。一旦达到极限条件，通常除了增加额外的DSP部件外别无选择。FPGA可以通过定制调整提供最具实用价值的高性能高效率产品。设计人员可在适用范围和速率之间进行折衷考虑，从而以比DSP时钟低得多的速率实现指定功能。

例如Visicom公司发现，在中值滤波器应用中，DSP处理器需要67个时钟周期执行算法，而FPGA只需工作在25MHz频率下，因为FPGA能并行实现该功能。实现上述功能的DSP必须工作在1.5GHz频率下，可见在此特定应用中，FPGA解决方案的处理能力可以达到100MHz DSP处理器的17倍。

许多实时图像和视频处理功能均适合于用FPGA器件来实现，包括：图像旋转、图像缩放色彩校正和色度校正、阴影增强、边缘检测、直方图功能、锐化、中值滤波器和斑点分析等。

许多功能都针对特定的应用和系统，并构建在核心架构(如2D-FIR滤波器)之上。我们可以利用HDL设计语言或高级内核设计工具(如Xilinx CoreGen软件)中的DSP程序块迅速实现这些功能。此外，还能通过系统级设计方法，利用Matlabs Simulink和Altera DSP_Builder工具进一步减少设计和仿真时间。

2.3.1实时视频处理中的难点

缓存技术本来是分布式计算环境中的重要技术。它可以改善系统的整体性能(如吞吐量、查询响应时间等)，在构建大规模视频服务系统时，可减少对磁盘的访问，提高系统性能。高速数据采集系统中，在存储设备的前端加一级缓存，可使低速存储设备无丢失地记录高速数据。不仅如此，现在比较高速CPU的性能参数时，一个重要的指标就是看其是否具有高速缓存。

随着数字多媒体技术的不断发展，实时视频数据处理的一个突出问题就是数据量庞大，特别是在图像帧率及分辨率要求较高的场合，仅用专用的视频压缩芯片(Video ASIC)、专用的视频信号处理器(Video DSP)或通用的高性能数字信号处理芯片(DSP)，均无法获得令人满意的效果。为此，人们提出了多种解决方案。其中比较有代表性的方案有两种：一是在中央控制器的调度下，两片或多片视频处理芯片并行对实时视频进行处理，二是整个实时视频处理系统由视频采集系统和视频压缩系统组成，其中视频采集系统负责接收原始的视频数据并对其进行一定的预处理，视频压缩系统负责接收视频采集系统预处理后的数据并进行压缩。本设计采用第二种方法，并在此方法中应用FPGA设计乒乓缓存控制器，实现实时视频数据流的无缝缓冲和处理。

系统采用高速DSP为核心处理器。基于FPGA实现视频采集和显示单元，

并在此基础上。设计出适应于高速DSP和FPGA系统的乒乓缓存结构。文中重点对乒乓缓存结构的数字图像输入、输出缓冲电路进行研究，探讨其原理及特点，并根据DSP图像处理系统的具体应用环境．给出其设计方案。

2.3.2实时视频处理系统结构

数字视频处理系统的突出特点是，视频数据的流量非常大，且对系统处理的实时性要求比较高。因此，系统必须建立快速、有序的视频数据输入、输出机制，尽可能采用高速的FPGA，并在此基础上，采用适应于高速DSP和FPGA处理系统的乒乓缓存结构。

虽然视频信号处理的需求多种多样，但数据处理的流程都遵循数据采集、格式转换、数据接收、数据计算和数据通信的步骤。图2-2所示为基于FPGA和DSP的实时视频信号处理框架。

图2-2实时视频信号处理框架

视频信号转换模块由视频信号处理器完成视频信号从模拟信号到数字信号的转换，图像信号与其他信号的分离、视频信号的格式转换等，最终提供后端可以处理的数字视频数据。视频数据计算模块首先接收来自前一个模块的数字视频数据，然后完成对数字视频数据的计算。数据接收由FPGA完成，数据计算由DSP完成；通信模块则实现与外界的数据交换。

在实时视频处理系统中．视频图像经过视频解码器件由FPGA控制送给DSP 进行处理。由DSP根据不同的捕获方式算出相应的脱靶量(脱靶量即为飞行目标与预定位置的差值)，再将图像信息经FPGA控制送给视频编码芯片显示出结果。在整个过程中，多个图像模块是依次对同一个图像信息进行处理，具有较为明显的流水特性。因此，采用了适合对数据流进行流水线式处理、能高效完成大量实时视频数据处理的乒乓缓存结构。

实时视频处理系统的核心是高速DSP器件．其系统结构如图2-3所示。其中，高速DSP芯片通过EMIF接口与周边电路相连．构成系统处理的核心，视频编、解码电路则完成标准模拟视频和数字视频之间的相互转换。在此电路中，输入缓存和输出缓存电路的作用是为恒速的视频编解码与变速的DSP图像处理

过程之间提供适应通道。

图2-3高速DSP处理系统结构

本设计重点实现的是视频数据计算模块中的输入乒乓缓存结构。如果经DSP 编码的信号需要输出并解码，同样可以设计输出乒乓缓存结构，原理一样。

第3章乒乓缓存控制器的设计与实现

3.1常用数据缓存结构的优缺点比较

实时视频处理系统中，为了给恒速的视频编解码与变速的DSP图像处理过程之问提供适应通道设计了输入缓存和输出缓存电路。输入和输出缓存电路一般有三种结构形式：双口RAM结构、FIFO结构和乒乓缓存结构。

3.1.1双口RAM结构

双口RAM是在一个SRAM存储器上具有两套完全独立的数据线、地址线和读写控制线，并允许两个独立的系统同时对该存储器进行随机性的访问。

3.1.2FIFO结构

FIFO是一种先进先出存储器，在FPGA中主要用来缓冲数据和隔离时钟或相位差异。其使用一个双端口存储器存放数据，数据发送方在一端写入数据，接收方在另一端读出数据。FIFO的存储介质是双端口RAM，所以读写操作在两端可以同时进行。访问FIFO时仅需要读写线和控制信号线，而不需要地址线，因此利用FIFO实现采集数据的缓存具有接口简单，读写方便的优点。

异步FIFO的读写时钟采用各自独立的不同的时钟，是异步时钟接口电路一种简便、快捷的解决方案。它可以在两个不同时钟系统之间快速而方便地传输实时数据。在网络接口、图像处理等方面，异步FIFO得到了广泛的应用。

最简单的FIFO实现方法是通过Quartus II自带的参数化模型库LPM例化一块自定义参数的FIFO，实现方便且工作可靠。由于FIFO在工程应用中非常常用，另外当器件内部RAM资源不够或者没有RAM资源（如CPLD）时，就需要针对一块双口RAM进行FIFO设计。

3.1.3乒乓缓存结构

输入数据流通过输入数据选择单元等时地将数据流分配到两个数据缓冲区。

在第1个缓冲周期，将输入的数据流缓存到数据缓冲模块1上。在第2个缓冲周期，通过输入数据选择单元的切换，将输入的数据流缓存到数据缓冲模块2；同时，将数据缓冲模块1缓存的第1个周期的数据通过输出数据选择单元的选择，送到运算处理单元进行处理；在第3个缓冲周期，再次切换数据的输入与输出缓冲模块。如此循环，周而复始。

从容量大小来看，双口RAM比FIFO要大一些，但总的来说，这两种缓冲结构的存储容量还是相对较小，不是特别适合高速图像处理系统。然而，乒乓缓存结构可以弥补这个缺陷，故要选用乒乓缓存结构作为输入和输出缓存电路的结构形式。

3.2乒乓缓存结构的特点

乒乓缓存结构实际上相当于一个双口RAM，但它与普通的双口RAM又有所不同，主要表现在：

（1）普通双口RAM是由单个存储体构成的IC，具有两套完全独立的数据线、地址线、读写控制线，乒乓缓存结构则由包含两个相互独立存储体的多片IC 构成。从而使其在结构、速度和容量等方面具有更大的灵活性。

（2）双口RAM允许两个独立的系统同时对该存储器进行随机访问，但是双口RAM在访问同一地址时，指向的必定是存储器体内的同一储存单元，而乒乓缓存结构则分别指向属于SRAM1和SRAM2的两个不同的储存单元。

（3）乒乓缓存结构双口指向的存储区(SRAM1还是SRAM2)可以由外部信号来控制，而普通双口RAM则必须由地址线来控制。

乒乓缓存结构的上述3个特点，决定了可以用相对较便宜的高速大容量SRAM、外围逻辑器件构成比双口RAM以及高速FIFO更适合视频处理系统所需要的缓冲存储器。

3.3S RAM

SRAM是英文Static RAM的缩写，它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。

SRAM不需要刷新电路即能保存它内部存储的数据。而DRAM（Dynamic Random Access Memory)每隔一段时间，要刷新充电一次，否则内部的数据即会消失，因此SRAM具有较高的性能，但是SRAM也有它的缺点，即它的集成度较低，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积，且功耗较大。所以在主板上SRAM存储器要占用一部分面积。

3.3.1SRAM的规格

一种是置于CPU与主存间的高速缓存，它有两种规格：一是固定在主板上的高速缓存（Cache Memory ）；二是插在卡槽上的COAST（Cache On A Stick）扩充用的高速缓存，另外在CMOS芯片1468l8的电路里，它的内部也有较小容

量的128字节SRAM，存储我们所设置的配置数据。

还有一种是为了加速CPU内部数据的传送，自80486CPU起，在CPU的内部也设计有高速缓存，故在Pentium CPU就有所谓的L1 Cache（一级高速缓存）和L2Cache（二级高速缓存）的名词，一般L1 Cache是内建在CPU的内部，L2 Cache 是设计在CPU的外部，但是Pentium Pro把L1和L2 Cache同时设计在CPU的内部，故Pentium Pro的体积较大。最新的Pentium II又把L2 Cache移至CPU内核之外的黑盒子里。SRAM显然速度快，不需要刷新的动作，但是也有另外的缺点，就是价格高，体积大，所以在主板上还不能作为用量较大的主存。

3.3.2SRAM的基本特点

（1）优点：速度快；不必配合内存刷新电路，可提高整体的工作效率。

（2）缺点：集成度低；功耗较大，相同的容量体积较大，而且价格较高，少量用于关键性系统以提高效率。

（3）SRAM使用的系统：

①CPU与主存之间的高速缓存。

②CPU内部的L1/L2或外部的L2高速缓存。

③CPU外部扩充用的COAST高速缓存。

④CMOS 146818芯片（RT&CMOS SRAM）。

3.3.3SRAM的主要用途

SRAM主要用于二级高速缓存(Level2 C ache)。它利用晶体管来存储数据。与DRAM相比，SRAM的速度快，但在相同面积中SRAM的容量要比其他类型的内存小。

SRAM的速度快但昂贵，一般用小容量的SRAM作为更高速CPU和较低速DRAM 之间的缓存（cache）.SRAM也有许多种，如AsyncSRAM (Asynchronous SRAM,异步SRAM)、Sync SRAM (Synchronous SRAM,同步SRAM)、PBSRAM (Pipelined Burst SRAM, 流水式突发SRAM)，还有INTEL没有公布细节的CSRAM等。

3.3.4SRAM与SDRAM的比较

SDRAM(Synchronous Dynamic Random Access Memory)同步动态随机存取存储器，同步是指Memory工作需要步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是由指定地址进行数据读写。目前的168线64bit带宽内存基本上都采用SDRAM芯片，工作电压3.3V电压，存取速度高达7.5ns，而EDO内存最快为15ns。并将RAM与CPU以相同时钟频率控制，使RAM与CPU 外频同步，取消等待时间,所以其传输速率比EDO DRAM更快。

SDRAM从发展到现在已经经历了四代，分别是：第一代SDR SDRAM，第

二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM。第一代与第二代SDRAM均采用单端（Single-Ended）时钟信号,第三代与第四代由于工作频率比较快，所以采用可降低干扰的差分时钟信号作为同步时钟。SDR SDRAM 的时钟频率就是数据存储的频率，第一代内存用时钟频率命名，如pc100，pc133则表明时钟信号为100或133MHz，数据读写速率也为100或133MHz。之后的第二，三，四代DDR（Double Data Rate）内存则采用数据读写速率作为命名标准，并且在前面加上表示其DDR代数的符号，PC-即DDR，PC2=DDR2，PC3=DDR3。如PC2700是DDR333，其工作频率是333/2=166MHz，2700表示带宽为2.7G。DDR的读写频率从DDR200到DDR400，DDR2从DDR2-400到DDR2-800，DDR3从DDR3-800到DDR3-1666。很多人将SDRAM错误的理解为第一代也就是SDR SDRAM，并且作为名词解释，皆属误导,SDR不等于SDRAM。

Pin:模组或芯片与外部电路电路连接用的金属引脚，而模组的pin就是常说的“金手指”。

SIMM：Sigle In-line Memory Module,单列内存模组。内存模组就是我们常说的内存条，所谓单列是指模组电路板与主板插槽的接口只有一列引脚（虽然两侧都有金手指）。

DIMM：Double In-line Memory Module，双列内存模组。是我们常见的模组类型，所谓双列是指模组电路板与主板插槽的接口有两列引脚，模组电路板两侧的金手指对应一列引脚。

RDIMM：registered DIMM，带寄存器的双线内存模块

SO-DIMM:笔记本常用的内存模组。

工作电压：

SDR：3.3V

DDR：2.5V

DDR2：1.8V

DDR3：1.5V

SRAM是靠双稳态触发器来记忆信息的；SDRAM是靠MOS电路中的栅极电容来记忆信息的。由于电容上的电荷会泄漏，需要定时给与补充，所以动态RAM需要设置刷新电路。但动态RAM比静态RAM集成度高、功耗低，从而成本也低，适于作大容量存储器。所以主内存通常采用SDRAM，而高速缓冲存储器（Cache）则使用SRAM，在存取速度上，SRAM>SDRAM。另外，内存还应用于显卡、声卡及CMOS等设备中，用于充当设备缓存或保存固定的程序及数据。

3.4乒乓缓存结构在视频处理系统中的应用

3.4.1视频处理系统的硬件结构

基于DSP+FPGA架构的视频处理系统主要由视频采集单元、视频处理单元和视频显示单元三部分组成。图像采集单元包括视频信号的采集，预处理，把输入的视频信号转换成系统能够处理的数字图像数据，并且按照一定的格式存储在确定的存储区域；图像处理单元应用图像处理算法实现系统要达到的捕获跟踪功能，该功能是图像处理系统的核心功能；图像显示单元提供简单的人机交互，完成系统初始化的设置，在系统运行过程中进行算法的切换以及图像处理结果的实时显示。

视频处理系统中．选用了TMS320C6416为核心处理器，DSP作为系统的视频图像处理单元，在系统复位后，经过二次加载将用户程序加载至DSP内部L2 SRAM，系统从程序人口开始运行。FPGA中存满一场数据将触发一次ED—MA 事件．EDMA控制器根据从FPGA来的EDMA事件，建立起EDMA链接通道，需处理的视频数据由该通道转移至DSP内部L2SRAM中实现双缓冲。图像识别算法将不和缓慢的片外SRAM打交道．直接从L2中滨取数据进行处理。处理完成后的目标位置信息等结果，由DSP转换成FPGA定义的字符码，井在场消隐期间经另一EDMA通道传输至FPGA定义的显存空间。

在系统的视频采集单元及视频显示单元中，FPGA提供了与通用视频编解码芯片(D／A，A／D)的无缝接口．在系统复位后负责采集视频信号以及视频信号的预处理，结果的OSD叠加。系统中选用的FPGA芯片为Ahera公司Cyclone 系列EPlCl2F324C8，就具有12060个IE、239616位的M4K—RAM的规模。众多的逻辑单元和内部RAM可以很好地与底层图像处理的SIMD结构相对应。此外，灵活的可编程输入输出单元以及丰富的I／0资源使其能够达到很高的数据通过率．跟底层图像处理的大数据量小邻域通讯特征也能很好地吻合。

图3-1视频处理系统硬件框图

3.4.2乒乓缓存结构的设计

实现乒乓缓存结构的关键是SRAM的选择以及控制器的设计。一般情况下，SRAM1和SRAM2，SRAM3和SRAM4都需选用两个速度、容量以及其他特性完全相同的静态存储器(这是由乒乓缓存结构实际工作时电路状态转换的对称性决定的)。SRAM器件的速度应高于外部电路所要求的数据输入和输出速度，其容量应不小于需要缓存的数据量。对于一个图像处理系统，假如需要缓存的数据量是1帧256X256的图像，那么所选单片SRAM的容量应大于或等于64KB。

实现乒乓缓存结构的外部逻辑一般较复杂，故常用高速FPGA 实现其控制器。其优点是：①将所有的控制逻辑集成在一块芯片上，可减小控制器的体积；

②根据外部信号处理电路的特点，可以灵活设计双口P1和P2、P3和P4以及控制信号S的输入形式(这是普通双口RAM所不具备的一个重要特点)；③SRAM 存储器接口SR1 、SR2信号的位置也可以根据电路板的实际需要来设计。若系统电路所决定的乒乓缓存结构双口P1和P2，P3和P4是包含地址、数据以及控制线在内的普通并行口，那么控制器实际上是一组“单刀双掷开关”。

3.4.3乒乓缓存控制器接口

输入乒乓缓存控制如图3-2所示，输入缓冲电路上游接视频解码器SAA7113，下游接DSP(需要解码时输出缓冲电路上游接DSP，下游接视频编码器) 对大多数A/D转换器来说，由于其仅具有并行数据输入/输出端口，没有地址和控制信号输出口，故无法直接对普通SRAM进行读/写操作，因而要求乒乓缓存控制器本身具有地址产生功能。必须增加地址产生逻辑。其中，CLK为A/D(或D/A)转换时钟，作为计数器的脉冲源；而计数器的输出端则提供SRAM的寻址线。

该图中， DB1接A/D 转换器SAA7113的数据输出端(或D/A 转换器的数据输入端)，CB1为读写使能信号。就A/ D 转换器而言，因其是恒定输出器件，故P1口CB1的RE 应恒接高，WE 应恒接低(而就D/A 转换器而言，因其是恒定输入器件，故P1口CB1的RE 应恒接低，WE 恒接高)。P2口接DSP 外存接口(EMIF)之CE0空间，DB2接DSP 的数据总线ED ，AB2接DSP 的地址总线AD 。工作时，数据从视频解码器输出到乒乓缓冲器，经缓冲后输入到DSP 的EMIF 外存空间，以备处理。其中，A/D 转换时钟SAA7113的CLK 作为计数器的计数脉冲，以产生地址线AB1；场同步信号VS 用于复位计数器，这意味着乒乓缓存的容量(亦即SR1、SR2的容量)为1场的视频数据。

图3-2 输入乒乓缓存控制

SAA7113是飞利浦公司视频解码系列芯片的一种，非常具有代表性，在很多视频产品如电视卡、MPEG2、MPEG4中都有应用，熟悉了7113的原理后，对其它系列芯片SAA7114、7115、7118就会很容易理解。SAA7113的主要作用是把输入的模拟视频信号解码成标准的“VPO”数字信号，相当于一种“A/D”器件。7113兼容全球各种视频标准，在我国应用时必须根据我国的视频标准来配置内部的寄存器，即初始化，否则7113就不能按要求输出，可以说对7113进行研发的主要工作就是如何初始化。对7113初始化需要通过I 2C 总线进行。

输出乒乓缓存控制如图3-3所示，P3口接DSP 外存接口(EMlF)之CE0空间，

DB3接DSP的数据总线ED，AB3接DSP的地址总线AD。工作时，数据从DSP 输出到乒乓缓冲器，经缓冲之后送到视频编码器件ADVTl79。P4口包含地址产生逻辑。其中，计数器的脉冲源为ADV7179的时钟。而计数器的输出端则提供了SRAM的寻址线，DB4接ADV7179的数据输入端，CB4为读写使能信号，对DA转换器而言，因其是恒定输人器件，故P4口CB4的RE应恒接低，WE恒接高。

图3-3 输出乒乓缓存控制

这样，从SAA7113过来的数字信号就可以在乒乓缓存控制器的控制下，像单刀双掷开关一样交替接通，将数据写入SDRAM，以便DSP进行处理，很好地解决了对高速数据的缓冲问题。

乒乓操作的最大特点是可通过输入数据选择单元和输出数据选择单元按节拍相互配合切换，从而将经过缓冲的数据流停顿地送到运算处理单元以进行运算和处理。如果把乒乓操作模块当作一个整体，从这个模块的两端看数据，输人数据流和输出数据流都是连续不断的。因此，乒乓缓存结构非常适合对数据流进行流水线式处理，以高效完成大量实时视频数据的无缝缓冲和处理，实时性好且可靠性强。