Hi3518 硬件设计 用户指南
Hi3518 硬件设计
用户指南
文档版本00B01
发布日期2012-08-15 D
r
a
f
t
版权所有 ? 深圳市海思半导体有限公司2012。保留一切权利。
非经本公司书面许可，任何单位和个人不得擅自摘抄、复制本文档内容的部分或全部，并不得以任何形式传播。
商标声明
、、海思和其他海思商标均为深圳市海思半导体有限公司的商标。
本文档提及的其他所有商标或注册商标，由各自的所有人拥有。
注意
您购买的产品、服务或特性等应受海思公司商业合同和条款的约束，本文档中描述的全部或部分产品、服务或特性可能不在您的购买或使用范围之内。除非合同另有约定，海思公司对本文档内容不做任何明示或默示的声明或保证。
由于产品版本升级或其他原因，本文档内容会不定期进行更新。除非另有约定，本文档仅作为使用指导，本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。
深圳市海思半导体有限公司
地址： 深圳市龙岗区坂田华为基地华为电气生产中心 邮编：518129 网址： https://www.360docs.net/doc/cf9535733.html, 客户服务电话： +86-755-28788858 客户服务传真： +86-755-28357515 客户服务邮箱：
support@https://www.360docs.net/doc/cf9535733.html,
D r
a f t
Hi3518 硬件设计 用户指南
前 言
前 言
概述
本文档主要介绍Hi3518芯片方案的硬件原理图设计、PCB 设计、单板热设计建议等。 本文档提供Hi3518芯片的硬件设计方法。
产品版本
与本文档相对应的产品版本如下。
产品名称 产品版本
Hi3518芯片
V100
读者对象
本文档（本指南）主要适用于以下工程师：
z 技术支持工程师 z
单板硬件开发工程师
修订记录
修订记录累积了每次文档更新的说明。最新版本的文档包含以前所有文档版本的更新内容。 修订日期 版本 修订说明
2012-08-15
00B01
第1次临时版本发布。
D r
a f t
t
f
a
r
D
Hi3518 硬件设计 用户指南
目 录
目 录
前 言................................................................................................................................................ i ii 1 原理图设计建议........................................................................................................................... 1-1
1.1 小系统设计建议 .......................................................................................................................................... 1-1
1.1.1 Clocking 电路 ...................................................................................................................................... 1-1 1.1.2 复位和Watchdog 电路....................................................................................................................... 1-1 1.1.3 JTAG Debug 接口 ............................................................................................................................... 1-2 1.1.4 Hi3518硬件初始化系统配置电路..................................................................................................... 1-3 1.1.5 DDR 电路设计 .................................................................................................................................... 1-5 1.1.6 Flash 原理图设计 ................................................................................................................................ 1-7 1.2 电源设计建议.............................................................................................................................................. 1-8
1.2.1 CORE 电源设计 .................................................................................................................................. 1-8 1.2.2 IO 电源设计 ........................................................................................................................................ 1-9 1.2.3 DDR 电源设计 .................................................................................................................................... 1-9 1.2.4 PLL 电源设计 ................................................................................................................................... 1-10 1.2.5 注意事项 .......................................................................................................................................... 1-10 1.3 外围接口设计建议 .................................................................................................................................... 1-11
1.3.1 USB 接口........................................................................................................................................... 1-11 1.3.2 MAC 接口 ......................................................................................................................................... 1-11 1.3.3 音视频接口 ...................................................................................................................................... 1-14 1.4 未使用管脚处理 ........................................................................................................................................ 1-15 1.5 Sensor 板设计 ............................................................................................................................................. 1-15
2 PCB 设计建议............................................................................................................................... 2-1
2.1 小系统PCB 设计建议 ................................................................................................................................ 2-1
2.1.1 小系统电源 ........................................................................................................................................ 2-1 2.1.2 时钟和复位电路................................................................................................................................. 2-1 2.1.3 DDR 信号设计 .................................................................................................................................... 2-2 2.1.4 Flash 设计 ............................................................................................................................................ 2-3 2.2 典型外围接口PCB 设计建议 .................................................................................................................... 2-4
2.2.1 USB 接口设计..................................................................................................................................... 2-4 2.2.2 网口设计 ............................................................................................................................................ 2-5
D r
a f t
Hi3518 硬件设计 用户指南
目 录
2.2.3 音视频电路设计................................................................................................................................. 2-6 2.2.4 其它 .................................................................................................................................................... 2-7
3 热设计建议................................................................................................................................... 3-1
3.1 工作条件...................................................................................................................................................... 3-1 3.2 电路热设计参考 .......................................................................................................................................... 3-2
3.2.1 原理图 ................................................................................................................................................ 3-2 3.2.2 PCB ...................................................................................................................................................... 3-2
D r
a f t
Hi3518 硬件设计 用户指南
插图目录
插图目录
图1-1 晶体振荡电路 ........................................................................................................................................ 1-1 图1-2 外部复位和Watchdog 典型设计电路................................................................................................... 1-2 图1-3 JTAG 连接方式及标准连接器管脚定义 ............................................................................................... 1-3 图1-4 Hi3518与DDR3的拓扑结构图 ............................................................................................................ 1-5 图1-5 Hi3518与DDR2的拓扑结构图 ............................................................................................................ 1-6 图1-6 DDR3应用中，差分时钟DDR_CLK_N 、DDR_CLK_P 一驱一应用............................................... 1-7 图1-7 DDR2和DDR3应用中，地址信号一驱一应用 .................................................................................. 1-7 图1-8 DDR3电源分压网络参考设计图（颗粒端） .................................................................................... 1-10 图1-9 MII 模式下的信号连接图（时钟由Hi3518提供）........................................................................... 1-12 图1-10 MII 模式下的信号连接图（时钟由外部提供）............................................................................... 1-12 图1-11 RMII 模式下的信号连接图（时钟由Hi3518提供） ...................................................................... 1-13 图1-12 RMII 模式下的信号连接图（时钟由外部提供） ............................................................................ 1-14
D r
a f t
t
f
a
r
D
用户指南
表格目录
表格目录
表1-1 JTAG Debug 接口信号 ........................................................................................................................... 1-2 表1-2 TEST_MODE 模式说明 ......................................................................................................................... 1-3 表1-3 信号描述 ................................................................................................................................................ 1-3 表1-4 单片SPI Flash 匹配设计推荐 ............................................................................................................... 1-8 表1-5 单片NAND Flash 匹配设计推荐.......................................................................................................... 1-8 表3-1 Hi3518A 工作环境参数.......................................................................................................................... 3-1 表3-2 Hi3518C 工作环境参数 .......................................................................................................................... 3-2
D r
a f t
1 原理图设计建议
1.1 小系统设计建议
1.1.1 Clocking电路
通过芯片内部的反馈电路与外部的24MHz晶体振荡电路一起构成系统时钟。
推荐晶振连接方式及器件参数如图1-1所示。
t
图1-1晶体振荡电路
另外，系统时钟还可以直接由外部的时钟电路产生时钟，通过XIN脚输入。
1.1.2 复位和Watchdog电路
Hi3518可通过判断POR_SEL管脚在上电时的状态选择内部复位或外部复位。
z当POR_SEL为低电平时，选择内部复位，主芯片上电后由内部POR（Power on Reset）电路对整个芯片进行复位（复位脉冲宽度约为140ms），此时RSTN管脚无
效；
z当POR_SEL为高电平时，选择外部复位，此时RSTN管脚为复位信号输入管
脚，要求的复位有效信号为低电平脉冲，脉冲宽度大于12个XIN管脚输入的时
钟周期（一般复位脉冲宽度为100ms～300ms）。
板级设计时，若选择外部复位，为了系统稳定，建议采用专用的复位芯片产生复位信
号。
系统异常时，可以通过WDG_RSTN管脚产生低电平脉冲，该脉冲触发外部的复位芯
片产生复位信号，但是WDG_RSTN不能直连至RSTN管脚。
需要注意的是，WDG_RSTN管脚为OD输出，必须外置上拉电阻，推荐电阻值为4.7k
Ω。
外部复位和Watchdog典型设计电路如图1-2所示。
图1-2外部复位和Watchdog典型设计电路
1.1.3 JTAG Debug接口
Hi3518 JTAG接口符合IEEE1149.1标准。PC可通过此接口连接Realview-ICE仿真
器，调试A9 CPU。JTAG Debug接口信号描述如表1-1所示。
表1-1JTAG Debug接口信号
信号名信号描述
TCK JTAG时钟输入，芯片内部下拉。建议单板下拉。
TDI JTAG数据输入，芯片内部上拉。建议单板上拉。
TMS JTAG模式选择输入，芯片内部上拉。建议单板上拉。
TRSTN JTAG复位输入，芯片内部下拉。正常工作建议单板下拉。如果
通过JTAG口连接Realview-ICE等调试器，建议单板上拉。
TDO JTAG数据输出。建议单板上拉。
单板上拉电阻、下拉电阻的阻值如图1-3所示。
Hi3518可以通过TEST_MODE管脚选择正常和测试两种工作模式，具体说明如表1-2所示。
表1-2TEST_MODE模式说明
TEST_MODE 模式说明
0 Hi3518正常工作模式。
1 Hi3518处于测试模式，此时可进行芯片DFT
测试。
JTAG连接方式及标准连接器管脚定义如图1-3所示。
图1-3JTAG连接方式及标准连接器管脚定义
1.1.4 Hi3518硬件初始化系统配置电路
Hi3518A支持SPI Flash、NAND Flash两种种启动模式，支持多种NAND Flash规格。
Hi3518C仅支持SPI Flash启动模式。Hi3518硬件初始化的过程中需要根据不同的需求
进行硬件配置。单板上通过上、下拉电阻实现。硬件配置信号描述如下表1-3所示。
表1-3信号描述
信号名方向说明
JTAG_EN I
JTAG debug选择。
0：Disable JTAG；
1：Enable JTAG。
信号名 方向说明
BOOT_SEL I 启动模式选择。
0：SPI FLASH ； 1：NAND FLASH 。
注意：Hi3518C 必须将BOOT_SEL 选择为0；因为
它没有NAND FLASH 启动模式。
NF_BOOT_PIN[4:0] I
NAND 类型选择。
00001：Page size 2k Bytes; ECC 1 bit;Block size:64
pages 00011：Page size 2k Bytes; ECC 4 bit;Block size:64 pages
00101：Page size 2k Bytes; ECC 24 bit;Block size:64 pages
00110：Page size 2k Bytes; ECC 1 bit;Block size:64 pages
01000：Page size 4k Bytes; ECC 4 bit;Block size:128 pages
01001：Page size 4k Bytes; ECC 4 bit;Block size:64 pages
01010：Page size 2k Bytes; ECC 4 bit;Block size:64 pages
01011：Page size 4k Bytes; ECC 24 bit;Block size:128 pages
01101：Page size 8k Bytes; ECC 24 bit;Block size:128 pages
10000：Page size 8k Bytes; ECC 24 bit;Block size:64 pages
10001：Page size 4k Bytes; ECC 24 bit;Block size:64 pages
10011：Page size 4k Bytes; ECC 1 bit;Block size:64 pages
10101：Page size 2k Bytes; ECC 4 bit;Block size:128 pages
11001：Page size 2k Bytes; ECC 24 bit;Block size:128 pages
SFC_ADDR_MODE I
SFC 地址长度选择。
0：3 Byte ； 1：4 Byte 。
D r
a f t
1.1.5 DDR电路设计
1.1.5.1 接口介绍
DDRC接口支持DDR2，接口电平标准为SSTL-18，也支持DDR3标准接口，接口电
平标准为SSTL-15。
Hi3518 DDRC有如下特点：
z提供1个DDRC接口；Hi3518A DDRC具备1个DDRn SDRAM片选，Hi3518C 无片选信号；支持数据总线位宽为16bit/8bit；Hi3518A地址总线位宽为14bit，
Hi3518C则为13bit。
z DDR2时，DDRC接口支持：16bit DDR2，器件最大容量Hi3518A为2Gb
=256MB，Hi3518C为1Gb=128MB；DDR时钟频率：300MHz -440MHz。
z DDR3时，DDRC接口支持：16bit DDR3，器件最大容量Hi3518A为2Gb
=256MB，Hi3518C为1Gb=128MB；DDR时钟频率：300MHz -440MHz。1.1.5.2 DDR拓扑结构
Hi3518典型外接DDR3 SDRAM拓扑结构如图1-4所示。典型外接DDR2 SDRAM拓
扑结构如图1-5所示。以单个DDRC接口为例。
图1-4Hi3518与DDR3的拓扑结构图
r
D
图1-5 Hi3518与DDR2的拓扑结构图
1.1.5.3 匹配方式设计建议 DQ 、DQS 双向信号
Hi3518 DDR 应用中DQ 、DQS_P/DQS_N 信号都是点对点拓扑：
z
外接DDR2时：
?
写数据(即Hi3518输出，下同)时，DQ 和DQS 信号直连，Hi3518芯片端输出阻抗为40 ?，DDR 端开启75? ODT ；
?
读数据(即Hi3518输入，下同)时，DQ 和DQS 信号直连，DDR 端输出阻抗为40 ?，Hi3518端开启75? ODT ；
z
外接DDR3时：
?
写数据时，DQ 和DQS 信号直连，Hi3518芯片端输出阻抗为34 ?，DDR 端开启60? ODT ；
?
读数据时，DQ 和DQS 信号直连，DDR 端输出阻抗为34?，Hi3518芯片端开启60?阻抗。
差分时钟
Hi3518 DDR 应用中差分时钟DDR_CLK_N 、DDR_CLK_P 信号应用如下：
对于CLK 信号，DDR2和DDR3的处理方式相同。在单负载情况下，负载端时钟信号的N/P 通过1个200?串联电阻进行跨接，如图1-6所示。
D r
a f t
图1-6DDR3应用中，差分时钟DDR_CLK_N、DDR_CLK_P一驱一应用
地址信号
DDR3和DDR2的地址信号的处理方式相同(以16bit为宽为例)。
Hi3518端加33?串阻，如图1-7所示。
图1-7DDR2和DDR3应用中，地址信号一驱一应用
控制信号
Hi3518 DDR2和DDR3应用中控制信号都是点对点拓扑，直连即可。
数据掩码信号
Hi3518 DDR3和DDR2应用中DM信号都是点对点拓扑，直连即可。
1.1.6 Flash原理图设计
1.1.6.1 接口介绍
z外接单片SPI Flash，最大支持32MB，时钟56MHz
z外接NAND Flash，最大支持512GB
z支持MLC和SLC的NAND FLASH，ECC支持1、4、8、24bit。
z Hi3518A的NFC（NAND Flash Controller）有两个CS信号，用于兼容两个CS引脚的器件或者两个Flash器件的应用。如果Hi3518A选择从NAND Flash进行
boot，则该NAND Flash的片选需要接到Hi3518A的NF_CSN0上。
D
r
a
f
z Hi3518C 不支持NAND FLASH 。
1.1.6.2 信号处理
SPI Flash 匹配设计
外接单片SPI Flash 时，SPI Flash 匹配设计推荐如表1-4所示。 表1-4 单片SPI Flash 匹配设计推荐 信号 4层板PCB 设计
6层板PCB 设计
SFC_CLK
Hi3518端串接33?电阻 Hi3518端串接33?电阻 SFC_DIO/SFC_DOI /SFC_WP/SFC_HOLD 直接相连
直接相连
NAND Flash 匹配设计
NAND Flash 接口支持8bit 位宽的SLC 和MLC 的NAND Flash 器件。 外接单片NAND Flash 时，匹配设计推荐如表1-5所示。 表1-5 单片NAND Flash 匹配设计推荐 信号
4层板PCB 设计
6层板PCB 设计
NF_WEN/NF_REN Hi3518端串接33?电阻 Hi3518端串接33?电阻
DQ[0:7]
/NF_ALE/NF_CLE 直接相连
直接相连
1.2 电源设计建议
系统电源的设计，详细请参见Hi3518A/Hi3518C DEMB 板原理图。
1.2.1 CORE 电源设计
CORE 电源（管脚名DVDD12）：连接数字1.2V 电源。DVDD12的设计，电源芯片的选型上，要求其供电能力不少于2A ，更详细的数据TBD 。在DVDD12上至少放置1个10μF 对地滤波旁路电容，每个DVDD12管脚处至少放置一个100nF 去耦电容，并紧靠供电管脚摆放。
D r
a f t
1.2.2 IO 电源设计
IO 电源（管脚名DVDD33）：连接数字3.3V 电源。DVDD33的最大电流TBD ，建议电源按照30%的降额进行设计。在DVDD33上至少放置1个10μF 对地滤波旁路电容，每个DVDD33管脚处放置100nF 去耦电容。并紧靠供电管脚摆放。
VI 接口电源（管脚名DVDD3318）：Hi3518 Sensor CLK 、VI 部分和SPI0部分的IO 电源可以同时支持1.8V 和3.3V ，用以兼容不同厂家Sensor 的IO 电平标准。DVDD3318的最大电流TBD ，其管脚处至少放置100nF 去耦电容，并紧靠供电管脚摆放。
1.2.3 DDR 电源设计
Hi3518 DDRC 及接口符合DDR3 SSTL-15/SSTL-18电平标准，电源需要1.5V/1.8V ，参考电压Vref 需要0.75V/0.9V 。必须把Hi3518的1.5V/1.8V 电源与DDR 颗粒的1.5V/1.8V 电源统一。
DDR 电源（管脚名DDR_VDDQ ）：连接数字1.5V 或者1.8V 电源。DDR_VDDQ （不包含DDR 颗粒）的最大电流(单个DDR 控制器接口)300mA ，建议电源按照30%的降额进行设计，建议与所有对接的DDR 颗粒采用同一电源设计。
在每个电源管脚处放置一个100nF 的陶瓷滤波电容，并紧靠供电管脚摆放；整个DDR3 SDRAM 功能单元供电电源至少有一个10μF 的对地滤波电容。
建议单板上采用单独的DC-DC 或者LDO 电路为DDR3/DDR2颗粒和Hi3518 DDRC 1.5V/1.8V 电源管脚供电。通过1k ?电阻（精度±1%）分压为DDR3/DDR2
（0.75V/0.9V ）颗粒的Vref 和Hi3518 DDRC 参考电源管脚Vref 供电，每个电源管脚和参考电源管脚旁边放1个0.1uF 的去耦电容。
DDR3电源分压网络参考设计如图1-8所示。DDR2电源分压网络设计和图1-8类似，不同的是电源电压变为1.8V 。注意VREFCA 与VREFDQ 需独立供电。
D r
a f t
图1-8 DDR3电源分压网络参考设计图（颗粒端）
1.2.4 PLL 电源设计
建议PLL 电源利用磁珠进行隔离设计，具体电路设计请参考Hi3518A DMEB 板原理图。
1.2.5 注意事项
电源设计的其他注意事项如下：
z
各模块电源的要求请参考芯片手册中的电性能参数，保证电源输出电压加上纹波噪声仍然满足芯片的需求。
D r
1.3 外围接口设计建议
1.3.1 USB 接口
USB 电源设计建议
模拟电源A VDD33_USB 要求与数字电源隔离，推荐采用平面方式，以减小寄生效应、耦合噪声和供电阻抗，并在芯片邻近管脚摆放的滤波电容。
数字电源和地DVDD12_USB/DVSS_USB 也应避免受干扰，尽量使用短而宽的走线。
USB 保护电路设计建议
为了满足ESD 保护等要求，在电路设计时需要考虑在USB 电路上设计保护电路。为了避免保护器件对USB 走线信号造成影响，并能够达到良好的保护效果，建议PCB 设计时采用如下原则：
z 保护器件建议紧靠USB 连接器端口放置。
z
保护器件建议选用低寄生电容的TVS 管保护器件，击穿电压8kV ，相应时间小于1ns 。
z
建议USB2.0高速端口保护器件的寄生电容小于1pF 。
1.3.2 MAC 接口
MAC 接口设计
Hi3518的MAC 支持RMII 和MII 模式。两种模式的信号连接如图1-9、图1-10、图1-11和图1-12所示。
D r
a f t
电子硬件工程师要求
电子硬件工程师要求 基于实际经验与实际项目详细理解并掌握成为合格的硬件工程师的最基本...基本上就可以成为一个合格的电子工程师:第一部分:硬件知识一、数字信... 基于实际经验与实际项目详细理解并掌握成为合格的硬件工程师的最基本知识。 1）基本设计规范 2）CPU基本知识、架构、性能及选型指导 3）MOTOROLA公司的PowerPC系列基本知识、性能详解及选型指导 4）网络处理器(INTEL、MOTOROLA、IBM)的基本知识、架构、性能及选型 5）常用总线的基本知识、性能详解 6）各种存储器的详细性能介绍、设计要点及选型 7）Datacom、Telecom领域常用物理层接口芯片基本知识，性能、设计要点及选型 8）常用器件选型要点与精华 9）FPGA、CPLD、EPLD的详细性能介绍、设计要点及选型指导 10）VHDL和Verilog HDL介绍 11）网络基础 12）国内大型通信设备公司硬件研究开发流程 最流行的EDA工具指导 熟练掌握并使用业界最新、最流行的专业设计工具 1）Innoveda公司的ViewDraw，Power PCB，Cam350 2）CADENCE公司的OrCad，Allegro，Spectra 3）Altera公司的MAX+PLUS II 4）学习熟练使用VIEWDRAW、ORCAD、POWERPCB、SPECCTRA、ALLEGRO、CAM350、MAX+PLUS II、ISE、FOUNDATION等工具 5）XILINX公司的FOUNDATION、ISE 一．硬件总体设计 掌握硬件总体设计所必须具备的硬件设计经验与设计思路 1）产品需求分析 2）开发可行性分析 3）系统方案调研 4）总体架构，CPU选型，总线类型 5）数据通信与电信领域主流CPU：M68k系列，PowerPC860,PowerPC8240,8260体系结构，性能及对比6）总体硬件结构设计及应注意的问题 7）通信接口类型选择 8）任务分解 9）最小系统设计 10）PCI总线知识与规范 11）如何在总体设计阶段避免出现致命性错误 12）如何合理地进行任务分解以达到事半功倍的效果 13）项目案例：中、低端路由器等 二．硬件原理图设计技术 目的：通过具体的项目案例，详细进行原理图设计全部经验，设计要点与精髓揭密。 1）电信与数据通信领域主流CPU（M68k,PowerPC860,8240,8260等）的原理设计经验与精华；
项目总体设计方案模板
XX项目 总体设计方案 版本： 拟制： 校对： 审核： 批准： 二零XX年X月制 修订情况记录
目录
一引言 (5) 1.1项目背景及目标 (5) 1.2术语及缩略语 (5) 1.3设计参考文档 (5) 二项目需求分析 (5) 2.1产品需求 (5) 2.2产品定位 (5) 2.3功能要求 (5) 2.4性能要求 (5) 2.5设计思路 (5) 2.6质量目标 (5) 三外观设计方案 (6) 3.1外观设计整体要求 (6) 3.2外观设计注意事项 (6) 四硬件设计方案 (6) 4.1部件选择 (6) 4.2系统连接框图 (6) 4.3系统逻辑框图 (7) 4.4系统接口及资源分配 (7) 五软件设计方案 (7) 5.1开发调试环境 (7) 5.2开发资源需求 (7) 5.3程序设计方案 (7) 5.4程序设计周期 (7) 5.5生产工具 (7) 六结构设计方案 (7) 6.1结构设计方案 (7) 6.2结构件延用情况 (7) 6.3结构设计注意事项 (8) 七可靠性、安全性、电磁兼容性设计 (8) 7.1可靠性设计要求 (8) 7.2安全性设计要求 (8)
7.3电磁兼容性要求 (8) 7.4其它（包装、泡沫等） (8) 八电源设计 (8) 8.1电源电气参数要求 (8) 8.2电源安全设计要求 (8) 8.3电源其它要求 (8) 九散热设计 (9) 9.1整机散热设计 (9) 9.2部件散热设计 (9) 十测试要求 (9) 10.1整机结构方面测试要求 (9) 10.2整机电气方面测试要求 (9) 10.3整机环境方面测试要求 (9) 十一成本估算及控制 (9) 11.1成本估算 (9) 11.2成本控制 (10) 十二项目风险及控制 (10)
硬件电路设计基础知识
硬件电子电路基础
第一章半导体器件 §1-1 半导体基础知识 一、什么是半导体 半导体就是导电能力介于导体和绝缘体之间的物质。（导电能力即电导率）（如：硅Si 锗Ge等＋4价元素以及化合物）
二、半导体的导电特性 本征半导体――纯净、晶体结构完整的半导体称为本征半导体。 硅和锗的共价键结构。（略） 1、半导体的导电率会在外界因素作用下发生变化 ?掺杂──管子 ?温度──热敏元件 ?光照──光敏元件等 2、半导体中的两种载流子──自由电子和空穴 ?自由电子──受束缚的电子（－） ?空穴──电子跳走以后留下的坑（＋） 三、杂质半导体──N型、P型 （前讲）掺杂可以显著地改变半导体的导电特性，从而制造出杂质半导体。 ?N型半导体（自由电子多） 掺杂为＋5价元素。如：磷；砷P──＋5价使自由电子大大增加原理：Si──＋4价P与Si形成共价键后多余了一个电子。 载流子组成： o本征激发的空穴和自由电子──数量少。 o掺杂后由P提供的自由电子──数量多。 o空穴──少子 o自由电子──多子 ?P型半导体（空穴多） 掺杂为＋3价元素。如：硼；铝使空穴大大增加 原理：Si──＋4价B与Si形成共价键后多余了一个空穴。 B──＋3价 载流子组成：
o本征激发的空穴和自由电子──数量少。 o掺杂后由B提供的空穴──数量多。 o空穴──多子 o自由电子──少子 结论：N型半导体中的多数载流子为自由电子； P型半导体中的多数载流子为空穴。 §1-2 PN结 一、PN结的基本原理 1、什么是PN结 将一块P型半导体和一块N型半导体紧密第结合在一起时，交界面两侧的那部分区域。 2、PN结的结构 分界面上的情况： P区：空穴多 N区：自由电子多 扩散运动： 多的往少的那去，并被复合掉。留下了正、负离子。 （正、负离子不能移动） 留下了一个正、负离子区──耗尽区。 由正、负离子区形成了一个内建电场（即势垒高度）。 方向：N--> P 大小：与材料和温度有关。（很小，约零点几伏）
项目设计方案模板
项目设计方案
目录 1 项目概述...................................................................................................................... 错误!未定义书签。 1.1项目背景(企业网/智能化校园) ....................................................................... 错误!未定义书签。 1.2当今“企业网络/智能化校园网络”建设面临的问题 ................................. 错误!未定义书签。 1.3“企业网络/智能化校园网络”设计开发原则 .............................................. 错误!未定义书签。 2 项目需求分析说明...................................................................................................... 错误!未定义书签。 2.1项目总体需求分析........................................................................................... 错误!未定义书签。 3 项目方案设计说明...................................................................................................... 错误!未定义书签。 3.1 网络设计思想.................................................................................................. 错误!未定义书签。 3.1.1................................................................................................................ 错误!未定义书签。 3.1.2................................................................................................................ 错误!未定义书签。 3.2 网络技术.......................................................................................................... 错误!未定义书签。 .......................................................................................................................... 错误!未定义书签。 .......................................................................................................................... 错误!未定义书签。 3.3 网络结构.......................................................................................................... 错误!未定义书签。 .......................................................................................................................... 错误!未定义书签。 .......................................................................................................................... 错误!未定义书签。 .......................................................................................................................... 错误!未定义书签。 .................................................................................................................. 错误!未定义书签。 .................................................................................................................. 错误!未定义书签。 .................................................................................................................. 错误!未定义书签。 .................................................................................................................. 错误!未定义书签。 3.4 网络系统详细设计说明.................................................................................. 错误!未定义书签。 .......................................................................................................................... 错误!未定义书签。 .......................................................................................................................... 错误!未定义书签。 .......................................................................................................................... 错误!未定义书签。 .......................................................................................................................... 错误!未定义书签。 .......................................................................................................................... 错误!未定义书签。 .......................................................................................................................... 错误!未定义书签。 .......................................................................................................................... 错误!未定义书签。 4 核心设备性能说明...................................................................................................... 错误!未定义书签。 4.1核心层设备性能说明....................................................................................... 错误!未定义书签。 4.2汇聚层设备性能说明....................................................................................... 错误!未定义书签。 4.3接入层设备性能说明....................................................................................... 错误!未定义书签。 4.4广域网互联设备性能说明............................................................................... 错误!未定义书签。 4.5无线接入设备性能说明................................................................................... 错误!未定义书签。 4.6服务器设备性能说明....................................................................................... 错误!未定义书签。 4.7系统软件性能说明........................................................................................... 错误!未定义书签。 4.8工具软件性能说明........................................................................................... 错误!未定义书签。 4.9机房关键设备性能说明................................................................................... 错误!未定义书签。
总体设计方案
总体设计方案
模板修订记录 文档修订记录
1概述 【这部分描述整个系统的设计目标，明确哪些功能是系统决定实现哪些是不准备实现的。对于性能的需求，可用性和可扩展性都需要提及。必须清晰的描述出系统的全貌，使读者能清楚将实现的系统有什么特点和功能。】 1.1项目背景 【编写背景，包括用户环境】 1.2定义 【对文档中使用的各种术语进行说明】 2主要功能 【产品主要完成的功能】 3架构设计图 【如果是同时具备软件和硬件的产品，需要在此画出产品的架构，详细表组各个模块之间的关系，接口，数据流向，软件模块，硬件模块。标识出组件之间的调用和被调用关系】 4软件设计 4.1运行环境 【指出产品运行的软硬件环境。明确产品正常运行的所要求的基本硬件配置；明确系统要求的软件环境（例如，WINDOWS版本号，是否需要.NET支持等）。FPGA没有】 4.2架构设计图 【单纯软件产品在此画出架构设计图。明确模块之间的关系，接口，数据流向。标识出模块之间的调用和被调用关系。结构设计包含模块的划分，模块的划分应该按照上一步
分解出的功能点，尽量使一个特定模块对应一个功能点。在模块划分完成以后，需要识别出该模块的输入输出数据。模块和模块之间应该使用高内聚，低耦合的原则。高内聚是要求模块做所完成的工作尽量单一，理想内聚的模块只做一件事情。耦合是影响软件复杂度的一个重要度量，耦合的强弱直接决定接口的复杂程度，在设计中应该尽量做到低耦合，低耦合即模块间传递的是简单的数据（不是控制参数、公共数据结构或外部变量）。】 4.3模块说明 【各软件模块的输入，输出，依赖关系的说明】 4.4模块性能指标 【详细说明各模块性能指标】 4.5界面设计 如果客户在需求阶段没有明确的界面需求，在概要设计阶段还应设计出用户界面，用户界面风格一般情况下应该遵循WINDOWS的操作风格。各控件的使用参照《用户界面设计规范》。 【界面设计截图FPGA可不填写】 4.6数据库模块指标 如果《技术解决方案》中包含数据库，则此时应该对数据库进行设计，包括数据库表结构，索引。并编写数据字典。需要填写《数据库说明书》 【如果产品使用数据库，列出数据库需要达到的性功能指标，存储和查询，部署方式，FPGA可不填写】 4.7接口设计 模块之间的接口是软件的内部接口，各模块之间通过接口传递数据和控制信息。系统和外部设备，程序，或是用户输入输出的接口是系统的外部接口。外部接口通常是接受数据，控制命令和输出数据的通道。在设计阶段必须严格按照需求定义出外部接口。接口设计可参见《接口设计指南》
电路硬件设计基础
1.1电路硬件设计基础 1.1.1电路设计 硬件电路设计原理 嵌入式系统的硬件设计主要分3个步骤：设计电路原理图、生成网络表、设计印制电路板，如下图所示。 图1-1硬件设计的3个步骤 进行硬件设计开发，首先要进行原理图设计，需要将一个个元器件按一定的逻辑关系连接起来。设计一个原理图的元件来源是“原理图库”，除了元件库外还可以由用户自己增加建立新的元件，用户可以用这些元件来实现所要设计产品的逻辑功能。例如利用Protel 中的画线、总线等工具，将电路中具有电气意义的导线、符号和标识根据设计要求连接起来，构成一个完整的原理图。 原理图设计完成后要进行网络表输出。网络表是电路原理设计和印制电路板设计中的一个桥梁，它是设计工具软件自动布线的灵魂，可以从原理图中生成，也可以从印制电路板图中提取。常见的原理图输入工具都具有Verilog/VHDL网络表生成功能，这些网络表包含所有的元件及元件之间的网络连接关系。 原理图设计完成后就可进行印制电路板设计。进行印制电路板设计时，可以利用Protel 提供的包括自动布线、各种设计规则的确定、叠层的设计、布线方式的设计、信号完整性设计等强大的布线功能，完成复杂的印制电路板设计，达到系统的准确性、功能性、可靠性设计。 电路设计方法(有效步骤) 电路原理图设计不仅是整个电路设计的第一步，也是电路设计的基础。由于以后的设计工作都是以此为基础，因此电路原理图的好坏直接影响到以后的设计工作。电路原理图的具体设计步骤，如图所示。
图1-2原理图设计流程图 （1）建立元件库中没有的库元件 元件库中保存的元件只有常用元件。设计者在设计时首先碰到的问题往往就是库中没有原理图中的部分元件。这时设计者只有利用设计软件提供的元件编辑功能建立新的库元件，然后才能进行原理图设计。 当采用片上系统的设计方法时，系统电路是针对封装的引脚关系图，与传统的设计方法中采用逻辑关系的库元件不同。 （2）设置图纸属性 设计者根据实际电路的复杂程度设置图纸大小和类型。图纸属性的设置过程实际上是建立设计平台的过程。设计者只有设置好这个工作平台，才能够在上面设计符合要求的电路图。 （3）放置元件 在这个阶段，设计者根据原理图的需要，将元件从元件库中取出放置到图纸上，并根据原理图的需要进行调整，修改位置，对元件的编号、封装进行设置等，为下一步的工作打下基础。 （4）原理图布线 在这个阶段，设计者根据原理图的需要，利用设计软件提供的各种工具和指令进行布线，将工作平面上的元件用具有电气意义的导线、符号连接起来，构成一个完整的原理图。 （5）检查与校对 在该阶段，设计者利用设计软件提供的各种检测功能对所绘制的原理图进行检查与校对，以保证原理图符合电气规则，同时还应力求做到布局美观。这个过程包括校对元件、导线位置调整以及更改元件的属性等。 （6）电路分析与仿真 这一步，设计者利用原理图仿真软件或设计软件提供的强大的电路仿真功能，对原理图的性能指标进行仿真，使设计者在原理图中就能对自己设计的电路性能指标进行观察、测试，从而避免前期问题后移，造成不必要的返工。
硬件工程师必须掌握基础
第一部分．硬件工程师必须掌握基础知识与经验精华 目的：基于实际经验与实际项目详细理解并掌握成为合格的硬件工程师的最基本知识。成为合格的硬件工程师的必备知识，全部来源于工程实践的实际要求. 1) 基本设计规范 2) CPU基本知识、架构、性能及选型指导（MIPS，POWERPC，X86） 3) MOTOROLA公司的PowerPC系列基本知识、性能详解及选型指导 4) 网络处理器(INTEL、MOTOROLA、IBM)基本知识、架构、性能及选型 5) 多核CPU的基础知识及典型应用 6) 常用总线的基本知识、性能详解（总线带宽、效率等） 7) 各种存储器详细性能介绍,设计要点及选型指导（DDR I，DDR II，L2 CACHE） 8) DATACOM、TELECOM常用物理层接口芯片基本知识、性能、设计要点及选型指导 9) 常用器件选型指导 10)FPGA、CPLD、EPLD的详细性能、设计要点及选型指导 11)VHDL or Verilog HDL 12)网络基础：交换，路由 13)国内大型硬件设备公司的硬件研发规范和研发流程介绍: 第二部分．硬件开发工具 目的：“工欲善其事，必先利其器”，熟练使用业界最新、最流行的专业设计工具，才可完成复杂的硬件设计。为了让学员对自己的培训投资能够物超所值,我们不会象某些培训机构那样, 将大量时间浪费在工具的使用上面,课堂上我们将基本不讲授这些工具的使用方法,而是希望学员能够通过自己在课下学习,此部分我们只进行课堂上的关键部分的指导,本部分不是课程的重点内容,虽然工具的使用对于成为合格的硬件工程师是必须和必备的技能; 1) INNOVEDA公司的ViewDraw，PowerPCB，Cam350 2) CADENCE公司的OrCad，Allegro，Spectra 3) Altera公司的MAX+PLUS II 4) XILINX公司的FOUNDATION、ISE 第三部分．硬件总体设计及原理图设计的核心经验与知识精华 此部分，讲师将依据国内著名硬件设备公司的产品开发流程，以基于高速总线结构和高端CPU的几个硬件开发项目为主线，将详细、深入、专业地讲解、剖析硬件总体设计和原理设计的核心经验和知识精华，把业内一些“概不外传”的经验与精髓传授给学员。我们希望通过"真正的经验传授"使你迅速成长为优秀的硬件总体设计师； 核心要点: 1)原理图设计全部经验揭密2) 原理图检查checklist 3) 设计理念的根本改变：“纸上”作业4) 结合已经批量转产的高端产品的原理图（原件）进行讲解 1) 产品需求分析 2) 开发可行性分析 3) 系统方案调研，给出我们自己总结的、非常实用有效的、相关的检查项， 4) 硬件总体设计的检查: checklist 5) 总体架构，CPU选型，总线类型 6) 通信接口类型选择 7) 任务分解
“微课设计方案”模板
选题描述题目： 教学目标： 大纲 :
讲义（ 500-1000 字）
策划脚本 总体设计： 课件的颜色力求鲜艳，通过对色块的使用来区分并强化知识点。 环节旁白内容音效画面描述素材来源 片头音效炫目片头，推出课件标题“ 服装色彩的采集与重构” AE制作 导入服装的色彩究竟是从何而来的？真的是设计师胡编乱旁白（女）配合旁白，逐一叠加呈现服装展示的图片PPT录屏造设计来的么？ 错！服装的色彩，来源于我们的生活。旁白（女）老师形象从右侧进入，以上图片变模糊变灰，在此PPT录屏 背景上呈现醒目对话框，其中显示：“ 服装的色彩， 来源于我们的生活。” 讲解知识点：常常，我们看着某件新衣服，不知怎么的就是特别喜旁白（女）老师形象、对话框、图片都消失。PPT录屏采集欢，有时候，还会觉得这件衣服似曾相识。其实，这配合旁白，呈现各种鲜艳漂亮的衣服，左侧进入一 重构就是我们常说的由物引发的联想。个欣喜的女孩形象。并且适时出现字幕：“ 由物引 发的联想” 我们身边充满丰富的色彩资源，今天我们要学习色彩旁白（女）以上画面清空。AE 制作 设计的一种方式——色彩的采集与重构设计法。画面中呈现四个区域，红色、黄色、绿色、蓝色， 并纷纷在这些框中呈同色系的自然界的物体。 之后，画面融合转场换为醒目标题：“ 色彩的采集 与重构设计法” 什么叫做采集？采集是从色彩搭配和谐的各种视觉材标题中其他字淡化，“采集”两字高亮，并在其下 料中获得服装色彩设计的灵感。显示文字：“采集是从色彩搭配和谐的各种视觉材 料中获得服装色彩设计的灵感。” 比如， kenzo 从海洋中获得蓝色和白色。 画面的空白处依次出现两张图片：海洋；KENZO的 产品 旁白（女）图片消失，“采集”两字淡化，“重构”两字高亮，AE 制作
硬件基础知识
第三章硬件基础知识学习 通过上一课的学习，我们貌似成功的点亮了一个LED小灯，但是还有一些知识大家还没有 彻底明白。单片机是根据硬件电路图的设计来写代码的，所以我们不仅仅要学习编程知识，还有硬件知识，也要进一步的学习，这节课我们就要来穿插介绍电路硬件知识。 3.1 电磁干扰EMI 第一个知识点，去耦电容的应用，那首先要介绍一下去耦电容的应用背景，这个背景就是电磁干扰，也就是传说中的EMI。 1、冬天的时候，尤其是空气比较干燥的内陆城市，很多朋友都有这样的经历，手触碰到电脑外壳、铁柜子等物品的时候会被电击，实际上这就是“静电放电”现象，也称之为ESD。 2、不知道有没有同学有这样的经历，早期我们使用电钻这种电机设备，并且同时在听收音机或者看电视的时候，收音机或者电视会出现杂音，这就是“快速瞬间群脉冲”的效果，也称之为EFT。 3、以前的老电脑，有的性能不是很好，带电热插拔优盘、移动硬盘等外围设备的时候，内部会产生一个百万分之一秒的电源切换，直接导致电脑出现蓝屏或者重启现象，就是热插拔的“浪涌”效果，称之为Surge... ... 电磁干扰的内容有很多，我们这里不能一一列举，但是有些内容非常重要，后边我们要一点点的了解。这些问题大家不要认为是小问题，比如一个简单的静电放电，我们用手能感觉到的静电，可能已经达到3KV以上，如果用眼睛能看得到的，至少是5KV了，只是因为 这个电压虽然很高，电量却很小，因此不会对人体造成伤害。但是我们应用的这些半导体元器件就不一样了，一旦瞬间电压过高，就有可能造成器件的损坏。而且，即使不损坏，在2、3里边介绍的两种现象，也严重干扰到我们正常使用电子设备了。 基于以上的这些问题，就诞生了电磁兼容(EMC)这个名词。这节课我们仅仅讲一下去耦
网络设计方案模板范文
网络设计方案模板
目录 第1章设计概述.......................................................... 错误!未定义书签。 1.1现状分析 ................................................................ 错误!未定义书签。 1.2网络需求分析 ........................................................ 错误!未定义书签。 1.3信息点统计 ............................................................ 错误!未定义书签。第2章网络系统设计 .................................................. 错误!未定义书签。 2.1设计思想 ................................................................ 错误!未定义书签。 2.2设计目标 ................................................................ 错误!未定义书签。 2.3网络三层架构设计................................................. 错误!未定义书签。 2.3.1 核心设备选型................................................... 错误!未定义书签。 2.3.2 汇聚设备选型................................................... 错误!未定义书签。 2.3.3 接入设备选型................................................... 错误!未定义书签。 2.4网络总体规划 ........................................................ 错误!未定义书签。 2.4.1 XX拓扑图 ......................................................... 错误!未定义书签。 2.4.2 总体规划 .......................................................... 错误!未定义书签。 2.5IP地址及VLAN划分.............................................. 错误!未定义书签。 2.6网络安全管理 ........................................................ 错误!未定义书签。 2.6.1 威胁网络安全因素分析 ................................... 错误!未定义书签。 2.6.2 网络管理的内容............................................... 错误!未定义书签。 2.6.3 安全接入和配置............................................... 错误!未定义书签。 2.6.4 拒绝服务的防止............................................... 错误!未定义书签。
初步设计方案模版
XXX项目初步设计方案 建设单位： 编制单位： 编制日期：二○一六年九月
目录 第一章项目概述 (1) 项目名称 (1) 项目建设单位及负责人，项目责任人 (1) 初步设计方案和投资概算编制单位 (1) 初步设计方案和投资概算编制依据 (1) 项目建设目标、规模、内容、建设期 (1) 总投资及资金来源 (1) 效益及风险 (1) 相对可行性研究报告批复的调整情况 (1) 主要结论与建议 (1) 第二章项目建设单位概况 (2) 项目建设单位与职能 (2) 项目实施机构与职责 (2) 第三章需求分析 (3) 政务业务目标需求分析结论 (3) 系统功能指标 (3) 信息量指标 (3) 系统性能指标 (3) 第四章总体建设方案 (4) 总体设计原则 (4) 总体目标与分期目标 (4)
总体建设任务与分期建设内容 (4) 系统总体结构和逻辑结构 (4) 第五章本期项目设计方案 (5) 建设目标、规模与内容 (5) 标准规范建设内容 (5) 信息资源规划和数据库设计 (5) 应用支撑系统设计 (5) 应用系统设计 (5) 数据处理和存储系统设计 (5) 终端系统及接口设计 (5) 网络系统设计 (5) 安全系统设计 (5) 备份系统设计 (5) 运行维护系统设计 (5) 其他系统设计 (5) 系统配置及软硬件选型原则 (5) 系统软硬件配置清单 (5) 系统软硬件物理部署方案 (5) 机房及配套工程设计 (5) 环保、消防、职业安全卫生和节能措施的设计 (5) 初步设计方案相对可研报告批复变更调整情况的详细说明 (5) 第六章项目建设与运行管理 (6) 领导和管理机构 (6)
模拟电路设计 基础知识(笔试时候容易遇到的题目)
模拟电路设计基础知识(笔试时候容易遇到的 题目) 1、最基本的如三极管曲线特性(太低极了点) 2、基本放大电路，种类，优缺点，特别是广泛采用差分结构的原因 3、反馈之类，如：负反馈的优点（带宽变大） 4、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法 5、锁相环电路组成，振荡器（比如用D触发器如何搭） 6、A/D电路组成,工作原理如果公司做高频电子的，可能还要RF知识，调频，鉴频鉴相之类，不一一列举太底层的MOS管物理特性感觉一般不大会作为笔试面试题，因为全是微电子物理，公式推导太罗索，除非面试出题的是个老学究 ic设计的话需要熟悉的软件adence, Synopsys, Advant，UNIX当然也要大概会操作实际工作所需要的一些技术知识(面试容易问到) 如电路的低功耗，稳定，高速如何做到，调运放，布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问，肯定会问得很细（所以别把什么都写上，精通之类的词也别用太多了），这个东西各个人就不一样了，不好说什么了。 2、数字电路设计当然必问Verilog/VHDL，如设计计数器逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等比如：设计一个自动售货
机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数1、画出fsm（有限状态机）2、用verilog编程，语法要符合fpga设计的要求系统方面：如果简历上还说做过cpu之类，就会问到诸如cpu如何工作，流水线之类的问题3、单片机、DSP、FPG A、嵌入式方面（从没碰过，就大概知道几个名字胡扯几句，欢迎拍砖，也欢迎牛人帮忙补充）如单片机中断几个/类型，编中断程序注意什么问题 DSP的结构（冯、诺伊曼结构吗？）嵌入式处理器类型(如ARM)，操作系统种类 （Vxworks,ucos,winCE,linux），操作系统方面偏CS方向了，在CS篇里面讲了4、信号系统基础拉氏变换与Z变换公式等类似东西，随便翻翻书把如、h(n)=-a*h(n-1)+b*δ(n) a、求h(n)的z变换 b、问该系统是否为稳定系统 c、写出F IR数字滤波器的差分方程以往各种笔试题举例利用4选1实现F(x,y,z)=xz+yz 用mos管搭出一个二输入与非门。 用传输门和倒向器搭一个边沿触发器用运算放大器组成一个10倍的放大器微波电路的匹配电阻。 名词解释，无聊的外文缩写罢了，比如PCI、EC C、DDR、interrupt、pipeline IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(离散傅立叶变换） 或者是中文的，比如 a量化误差 b、直方图 c、白平衡共同的注
硬件电路设计基础知识.docx
硬件电子电路基础关于本课程 § 4—2乙类功率放大电路 § 4—3丙类功率放大电路 § 4—4丙类谐振倍频电路 第五章正弦波振荡器 § 5—1反馈型正弦波振荡器的工作原理 § 5— 2 LC正弦波振荡电路 § 5— 3 LC振荡器的频率稳定度 § 5—4石英晶体振荡器 § 5— 5 RC正弦波振荡器
第一章半导体器件 §1半导体基础知识 §1PN 结 §-1二极管 §1晶体三极管 §1场效应管 §1半导体基础知识 、什么是半导体半导体就是导电能力介于导体和绝缘体之间的物质。（导电能力即电导率）（如：硅Si锗Ge等+ 4价元素以及化合物） 、半导体的导电特性本征半导体一一纯净、晶体结构完整的半导体称为本征半导体。 硅和锗的共价键结构。（略）
1、半导体的导电率会在外界因素作用下发生变化 ?掺杂一一管子 *温度--- 热敏元件 ?光照——光敏元件等 2、半导体中的两种载流子一一自由电子和空穴 ?自由电子——受束缚的电子（一） ?空穴——电子跳走以后留下的坑（+ ） 三、杂质半导体——N型、P型 （前讲）掺杂可以显著地改变半导体的导电特性，从而制造出杂质半导体。 *N型半导体（自由电子多） 掺杂为+ 5价元素。女口：磷；砷P—+ 5价使自由电子大大增加原理：Si—+ 4价P与Si形成共价键后多余了一个电子。 载流子组成： o本征激发的空穴和自由电子——数量少。 o掺杂后由P提供的自由电子——数量多。 o 空穴——少子 o 自由电子------ 多子 ?P型半导体（空穴多） 掺杂为+ 3价元素。女口：硼；铝使空穴大大增加 原理：Si—+ 4价B与Si形成共价键后多余了一个空穴。 B——+ 3价 载流子组成： o本征激发的空穴和自由电子数量少。 o掺杂后由B提供的空穴——数量多。 o 空穴——多子 o 自由电子——少子
电子硬件的知识体系是怎样的
电子硬件的知识体系是怎样的 最近有不少软件领域的牛人进军硬件行业，但不知从何处入手。相信每个人面对一个庞大的知识体系时都一样迷茫。最佳的应对策略就是找一个最贴近自己需求的切入点，然后向四面八方铺开去逐渐认识整个知识网络。这篇文章就是为了让你在这个知识网里面找到自己现在的位置，然后有目的有方向地选择下一步。 简单来讲硬件的体系像软件一样也分层：最底层是包含电学现象在内的微观物理现象，几乎是纯粹的抽象理论集合，能看得见摸得着的实物不多。比如半导体掺杂特定杂质后，其原子核俘获自由电子的能力增强或减弱。由此带来的PN结的应用。再比如带电粒子在磁场中的受力情况（洛仑兹力），由此延伸出阴极射线管、霍尔效应等应用。还有通电导线以及螺线管产生的磁场形状，这个应用就多了去了。再比如波动的发射源与接收点之间距离变化造成接收到的频率变化（多普勒效应），由此延伸出测速雷达之类的应用……基本上从初中物理到大学物理，所有与电相关的知识都涵盖在里面。物理与数学作为基础学科与这些基本物理现象一脉相承，是整个硬件行业乃至软件行业的基石。现在很多硬件工程师并不熟悉这些基础学科，这在解决问题时会给他们带来很大的局限，一是无法迅速找到最合适的方案，二是无法分析手中的方案来龙去脉是什么，怎样优化现有方案。向上一层是分立电子元件。电阻、电容、电感、二极管这些称为无源器件，三极管、场效应管这些是有源器件，这些器件的特性反应在输出信号随着输入信号变化的特性上，而要这些特性体现出来，必须在输入信号之外另行提供电源，因此叫做有源器件。 分立电子元件是板级硬件工程师选材的基本单位。这一层分为理论和实践两个方面，实践不难，找几个典型的电子元件摸一摸，拿万用表测一下。以后看见了能认识就行。理论这方面，合格的模电工程师必须熟练掌握这些元件的自身特性和典型应用。数字硬件工程师往往不太注重这些基本知识，有人不会画N-MOSFET和P-MOSFET的电路符号，有人不懂计算晶体三极管的静态工作点。还有人RC电路的零状态响应理解不够透彻，不懂怎样计算数字集成电路的复位阻容网络时间常数。这些多少都会构成硬伤。学习这一层理论最好参考通用的大学《电工学》教材，高等教育出版社上下册。如果对上面讲过的最底层的
软件开发规范之总体设计方案模板
一．引言 1.1编写目的 本文档作为***与XXXXXXXXXX公司之间就***建立XXXX司（局或单位）XXXXXXXXXX系统需求理解达成一致共识的基础文件，作为双方界定项目范围、签定合同的主要基础，也作为本项目验收的主要依据。同时，本文档也作为***XXX后继工作开展的基础，供双方项目主管负责人、项目经理、技术开发人员、测试人员等理解需求之用。 1.2适用范围 本文档适用于所有与本项目有关的软件开发阶段及其相关人员，其中：***方面的项目负责人、公司方项目经理、技术开发人员（包括分析人员、设计人员、程序人员）、测试人员应重点阅读本文档各部分，其他人员可选择性阅读本文档。 1.3文档概述 本文档主要描述了XXXXXXXXXX系统项目的软件总体设计思路。 本文档首先从业务背景、系统功能、运行环境等方面概要描述系统，其次从设计原则、功能设计、数据结构设计等方面描述系统的总体设计情况，然后进一步详细描述系统技术实现策略、项目实施以及待确定的问题。 1.4参考资料 [列出本文的参考文件清单，包括出版单位、作者、版本、日期等信息。]示范：―――仅供参考，不具备任何实质性的内容。 《XXX总体需求书》（XXX单位XXX提供） 《XXX需求调研报告》作者：XXX 《设计模式》XXXXXX出版社 《UML用户指南》XXXXXXX出版社
1.5术语、定义和缩写 [列出本文档所涉及的专业术语、缩写词及相关定义。定义所有必要的术语，以便读者可以正确地解释软件需求规格说明，包括词头和缩写。你可能希望为整个公司创建一张跨越多项项目的词汇表，并且只包括特定于单一项目的软件需求规格说明中的术语。] 示范：―――仅供参考，不具备任何实质性的内容。 1)OLTP：On-line Transaction Processing，联机事务处理。 2)OLAP：On-Line Analytical Processing，联机分析处理；是使分析人员、管 理人员或执行人员能够从多角度对信息进行快速、一致、交互地存取, 从而获得对数据的更深入了解的一类软件技术。 二．总体概述 2.1现有系统描述 [简要描述客户现有系统的功能、性能以及其他方面，若客户没有系统，则可裁减。另外，可描述客户现有系统的应用状况以及系统规模、人员使用状况。描述客户对象的应用环境平台，如软件环境、硬件环境、网络环境、通讯状况以及人员计算机使用水平等。] 示范：―――仅供参考，不具备任何实质性的内容。 针对金融快报工作，***以前曾开发过一个C/S结构的系统，后台数据库为SQL Server，开发工具是VB6.0。该系统主要完成以下工作： 1.根据人行各业务司局每日上报的数据传真，将数据补录到系统中。 2.根据上报的数据制作金融快报文档。 3.将金融快报的数据转发到人行时间序列数据库中。 金融快报系统的工作流程如下： 2.2存在问题 [通过上述现状描述，分析现有组织结构、现有系统等方面存在的问题。]示范：―――仅供参考，不具备任何实质性的内容。