微机原理及应用第七章输入输出接口

第七章: 输入, 输出接口

§7.1 输入, 输出（I/O）接口

一: I/O接口的作用

1: 高速CPU与低速外设数据传送的同步及配合

2: 并行数据传送与串行数据传送之间的转换

二: I/O接口中的信息流

1: 数据信息

A: 方向CPU ←→I/O接口←→外设双向

B: 类型1): 数据量二进制形式的数据

例: CPU ←→磁盘

CPU ←→键盘

CPU ←→显示器

2): 开关量两种状态的物理量

例: 开关的通断, 水位的高低

3): 模拟量连续变化的物理量

例: 交流电, 温度, 气压

2: 状态信息

A: 方向CPU ←―I/O接口←―外设单向

B: 方式

1): 对输入接口, CPU是否准备好接收数据, READY 准备好吗.

2): 对输出接口, 外设是否准备好接收数据, BUSY 外设忙吗. 3: 控制信息

A: 方向CPU ―→I/O接口―→处设单向

B: 方式

1): CPU要求外设开始工作, 即启动外设

2): CPU要求外设终止工作, 即停止外设

注: 数据信息是CPU与外设经I/O接口传送的有用信息, 状态, 控制信息是CPU经I/O接与外设传送的配合信息, 为了CPU与外设间的数据传送, 加入握手信息(状态, 控制) 是必要的

三: I/O接口芯片的特点

I/O接口芯片是构成I/O接口电路的关键

1: 类型A: 并行接口芯片与串行接口芯片

B: 通用接口芯片与专用接口芯片

C: 不可编程接口芯片与可编程接口芯片

2: 可编程接口芯片对信息的处理

A: 可编程接口芯片有多个不同应用的寄存器

B: 控制寄存器用于存放CPU 写入的控制字

C: 数据寄存器用于存放CPU 与外设交换的有用信息

状态, 控制寄存器用于存放CPU 与外设间的配合信息

3: 可编程接口芯片寄存器的使用

A: 访问外设即访问对应的芯片寄存器

B: 不同的寄存器有不同的端口地址,即用地址访问,而非用名访问 C: 编程中使用 IN, OUT 指令访问寄存器

4: 接口与端口

A: 接口 — 接口芯片或完成一个外设的操作所用的接口电路 B: 端口 — 一个接口中不同信息流传送所需的地址通道

注: 一个接口中有多个端口

§7.2 CPU 与外设数据传送的控制方式

一: 程序控制方式

? 无条件程控方式 — 无需状态,控制信息配合,仅有数据信息传送 ? 有条件程控方式 — 需状态, 控制信息配合, 三种信息均要传送

1: 无条件程控方式

A: 应用条件

1): 外设输入的物理量变化缓慢, 即无跳变信号输入

2): CPU 输出的数据外设可直接使用

B: 接口特点

1): CPU 的DB ―→ I/O 接口(输出锁存器) ―→ 外设

2): CPU 的DB ←― I/O 接口(输入缓冲器) ←― 外设

C: 例7.1 用DB 中的 D0, D1, D2 获得 A, B, C 三路波形

硬件:

电路: 数据输入 波形输出

A7 A0

口地址 = 8CH

译码电路

A1

A2

A3

A4

A5

A6

软件:

数据: C B A

时间D2 D1 D0 数值

T1 0 0 1 01H

T2 0 1 0 02H

T3 1 1 0 06H

T4 0 1 1 03H

T5 0 1 0 02H

T6 1 0 0 04H

T7 1 0 0 04H

T8 0 0 0 00H

程序:

DA TA SEGMENT

TAB DB 8, 01H, 02H, 06H, 03H, 02H, 04H,04H,00H

; 数8 表示有T1 – T8共8个数据

PROT EQU 8CH ; 8CH 为输出口地址, 由译码电路产生

DA TA ENDS

CODE SEGMENT

ASSUME CS:CODE, DS:DATA

BGN: PUSH DS

MOV AX, 0

PUSH AX

MOV AX, DA TA

MOV DS, AX ; 前面指令为初始化

STR: LEA BX, TAB ; TAB 地址指针送BX

MOV CH, 0

MOV CL, [BX] ; (CL) = 8 因为(CH) = 0 所以(CX) = 8 LOP: INC BX ; BX 指向T1 数据01H

MOV AL, [BX] ; (AL) = 01H

OUT PORT, AL ; 将01H 数据从8CH 口输出

PUSH CX

CALL DEL Y ; 调用延时子程序

POP CX ; 由于在延时子程序中使用CX 故需入出栈

DEC CX ; 计数器CX 减1

JNZ LOP ; CX 不为0 循环输出T2 – T8, CX 为0 退出

JMP STR ; 连续输出T1 – T8 波形

DELY PROC NEAR

MOV CX, 2801

WA T: LOOP W AT ; 主频4.7M时, 延时10MS

RET ; 过程返回

DELY ENDP ; 过程结束

CODE ENDS ; 码段结束

END BGN ; 汇编结束

2: 有条件程控方式(状态查询方式)

工作过程

?CPU向I/O口的控制端口写控制信息(程序中此处未写)

?CPU从I/O口的状态端口读状态信息

?根据状态错误,CPU反复查询状态

正确,CPU与外设经I/O口的数据端口传送数据(1): 查询式输入

A: 硬件电路原理图图7-4

查询输入接口电路

1): I/O口端口地址数据口状态口控制口

2): I/O口端口信息8位1位无

3): 状态位定义B7 = 1 外设数据准备好,可从数据口读数据

B7 = 0 外设数据未准备好,继续查询状态位B: 工作过程

1): 输入设备准备好数据后, 发正脉冲选通信号

2): D触发器Q端为高电平(送1位状态信息)

锁存器输出端锁存输入数据(送8位数据信息)

3): 开状态端口,读状态信息,若为低循环查询, 若为高状态正确

4): 开数据端口,将输入数据读入AL,清D触发器Q端为低电平

5): 从复以上过程

C: 软件

1): 状态位定义图7-5 (A) b7

2): 流程图图 7-5 (B)

3): 程序段

POLL: IN AL, ATATUS_PORT ; 从状态口输入信息到 (AL)

TEST AL, 80H ; 测试 B7位是否为 0

JE POLL ; 为 0, 状态不正确, 循环读

IN AL, DATA_PORT ;为1,状态正确,从数据口读数据

(2 ): 查询式输出

A: 硬件电路原理图图7-7

1): I/O口端口地址数据口状态口控制口

2): I/O口端口信息8位1位无

3): 状态位定义B7 = 0 外设空, 可从数据口读数据

B7 = 1 外设不空, 继续查询状态位

B: 工作过程

1): 输出设备空, 向I/O口发负脉冲选通信号ACK

2): D触发器Q端低电平送状态端口输入端

3): 开状态端口,读状态信息,若为高循环查询,若为低状态正确

4): 开数据端口, 将AL中的数据经锁存器送外设,

清D触发器Q 端为低电平

5): 从复以上过程

C: 软件

1): 状态位定义图7-8 (A)

b7

2): 流程图图

3): 程序段

POLL: IN AL, ATATUS_PORT ; 从状态口输入信息到 (AL) TEST AL, 80H ; 测试 B7位是否为 1

JNE POLL ; 为 1, 状态不正确, 循环读

IN AL, DATA_PORT ;为 0,状态正确, 从数据口读

(3): 查询方式下的优缺点

A: 优点硬件电路简单, 软件编程容易

B: 缺点由于循环查询状态位, CPU 等待

若硬件故障使状态不正确, 造成假死机

1:硬件电路原理图图7-11

1: 中断请求与中断响应

A: 8086CPU 有关引脚

1): INTR ——中断请求, 输入, H 有效

2): /INTA ——中断响应, 输出, L 有效

B: 中断工作过程

1): 外设需要CPU服务时, 外设―→I/O接口―→CPU

发中断请求, INTR = H(中断允许开)

2): CPU执行完当前指令后, CPU―→I/O接口―→外设

发中断响应, /INTA = L

3): CPU执行中断服务程序, CPU ←→I/O接口←→外设

读写数据

2: 中断控制方式中的信息

A: 中断请求(状态信息)

1): 输入设备准备好数据

2): 输出设备准备接收数据

B: 中断响应(控制信息) 外设可以进入数据传送

C: 中断服务(数据信息)

CPU ←→I/O接口←→外设读写数据

3: 中断控制方式的优缺点

A: 优点CPU被动, 外设主动, 提高CPU效率

B: 缺点硬件电路复杂, 需要专用芯片(第八章讲)

1: 存储器与存储器间的数据传送

A: 传统方式

MOV [2000H], [1000H] 错误, 存储器间不能直接传数

MOV AL, [1000H]

MOV [2000H], AL 正确, 应用寄存器作传数中介

IN [3000H], 20H 错误, I/O端口数据不能直接读入存储器

IN AL, 20H

MOV [3000H], AL 正确, 应用寄存器作传数中介

B: DMA方式

不用寄存器作传数中介, 完成存储器间的直接传数2: DMA方式原理方框图

§7.3: 串行通信的基本知识

一: 串行通信的基本通信方式

1: 串行通信协议

A: 异步协议

数据可顺次地出现在数据流中, 数据间的相对延迟没有用专门的数据时钟来控制

B: 同步协议

数据流中顺次出现的数据由一个数据时钟来管理, 以一定的时间间隔出现

2: 异步传送方式

A: 异步传送的特点

1): 数据在线路上的传送不是连续的

2): 收发双方各用自已的时钟源控制接收和发送

B: 异步传送的格式

传送字符由4部分组成

1): 起始位——1bit, 0电平

2): 数据位——Nbit, 有效电平

3): 校验位——1bit, 与数据位中的值有关, 可不用

4): 停止位——1 ~ 2bit, 1电平

C: 异步传送中的数据同步位——起始位

1): 发端按传送格式发数据流

2): 收端若收到0电平(1bit), 则认为后面将固定收Nbit数据位

和1bit校验位

D: 异步传送中数据间的延迟时控制——停止位

1): 固定收Nbit数据位和1bit校验位后

2): 固定收异步传送格式定义的停止位(固定延迟)

3): 若无新的起始位(0电平), 则收Mbit个1电平(可变延迟) E: 收发端的一致性特点

1): 收发端必顺采用相同的异步传送格式

2): 收发端必顺采用相近的速率(波特率)

3: 同步传送方式

A: 同步传送的特点

1): 数据在线路上的传送是连续的

B: 同步传送的格式

由同步字符和数据块组成

1): 同步字符——用协议规定的字节数据

2): 数据块——由协议规定长度的字节数组成

4: 异步, 同步传送比较

A: 异步——用位作为收发字符的同步信号, 相对效率低

B: 同步——用字节作为收发数据块的同步信号, 相对效率高二: 串行通信中的数据传送方式

1: 单向传送方式

仅A发B收或B发A收

2: 半双工传送方式

A, B均可收发, 但A,B不可同时收发

3: 全双工传送方式

A, B均可收发, 并且A,B可同时收发

三: 并行/串行变换及串行接口

1: 计算机系统内部的数据传送均采用并行传送

计算机间的数据传送应采用串行传送

2: 发送需完成数据的并行/串行变换

接收需完成数据的串行/并行变换

3: 用软件实现数据的并行/串行变换

用硬件实现数据的并行/串行变换

§7.4 PC/XT的I/O端口地址分配

一: 端口地址分配原则

1: 端口地址寻址所用地址线: A0 ~ A9

2: 端口地址数量1024 个口地址

3: 实际可用端口地址数量因为A4值可任意, 512个口地址4: 端口地址值范围000H ~ 3FFH

二: 系统板(主板)上的端口地址

1: I/O端口地址特点

A: A9 = 0, A8 = 0,用A0 ~ A7 进行地址译码, 为一字节口地址

B: 地址范围为00H ~ FFH

C: 地址与主板上的专用接口芯片有关

2: 接口芯片与端口地址分配

接口芯片名A4 = 0时的地址分配A4 = 1 时的地址分配

8237 00H ~ 0FH 10H ~ 1FH

8259 20H ~ 21H 30H ~ 31H

8253 40H ~ 43H 50H ~ 51H

8255 60H ~ 63H 70H ~ 73H

8237页面80H ~ 83H 90H ~ 93H

3: 其它地址分配

不可屏蔽中断NMI

A0H ~ AFH B0H ~ BFH 保留地址C0H ~ CFH D0H ~ DFH

E0H ~ EFH F0H ~ FFH 三: 总线插槽上扩展板上的地址分配

1: I/O端口地址特点

A: A9, A8不全为0, 为二字节口地址

B: 端口地址范围为100H ~ 3FFH

C: 端口地址与插扳的功能有关

2: 插扳与端口地址分配

A: 插扳功能A4 = 1时的地址分配A4 = 0时的地址分配COM2 2F8H ~ 2FFH 2E8H ~ 2EFH

试验板(声卡) 310H ~ 31FH 300H ~ 30FH

硬盘驱动330H ~ 33FH 320H ~ 32FH

PRT 378H ~ 37FH 360H ~ 36FH

SDL 390H ~ 39FH 380H ~ 38FH

单显3B0H ~ 3BFH 3A0H ~ 3AFH

彩显3D0H ~ 3DFH 3C0H ~ 3CFH

软盘驱动3F0H ~ 3F7H 3E0H ~ 3E7H

COM2 3F8H ~ 3FFH 3E8H ~ 3EFH B: 保留地地址100H ~ 2F7H, 用户开发专用插卡用四: 主板上的地址译码电路

1: 逻辑方理图图7 – 12

2: 74LS138译码芯片的使能端与地址线

A: G1 = H 接有效地址充许控制线ALE

B: /G2A = L 接地址线A9 = 0

C: /G2B = L 接地址线A8 = 0

3: 74LS138译码芯片的输入信号

A7 A6 A5

C B A

0 0 0 /Y0 = L 8237 片选有效

0 0 1 /Y1 = L 8259 片选有效

0 1 0 /Y2 = L 8253 片选有效

0 1 1 /Y3 = L 8255 片选有效

1 0 0 /Y4 = L DMA页面有效

1 0 1 /Y5 = L NMI 屏蔽有效

1 1 0 /Y6 = L 末用

1 1 1 /Y7 = L 未用

4: A4未参加译码, 即可为L, 也可为H

§7.4 计算机总线

一: 总线概念

1: 总线的定义: 各种信号线的集合, 标准化的产物

2: 总线的功能

A: 插件板的可扩展性

B: 插件板的可谦容性

C: 插件板几何尺寸的统一性

3: 总线的内容

A: 地址总线

B: 数据总线注:意地址总线和数据总线不复用

C: 控制总线注:意控制总线的特殊性

D: 电源组与地

4: 总线的类型

A: 内总线计算机系统内的总线规范

1): S – 100 总线早期工控总线

2): STD – 56 总线常用工控总线

3): PC/XT微机总线62芯多总线

4): PC/AT 微机总线62芯+ 36 芯ISA总线

5): PC386 微机总线62芯+ 36 芯+ 36芯EISA总线

6): PCI微机总线128芯标准总线(目前最流行)

B: 外总线计算机系统间的总线规范

1): RS232 通信总线25 芯或者9 芯标准

2): IEEE488 仪表总线24 芯标准

3): USB 宽带通信总线标准

●具有即插即用的热拔插功能

●宽带串行传输率可达480Mbps

●可同时支持127个外设工作

●外设可由USB内置电源供电

二: PC/XT 总线规范

1: 数据总线信号引脚

D0 ~ D7 A9 ~ A2

2: 地址总线信号引脚

A0 ~ A19 A31 ~ A32

3: 控制总线

A: 与CPU芯片有关例如信号引脚

RESET B2

/WR, /M/IO B11

/RD, /M/IO B13 B: 与I/O接口芯片有关例如信号引脚

+IRQ2 B4

+DRQ3 B16 4: 电源组与地例如信号引脚

+5V B3, B29

+12V B9

GND B1, B10

三: PC机总线规范的发展

随着CPU芯片的发展, PC/XT总线己不满足应用需要

1: 在PC/XT总线基础上扩展

A: PC286总线(ISA总线)

1): 数据总线的扩展信号引脚

D8 ~ D15 C11 ~ C18

2): 地址总线的扩展信号引脚

A17 ~ A23 C8 ~ C1

3): 控制总线的扩展信号引脚

BHE C1

IRQ10 D3 B: PC386总线(EISA总线)

数据总线扩展到32位, 地址总线扩展到32位总线标

准为62 + 36 + 36芯

2: 新的PC机总线标准––––PCI总线标准

A: 数据传输率高, 64位时达266MB/S

B: 具有即插即用功能, 硬件自动识别