基于FPGA的时间数字转换器设计_学士学位论文

NANCHANG UNIVERSITY

学士学位论文

THESIS OF BACHELOR

（2009—2013年）

题目基于FPGA的时间-数字转换器设计

学院：信息工程学院系电子系专业班级：电子信息工程093班

基于FPGA的时间-数字转换器设计

摘要

时间是物质存在和运动的基本属性之一，它是科学研究、科学实验和工程技术等领域的必不可少的参量。时间-数字转换器作为时间测量技术的核心，在诸多领域都有广泛的应用。实现时间-数字转换电路的方法有许多种，如计数器法、电流积分法、门延迟法以及FPGA法等。本论文设计的是基于FPGA的时间-数字转换器，设计思想是以计数器为粗时间间隔测量单元，门延迟为细时间间隔测量单元，最终基于FPGA实现TDC系统。设计借助了Verilog HDL语言对FPGA 进行设计，完成了边缘检测、计数器及串口输出的软件设计，实现了测量范围为30min，分辨率达1ns的大范围、高分辨率TDC系统的设计。本系统可移植性强，在提高时钟频率和门延迟精度后可应用于微粒子探测、激光测距和定时定位等领域。

关键词：时间-数字转换器FPGA 计数器门延迟分辨率

Abstract

Design of Time to Digital Converter based on FPGA

Abstract

Time is one of the basic attribute of material’s existence and exercise, it’s an essential parameter of scientific researches, scientific experiments, engineering technology and other technology fields. Time-digital converter, as a time measurement technology core, are widely used in many fields.There are many ways to implement the time-digital converter, such as the counter method, the current integration method, the gate delay method and the FPGA method. This thesis designed a FPGA based TDC, the design idea is using the counter as a crude time interval measurement, the gate delay as a precise time interval measurement, and finally, the system is achieved by the FPGA. In the design, with the language of Verilog HDL, we achieved the software design of the edge detection, the counter and the outputting of serial. A measurement range of 30min, 1ns resolution of the large-scale, high-resolution TDC system is designed. This system is portable, if the clock frequency and the accuracy of gate delay are improved, it can be used in particle detection, laser ranging and timing positioning and any other fields.

Keywords: Time to Digital Converter; FPGA; Counter; Gate delay; Resolution

目录

摘要.................................................................................................................................I ABSTRACT...................................................................................................................II 前言 (1)

1.1选课的背景及意义 (1)

1.2国内外研究现状 (1)

1.3课题所做的工作及论文章节安排 (2)

1.3.1设计思想 (2)

1.3.2论文章节安排 (2)

时间-数字转换技术研究与分析 (4)

2.1时间-数字转换电路的应用领域研究 (4)

2.2时间-数字转换电路实现方法分析比较 (4)

2.2.1计数器法 (4)

2.2.2电流积分法 (5)

2.2.3门延迟法 (6)

2.2.4 FPGA法 (6)

2.3 小结 (6)

时间数字转换系统的硬件设计 (7)

3.1硬件系统总体设计 (7)

3.2开发板介绍 (7)

3.3 FPGA芯片介绍 (9)

3.3.1 FPGA简介及Cyclone ⅡEP2C5Q208C8N芯片概述 (9)

3.3.2Cyclone ⅡEP2C5Q208C8N芯片的特点 (10)

3.4 FPGA开发流程 (10)

3.4.1功能定义和器件选型 (10)

3.4.2设计输入 (11)

3.4.3布线布局 (11)

3.5 Quartus II仿真平台介绍 (12)

3.5.1设计输入 (12)

3.5.2项目编译 (13)

3.5.3项目仿真 (13)

时间-数字转换系统的软件设计 (14)

4.1 Verilog语言介绍 (14)

目录

4.2基于Verilog语言的FPGA总体设计 (14)

4.2.1设计目标及核心原理 (14)

4.2.2边缘检测工作原理及设计 (16)

4.2.3计数器工作原理及设计 (16)

4.2.4门延迟细计数原理及设计 (18)

4.2.5数据计算模块原理 (20)

4.2.6串口输出模块设计 (20)

系统测试 (22)

5.1 边缘检测仿真 (22)

5.2计数器仿真 (22)

5.3串口发送数据仿真 (23)

5.4时间-数字转换系统测试 (23)

总结 (25)

参考文献（Reference） (26)

致谢 (27)

附录 (28)

第一章前言

1.1选课的背景及意义

时间既是一个抽象的概念，又是物质存在和运动的基本属性之一。精密的时间在科学研究和实验当中充当着重要物理参量，为所有的时序系统和动力学系统提供了必不可少的时基坐标。传统的时间概念有两种含义，一种是指时间坐标系统中的某一时刻；另一种指时间系统中的一段时间间隔。本文所讨论的时间均指后者。

时间-数字转换器（TDC）是时间间隔测量的工具，它在各个领域都有着广泛的应用。TDC技术原本用于核物理实验的高能粒子检测，近几年，随着科技的不断进步和人们生活水平的不断提升，人们对食品和药品的安全性越发关注，这就要求一个高速率、高精度的检测设备。TDC技术作为一种成熟的微小粒子检测技术，近几年中取得了比较大的进步。TDC技术也被广泛的应用于有机合成、石油化工、农药残留检测等方面，具有良好的发展前景。

在国防建设和国民经济等领域，TDC技术的发展意义重大。精确的时间间隔测量技术（ps级）在定位定时、激光测距、航天遥控、物理实验和天文实验等领域都具有非常广泛的应用。TDC技术是时间间隔测量的主要实现途径，其发展和应用对于整个国防建设和人民生活水平的提高都具有非常重大的意义。目前，世界各强国都在努力地发展这项技术。

TDC技术的发展前景广，应用范围大，且具有较大的进步空间，本课题决定研究时间-数字转换器的设计及实现。

1.2国内外研究现状

近些年来，TDC技术在自动检测设备、激光探测、频率测量、相位测量、医疗图形扫描等研究领域得到广泛的应用。美、日、欧等国家都对时间间隔测量技术作了大量研究，他们利用集成电路领域的优势，发展了大量精确的时间间隔测量技术。在美国，PTTI年会决定每年对该专题进行讨论，美国国家科学院已把它作为评估国防力量的重要标志之一。同时，时间间隔测量技术也被列为国家须大力发展的科学技术。然而相对来说，我国的TDC技术起步较晚，在近几年才相继有专家对这方面技术进行研究。加之国外对此技术的控制非常严格，缺乏必要的支持和交流，这使得我国的TDC技术几乎是在完全空白的基础上进行研究和发展的。因此，我国在这方面的技术还比较落后，急需大力的发展和研究。

目前，国外实现TDC电路的方法有很多种，且趋于成熟。早期的TDC电路一般由印刷电路板上的分立元件组成，然而分立元件占用面积大、功耗高、一致性差，且元件经常受到环境因素的影响，使得电路的稳定性较差。后期的TDC 设计分为两种：一种用几个独立的集成电路搭建一个或几个TDC；另一种用的是单独的专用TDC芯片，通常是ASCI。这两种设计都具有各自的特点。其中，专用的TDC芯片一般是为某种功能而定型设计的，其性价比高，适用于各种工程的大量使用。然而，正因其定型性高，在兼容性方面显得比较差，而且相对来说TDC芯片的开发成本很高，一般在小规模实验中，往往需要购买别人研制的专用TDC。使用若干个集成电路搭建的TDC的方法具有更强的灵活性，实验者可以根据本实验的需要来设计TDC，这种方法通常被小规模实验者所青睐。总体看来，这两种实现方法都存在各自的缺点和弊端，一定程度上限制了TDC技术的开发应用。

近几年来，可编程的ASCI技术得到迅速的发展，包括CPLD和FPGA，而其中的FPGA的发展十分显著。有些FPGA芯片都已经达到了ASCI工艺水平，它们具有很高的密度，且能工作在较高速的片上时钟下。目前，FPGA工艺使TDC设计向低成本、低功耗和高集成度方向发展。基于FPGA的TDC电路设计工艺简单、成本低、设计难度小且流片成功率高。在技术上，许多国家在利用FPGA设计时间数字转换器已趋于成熟。例如美国的ORTEC公司、德国的ACAM 公司等均开发了属于自己的相关TDC产品，其指标可达100ps至14ps。

1.3课题所做的工作及论文章节安排

1.3.1设计思想

本文的总体设计思想是利用计数器和延迟门分别对时间进行粗测量和细测量。在软件设计方面采用Verilog语言对FPGA芯片进行程序设计。在硬件设计中，配备了50MHz频率的时钟，采用Cyclone ⅡEP2C5Q208C8N为核心芯片，实现对外围电路控制和计算，并将结果通过串口转USB接口传输到PC机从而实现仿真。

1.3.2论文章节安排

本文分六个章节对课题进行论述：

第一章前言，本章节概述了TDC的作用和国内外发展现状，介绍了课题的背景及意义，并从总体上概括了实现本课题的设计思想；

第二章TDC技术的研究与分析，本章节列举了TDC技术在各领域的应用，并介绍分析了几种实现时间-数字转换器的方法，确定了本课题研究的方向；

第三章系统硬件介绍，本章节介绍了TDC硬件系统的构成框图，着重介绍了所选用的FPGA芯片以及课题设计中所用到的仿真软件；

第四章FPGA软件设计，本章节介绍了硬件描述语言Verilog，并重点阐述了基于FPGA实现TDC的设计方案，包括计数器法和延迟门法，给出了相应的框图和工作原理；

第五章系统测试，本章节给出了TDC系统各个模块的仿真测试结果，验证了设计的正确性；

第六章总结，对设计过程和内容进行了总结。

第二章时间-数字转换技术研究与分析

第二章时间-数字转换器技术研究与分析

2.1时间-数字转换电路的应用领域研究

在很多方面，绝对的时间值并没有太大的意义，起重要作用的一种相对的时间概念，也就是所谓的时间间隔。精密的时间间隔测量在诸如地球动力学研究、相对论研究、原子核和粒子物理、脉冲星周期研究和人造卫星动力学研究等基础研究领域有着重要的作用。在国防应用中，时间间隔测量的重要方法之一就是激光测距，利用激光自身的优点，它能实现高精度的长度测量、距离测量、角度测量、速度测量等等。由于激光测距具有速度快、精度高等特点，它被广泛的应用于军事、农业、地质、电力、水利、通讯、消防、反恐等各个领域。

由于时间测量的应用越来越广泛，目前，针对其设计的时间数字转换电路有很多种，这些时间数字转换电路都具有各自的特点和应用场合。接下来，本文将介绍几种TDC电路实现的方法。

2.2时间数字转换电路实现方法分析与比较

2.2.1计数器法

计数器法是时间间隔测量中最常用和最基本的一种方法，实现原理非常简单。如图2-1所示，start信号启动计数器开始计数，当计数器接收到stop信号时停止，计数器从开始计数到停止计数的这段时间为所测量到的时间。从图2-1中可以看到，从start信号启动到计数器开始工作有一个延迟时间T0。在收到stop 信号时，由于计数器的计算是以接收到的上升沿个数为基准，T1也被当做测量到的有效时间。实际时间间隔t=t1-t0,而测量时间T=t3-t1。误差△t=T1-T0。而0≤ |T l 一T0|< Tref。

对计数器法进行误差分析可知，采用计数器实现时间间隔测量的误差在最不理想的情况下将接近一个时钟周期。相对来说这种测量方法的误差比较大，需要很高频率的时钟才能完成较高精度的测量，不适合单独的用于精确的时间间隔测量。计数器测量时间的优点是能测量很大范围的时间间隔，因为只要计数器宽度每增加一倍，测量的范围就能扩大一倍。

图2-1计数器原理图

2.2.2电流积分法

电流积分法又称时幅转换法，在早期的时间间隔测量中经常被运用。其示意图如图2-2所示。电流源I对电容C进行充电，充电的开始被start信号控制，记为t1时刻，而stop信号则控制充电的结束，记为t2。电容的电荷量以及压降随start和stop信号之间的时间间隔增大而增加，并且为正比关系。电容充电后的电压为：

Vcap-I=（t2-t1）/C

通过模拟数字转换器，可将得到的与时间间隔成正比的电压Vcap转换成数字量。采用这种方法式，可以做出分辨率很高的时间数字转换器。然而电流积分点对噪声的敏感度高，且动态范围不够大。由于电容所能达到的最大电压是确定的，如果要增加测量的动态范围，唯一的途径就是通过减小充电电流或增大电容来改变测量的比例常数。但是单纯的增大电容和减小充电电流不仅受噪声的影响大，而且受电容制作工艺的限制，误差也将增大。

图2-2电流积分法示意图

2.2.3 门延迟法

近年来，由于CMOS的发展，门时间延迟可达皮秒级别。门延迟法的电路通常由一系列的非门组成延迟线，利用锁存器的锁存功能，实现对时间间隔的测量。其中每一个非门都具有相同的时延，将若干个非门串接后，组成一条延迟线。起始信号start经延迟门传播，当stop信号到来时，在经过若干个延迟门之后被锁存。由此可以计算出start信号与stop信号之间的时间间隔。由于门延迟的延迟级别可达到皮秒级别，采用这种方法能完成很高分辨率（皮秒级）的时间间隔测量，但是其缺点是不能完成很大的时间间隔测量。

2.2.4 FPGA法

近几年来，可编程ASIC技术得到迅速发展，特别是FPGA的发展尤为显著。FPGA是Field Programmable Gate Array的缩写，即现场可编程逻辑器件。目前有些FPGA已经达到ASIC工艺水平，具有很高的密度，能在高速的片上时钟下工作。其缺点是集成度很高，可移植性也随着降低。然而，借助FPGA对TDC 进行设计不仅能保证很高的分辨率，而且还能向高集成度、低功耗、低成本方向发展。同时，由于FPGA电路设计还具有成本低、工艺简单且设计难度小等鲜明的优点，使得越来越多的电路设计人员都选择它作为实现电路设计的目标。正是基于FPGA实现法具有的优点，本设计决定采用基于FPGA实现TDC的设计方案。

2.3小结

在上文论述中可以发现，采用数字计数器的方法实现的TDC虽然能测量较大范围的时间间隔，然而却只能单纯的靠提高晶振来实现分辨率的提高，这就直接加大了研发成本，且可行性小。同时，采用门延迟法对时间间隔进行测量也具有自身的优缺点。这种方法可以实现分辨率达1ns的时间测量，但在测量范围上也具有很大的局限性，不能对大范围的时间间隔进行测量。如何实现一个在保证很高分辨率的情况下，又能测量较大范围的时间间隔的时间-数字转换器？这成为了一个十分有意义的课题。本设计基于这个设计思想出发，同时采用数字计数器及门延迟技术，并基于FPGA，设计出了一套既能满足较大范围内的时间间隔测量，又能保证非常高分辨率（1ns）的TDC系统。攙閿频嵘陣澇諗谴隴泸。

第三章时间-数字转换系统的硬件设计

3.1 硬件系统总体设计

图3-1给出的是硬件系统的设计框图，设计以FPGA为核心，将各种功能的电子元件系统的设计到一起，最终完成时间-数字转换功能。下面简单介绍一下各个模块的功能：

（1）电源：为系统供电，保证工作正常进行；

（2）开关：start开关和stop开关可以控制产生起始信号和停止信号；

（3）CLK：为系统提供晶振，其频率为50MHz；

（4）ROM：存储数据，FPGA从ROM中读取所需要的数据进行计算；

（5）管脚：作为一种输出单元，程序中设定特定的管脚作为输出，可供其他元件从中获取有用的信息，如示波器等；

（6）示波器：将示波器与指定的管脚相连，可以得出设计结果所给出的波形，以对系统进行检测；

（7）串口：通过串口，经FPGA处理后的数据可以被传输到如PC机、激光测距仪等其他计算器件，以实现各种与时间-数字转换相关的功能。

图3-1硬件系统总体设计图

3.2开发板介绍

根据硬件设计的要求，本设计采用如图3-2所示的开发板。

图3-2开发板图

本开发板的核心为EP2C5Q208C8N 芯片。同时包含电源管理模块、User LED 、Reset 按钮、50MHz 时钟、Nor Flash 、SDRAM 、扩展接口、FPGA-JTAG 接口以及EPCS4 Config Device 等功能性模块。开发板功能框图如图3-3所示。本文将对开发板几个主要功能模块进行介绍。

图3-3 开发板功能框图

（1）电源管理接口：本开发板上的FPGA芯片在单独使用时可接受+5V直流电压，电压适配器功率在5V/1A时最为理想。当与其他模块共同工作时，芯片上的电源管理模块能将5V电压分别转换为其他模块所需的电压值。

（2）JTAG调试接口：本接口既可以作为FPGA芯片的调试/编程接口，又可以用于对其配置器件进行编程。板上的JTAG调试接口有10个针孔插座，如图3-4所示，每个针对应的信号都不同。

图3-4JTAG调试插座

表1给出了每个JTAG插座所对应的信号的定义。

表1 JTAG插座信号定义对应表

3.3FPGA芯片介绍

3.3.1 FPGA简介及Cyclone ⅡEP2C5Q208C8N芯片概述

FPGA即现场可编程逻辑器件，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。目前，全球知名的FPGA生产商有Altera、Xilinx、

Actel等公司。下面给出了常用的三种FPGA芯片图片，如图3-5。

图3-5 FPGA芯片图片

本设计所采用的FPGA芯片为Cyclone ⅡEP2C5Q208C8N，它具有4,608个LES，2个高性能PLL，13个18×18硬件乘法器以及多达142个用户自定义IO。同时，它还提供了大容量的SDRAM和Flash ROM等存储单元。所配备的标准的2.54mm间距的扩展插座可以方便的提供给用户使用。在电源方面，只需外接DC5V电源即可。本芯片不论在性能上还是系统灵活性上都很突出，所以，它既适合于资深的硬件工程师，又能被初学者所快速掌握。

3.3.2 Cyclone ⅡEP2C5Q208C8N芯片的特点

1. 系用双层PCB 设计，高密度走线。电源和时钟设计完善，性能稳定可靠、结构美观。支持FPGA 开发，提供引脚信息，预留PLL 资源，支持扩展设计；

2. 该核心板配置有Flash 和SDRAM，是一块独立的SOPC 最小系统板，支持SOPC 及基于Nios II软核处理器的开发；

3. 核心板适合于产品原型的快速开发、学生参加各种电子设计大赛、学习FPGA 和SOPC 设计技术等，亦可用于系统设计前期快速评估设计方案；

4. FPGA 的所有I/O 口全部引出，均可用于扩展。

5. 性价比高，针对学生用户定价，让更多的学生加入FPGA 学习的行列。

3.4 FPGA开发流程

FPGA的设计包括软件设计和硬件设计两部分。设计思想是从系统级到功能模块级的软、硬件协同设计。FPGA的设计流程如图3-6所示，一共包括9个模块。下面分别对其中几个模块进行简要介绍。

3.4.1功能定义和器件选型

对FPGA进行设计时，必须考虑到系统的功能定义以及模块的划分。不同的模块所需的资源及工作速度各有不同，对各模块的器件选择也应不同。在设计时，一般采用自上而下的设计方法：将一个整体的系统划分为若干个模块单元，每个模块单元又可以分为几个基本单元，如此划分下去，直到底层单元可以直接使用EDA库为止。

3.4.2设计输入

设计输入的方式一般有采用硬件描述语言和使用原理图输入等方法。采用原理图输入的方法非常简单，且易于仿真，但是其维护难度大且效率低，并且可移植性差。而采用硬件描述语言的设计优点突出，它与芯片的工艺无关，便于模块的划分和一直，输入效率高且具有很强的逻辑描述和仿真能力。

3.4.3布局布线

布局布线的过程是利用工具将逻辑映射到目标器件的结构资源中，在布局布线时，可以选择最佳的逻辑布局，使系统高效率的完成设计目标。

图3-6 FPGA设计流程图

3.5 Quartus II仿真平台介绍

Quartus II是一种可编程逻辑的设计环境，它具有强大的设计能力和直观易用的接口，为用户提供了一个完整的多平台的开发环境。它包括FPGA设计阶段所需要的设计输入、逻辑综合、布局布线、时序分析、仿真和编程下载等解决方案。借助Quartus II软件，用户可以方便的进行嵌入式软件开发以及实现对可编程逻辑器件的设计。本文介绍了Quartus II软件的设计输入、项目的编译及项目的仿真。

3.5.1设计输入

设计输入包括创建工程、建立图形设计文件、基于单元符号输入和进行宏功能模块的实例化等四个步骤。

（1）创建工程：一个Quartus II工程文件同时包含了设计文件、软件源文件以及完成其他相关操作时所需要的相关文件。打开Quartus II软件后，在文件菜单中，点击file，再选择New Project Wizard（创建工程向导），会弹出如图3-7所示的对话框。在指定工程工作目录、工程名、顶层设计文件名，并为设计中所需要的文件、库、第三方EDA工具指定器件后，工程向导会给出一个总结，最终新工程创建完成。

图3-7工程创建向导对话框

（2）建立图形设计文件：在新工程被创建后，选择file中的New，可以新建设计文件类型选择窗口。点选Device Design files页面下的Block

Diagram/Schematic File，点击OK即可进行图形设计文件输入。

（3）基本单元符号输入：Quartus II软件可以为用户提供大量的基本单元符号和宏功能模块，设计者只需要在原理编辑器中直接调用即可。

（4）进行宏功能模块实例化：本功能可以帮助用户建立或修改包含自定义宏功能模块变量的设计文件。

3.5.2项目编译

编译器可以对项目进行检查并完成逻辑综合，并将结果生成文件。编译操作过程如下：

（1）选择Tools下的Compiler Tool将出现编译器窗口，这个窗口包含了全译过程中各个模块的功能。

（2）选项设置：通常在设计时，用户必须指定某个器件系列。该过程可以

放到编译过程中执行。编译器选项设置可以进行指定目标器件系列、设置编译过程及设置Fitter等操作。

（3）引脚分配：在选择好目标器件，完成设计分析并得到工程数据库文件之后，需要对设计的输入、输出引脚指定具体的器件引脚编号，这一操作称为引脚分配。

3.5.3 项目仿真

在完成上述一系列操作之后，还需使用仿真工具对设计的功能及时序进行全面的仿真测试，仿真器可以实现时序仿真。在开始仿真之前，必须为每一个输入引脚指定输入信号以作为仿真器的激励信号。通过这些激励信号，仿真器能产生对应的输出信号，以验证设计是否成功。通常仿真过程都包括创建仿真文件、设计仿真及对仿真结果分析这三个部分。

（1）创建仿真文件：点选File下的New命令，弹出对话框。在对话框中选择Other Files，再选择Vector Waveform File，最后选择OK按键，此时将打开一个空的波形编辑器窗口。波形编辑器缺省情况下的仿真结束时间为1μS，为了方便观察到仿真过程，设计者可以通选择Edit下的End Time命令来对仿真结束时间进行设置。

（2）设计仿真：在指定好仿真类型并已生成文件后，选择Processing下的Start Simulation命令即可启动仿真器。此时，仿真报告窗口和状态窗口也将自动弹出，状态窗口将显示仿真的进度以及所仿真进行的时间。在仿真结束后，报告窗口将显示输出节点的仿真波形。

（3）结果分析：设计者对报告窗口和状态窗口的数据及图形的分析，可以与自身的设计目标对照，确定设计的正确性。