Nios II 快速入门

Nios II快速入门

Nios II的开发涉及到多个软件工具，由于文档需要面向最广泛的开发者，在这一篇中以一般的开发流程，图文并列的方式进行探讨，假设读者已经正确安装Altera公司的Quartus II5.1或更高版本、Nios II Development Kit 5.1或更高版本的软件，对软件安装不再赘述。

1软件工具介绍

Nios II的开发包括了以32位Nios II软核处理器为核心的硬件配置、硬件设计、软件仿真、软件设计、软件调试等，基本的软件工具有：

1.1Quartus II,用于完成Nios II系统的综合、硬件优化、适配、编程下载和硬件测试

1.2SOPC Builder是Altera Nios II嵌入式处理器开发软件包，用于实现Nios II系统

的配置、生成、Nios II系统相关的软件的生成

1.3ModelSim用于对SOPC Builder生成的Nios II的HDL描述进行系统功能仿真

1.4Matlab/DSP Builder,生成Nios II系统硬件加速器，并为定制新指令提供支持。

1.5Nios II IDE，软件开发调试环境。

我们主要使用上述工具1、2、5，对3、4工具的开发使用可以根据大家的具体需求另行探讨。

2Nios II应用系统开发设计流程介绍

II开发分硬件开发和软件开发两个流程，硬件开发过程主要由用户定制系统硬件， Nios

然后由SOPC Builder等工具完成系统硬件和对应的开发软件生成；软件设计和传统方式类似，接近于unix/linux系统开发，软件开发又可以细分为HAL驱动程序开发和应用系统开发。在以后的实践中我们会体会到Nios II的开发是一个灵活的软硬件融合的开发过程。

3Nios II系统硬件设计实例导航

我们以一个简单的基于Nios II的系统开发过程来介绍Nios II系统的开发过程，该系统具有四个按钮，8个LED输出，SDRAM，FLASH硬件，实现简单的流水灯。项目名：Nios_Star。(这里介绍的是一个相对完整的系统定制，一个测试小系统只需要定制：CPU、On-Chip memory、JTAG-UART、Led-pio就可以了)。

3.1Nios II硬件系统开发流程

3.1.1建立开发目录，D:\Nios_Star

3.1.2启动Quartus II

3.1.3新建设计项目

Wizard

Project

File->New

Next。

在上图的输入表单中输入项目目录，项目名称和顶层模块名。

在上图中添加项目需要包含进来文件或非默认库，本例中使用默认设置。

上图中选择FPGA器件，本例中选EP1C6Q240C8。

上图中设定第三方综合、仿真、时间分析等EDA工具。本例选默认

上图罗列项目相关信息。按Finish生成项目3.1.4建立顶层模块

File->New

选择Block Diagram/Schematic File

As

File->Save

保存文件名为顶层模块名。

3.1.5建立系统模块

选择Quartus II菜单Tools->SOPC Builder…,打开与Quartus II集成的SOPC开发工具SOPC Builder。弹出下图：

输入系统名，本例中为：nios_star_cpu,HDL选择Verilog。

确认后进入SOPC Builer设计界面。在右上部分选择目标板和系统时钟，本例中目标板选FreeDev_board_cyclone_1c6（作者自制的开发板，如何定制开发板类型在其他讨论中给出,开发板不一致时可选一款FPGA器件一致外设相近的，这样选择会影响以后的FLASH program工具的使用），系统时钟默认50M。

3.1.6加入Nios CPU Core（必需）

首先加入的是CPU核，选择组件栏中的Avalon Modules ->Nios II Processor 右键点击，选择Add New Nios II Processor Altera Corporation…,打开配置对话框如

下图：

其他选项表单中都默认，点击Finish完成。

3.1.7加入on_chip_memory

使用FPGA内部RAM资源，可以构成RAM或ROM，速度快，特别在调试时因为很少受外部连线等因素的限制很有用。组件栏中选择Legacy Components->On-Chip Memory打开界面，如下图：

本例中我们定义了4k字节的RAM。

3.1.8加入JTAG_UART

UART在调试中非常有用，在调试中只要配置了CPU、On-Chip Memory JTAG

和JTAG UART就可以完成一个最小系统了，这些硬件资源都在FPGA器件的上，涉及的电路较少，比较容易正常工作，在调试时特别是自制开发板调试时很有效。在组件栏中选择Communication->JTAG UART，弹出JTAG UART配置界面如下：

3.1.9加入UART

UART就是通用异步收发器，NIOS II系统可以通过串口和其他设备通讯，也可用于仿真调试。波特率、数据位数、停止位数和校验方式按需要设置，本例选择默认配置，只用到RXD、TXD、GND三根线。

在组件选择栏中选择Communication->UART（RS232 series port）配置UART，界面如下：

3.1.10加入Timer

在嵌入式系统应用中，定时器是必不可少的，SOPC Builder提供了一个定时器组件。在组件拦中双击选择Other->Interval timer进入配置界面，我们选用Full feature，1ms一次溢出事件。

3.1.11加入Button_pio

在组件拦中双击选择Other->PIO进入配置界面,选4位，对应4个按钮。对于PIO有4种模式：

z输入（Input ports only）

z输出（Output ports only）

z三态（Tri-state ports）双向口

z输入、输出（Both input and output ports）

在此选Input ports only。在Input Options选项单我们配置了上升沿触发，生成中断请求的模式。

配置完成后右键单击SOPC Builder右半部分列表中的pio_0，Rename更名为button_pio.

3.1.12加入Led_pio

发光二极管LED PIO设置和button_pio类似，只是模式是Output ports only，不再需要中断生成，本例中配置了8位的LED输出。在组件拦中双击选择Other->PIO进入配置界面。

配置完成后右键单击SOPC Builder右半部分列表中的pio_0，Rename更名为led_pio。

3.1.13加入Avalon三态总线桥

异步SRAM和Flash的数据总线是三态的，Nios II CPU和SRAM、Flash相接需要Avalon三态总线桥。

在组件栏中双击Bridge->Avalon Tri-State Bridge,加入Avalon三态总线桥。

3.1.14加入SDRAM

Builder提供了对SDRAM支持，根据选用的芯片只需做少量的配置工 SOPC

作。在组件栏中双击Memory->SDRAM Controller进入配置画面，本例中因选用了SANSUNG K4S643232F，配置数据如下

3.1.15加入FLASH

在组件栏中双击Memory->Flash Memory(common Flash Interface)进入配置。因根据实际器件的地址和数据线宽度配置，其他参数本例中选默认值。

3.1.16锁定或调整存储器地址

选择SOPC Builder菜单System->Auto-Assign Base Addresses自动分配存储器地址。

选择SOPC Builder菜单System->Auto-Assign IRQs自动分配中断向量。

3.1.17设置系统地址

单击SOPC Builder的Next按钮，进行SOPC系统地址分配的配置。

主要是配置启动程序以及中断矢量表的内存位置。本例中选默认值。

3.1.18生成系统

Builder中单击Generate启动系统生成生成。

SOPC

生成完成以后单击EXIT退出SOPC Builder。

3.1.19在Nios_Star.bdf文件上绘制顶层图。

3.1.19.1双击BDF文件窗口，出现Symbol对话框。

3.1.19.2在对话框中点击Project目录。

3.1.19.3在Project下选择Nios_Star,会出现代表前面建立的Nios系统的大图

标。

3.1.19.4点击OK，将其放入BDF文件中。

3.1.19.5将Nios_Start与输入输出接口连接，完成系统硬件设计。

下图中仅联接了系统CLK、RESET、BUTTOM、UART等。

3.1.20引脚锁定

选择assignments->pins弹出引脚配置表单，根据PCB硬件连线设定内部信号和外部引脚连线。在SCH和PCB设计时确定这些资源的连接。

选择菜单Tools->Compile Tool启动编译