MENTOR_WG2005中文翻译指导

MENTOR WG 2005 使用入门

ＢＹ　ｏｎｅｆｉｎｇｅｒ

软件模块说明：

DxDesigner 原理图输入及集成管理环境

DxDesigner是原理图设计输入的完整解决方案，包括设计创建、设计定义和设计复用。提供强大的原理图输入功能，实现PCB网表的自动转换，支持LMS（Library Management System）库管理系统， DxDesigner支持层次化分页式模块化设计，方便实现设计复用缩短设计周期；集成的仿真和高速电路分析环境。DxDesigner的主要特点包括： 层次化设计输入管理以及设计复用

提供原理图视图功能

设计数据查询与交叉索引功能

支持多属性编辑以及设计规则（包括物理规则和高速电气规则）传递

集成的数字、模拟、数模混合仿真和高速电路分析环境

集成的LMS库管理以及BOM清单生成

集成的数据管理，支持团队设计，设计数据的检入、检出、锁定以及版本管理简单而便捷。

Library Manager 库管理工具

Library Manager为开发和管理公司的设计库提供了一个中心位置，可确保设计库的一致性和集成性。在Library Manager单一集成环境中，库管理员可创建、修改、维护原理图符号库、PCB封装库、焊盘库、IBIS库、以及包括板型在内的设计工艺库。Library Manager 使管理员有能力对每一个终端、项目或预设计模板赋予相应的权限。Library Manager有机结合了Mentor Graphics其它的设计工具如Expedition PCB。在调用其他工具时，可启用Library Manager 相关工具模块。同时，库管理员也可独立使用Library Manager以方便建库和维护。

Expedition PCB 设计及自动布线

Expedition PCB为设计师提供了用于复杂PCB物理设计、分析和加工一整套可伸缩的工具，它将交互设计和自动布线有机地整合到一个设计环境中。设计师可以定义所有设计规则，包括高速布线约束，创建板型，布局，交互布线和自动布线，直到加工文件生成。Expedition PCB没有任何设计规模的限制，没有层的限制、器件数量、网线数量和引脚数

的限制，提供给设计师最大的设计空间。Expedition PCB的核心-获业界大奖的Auto Active 自动布线器是基于形状的无网格布线器，布线速度极快，布线的可加工性首屈一指。它实现真正的45度布线，并完全支持当今各种复杂封装如BGA、CSP、COB和微过孔、埋孔、盲孔等加工工艺。其器件放置推挤后自动线调整，大面积覆铜处理方法皆独一无二。

Tau板级时序分析

Tau是业界第一个板极时序验证工具，它专为验证复杂功能块之间的时序关系而开发，这些功能块包括处理器，存储器和ASIC等高速数字器件。执行验证操作时不需要激励信号，也不需要器件的完整功能模型，可以比全功能仿真更为快速地给出板级时序关系。Tau既考虑了芯片内部时延和时钟相位漂移，也考虑了板级时钟摇摆和连线时延。其仿真对象包括同步电路，异步电路和时钟树。在原理图设计阶段，Tau 可以帮助确定器件速度类型 并 发现需设置高速布线规则的关键网线，关键互联时延的松弛方程组可以用来驱动Interconnect Synthesis 工具完成满足板级时序要求的物理布线。Tau还可以接受高速分析工具生成的连线时延数据并结合器件时序模型进行板级时序的后验证，以确保设计的时 序正确性，还可以进一步确定电路板的工作速度极限。

Quiet Expert 电磁兼容分析专家系统

Quiet Expert是高性能的EMI/EMC分析设计工具，具有专家系统的功能，可提供多种类型的电磁分析，并根据相关的条件计算出电磁辐射的频谱图。

Quiet Expert内嵌EMC专家知识库，可以实现PCB板级设计EMC检查，报告设计中对EMC 设计准则的违反，并且指出可能的解决方案；支持常见的建模方式，也可以简单地指定器件管脚模型的相关参数迅速构建分析模型；可以检查单线的EMI辐射频谱，可以考察单线以及整板的EMI辐射，也可以根据辐射方式来考察；支持磁通图、电路板图、频谱辐射、电容谐振曲线、信号串扰等图形方式。

IS_Floorplanner 基于电气规则驱动的布局及预分析工具

IS_Floorplanner允许用户通过定义关键路径时延，信号质量，和物理规则等要求来进行高速设计。这些物理设计要求和电气设计要求，通过IS_Floorplanner来即时监视和权衡。IS_Floorplanner的集成环境中有一个规则管理系统、时延驱动层次化区域规划器以及交互式综合和信号完整性分析的能力。规则管理的电子表格界面使之易于输入和维护驱动设计过程的规则。

时延驱动的层次化区域规则保证器件布局满足信号完整性和时延及生产规则，信号完整性优化使设计者能找到满足信号完整性要求的终端策略；而拓扑、延时、信号完整性等规则驱动着综合过程。所谓的综合是布出满足所定义电气规则的网线，信号完整性分析则支持交互式探查和系统严整两种方式。在已有的一些EDA工具中，该工具支持双面接口。

IS_Synthesizer 基于电气规则驱动的互连综合工具

IS_Synthesizer能帮助设计者以自动或交互式的方式实现没有电气错误的高速电路板设计。IS_Synthesizer将自动、交互智能布线器及与之相对应的分析机制结合起来，在电气规则驱动下，布出满足所定义电气规则的高速连线，保证所有的连线满足电气和生产要求。系统所分析和比较的是电气规则，如延时等而非线长和平行线等物理限制。IS_Synthesizer 支持真正的无网格结构、实时自动45度布线。其特点有：用对称配对拓扑技术，自动综合出差分对线，以确保最小时延偏差和共模噪声；支持育孔、埋孔、错孔、螺旋孔等HDI技术，以及许多预先定义和定制的连线拓扑。对主要是高速连线的设计来说，IS_Synthesizer一次完成你的设计，使设计的周期为最短。

IBIS Standard Library模型解决方案

对于互连综合的模型解决方案Mentor Graphics提供了经过验证，确保高度精确的模型库，ICX Standard Library?提供基于测试的高精度IBIS模型包括ASIC器件、微处理器、ROM、RAM器件、可编程器件和数字逻辑器件，每个模型包含了半导体厂商的数据和完整的器件标号。

IS_Multiboard高速电路的多板设计工具

对于包含多板和连接器，电缆或多封装模块的高速数字系统的设计IS_Multiboard提供完整的解决方案。IS_Multiboard的主要目的是考究跨越多板系统的互连网络，将信号完整性扩展到系统级。该工具能分析不同模块之间的关键信号，其易于使用的界面帮助用户定义电路板、回板和MCM的系统结构。例如，只需将电路板拖放到连接器上，电路板就被装配上了。为了给出最精确的结果，信号分析包含了连接器插座、电缆插座。系统级连线的信号完整性分析能保证整个系统的信号完整性。IS_Multiboard同时也支持将电路板简化成EBD模型，将一个系统简化成一个板来做简单的分析。

一、 库管理

WG 有专用的库管理模块Data And Library Manager 进行各种库文件的建立、使用、修改和导入导出等各种管理功能。

１、 中心库的功能

由Library Manager建立的库叫作中心库，具有如下主要功能

ａ、创建symbols, cells, padstacks, part data, parametric data，IBIS models, and layout templates；

ｂ、定义和管理partitions－一组Part；

ｃ、与PCB或其他库中输入/输出parts, cells, symbols, padstacks, and IBIS models

d、 建立和存储标准的PCB模板（板形、布线层、过孔，线距）

中心库与原理图设计和PCB设计的联系

２、 中心库的建立

2.1启动Library Manager：选择开始菜单Start > Programs > Mentor

Graphics SDD > DxDesigner-Expedition Flow > Data and Library

Management > Library Manager，出现下图所示：

2.2点击File > New创建一个中心库文件(.lmc)，首先显示一个选择中心

库目录的对话框，如图１：

2.3 点击图标 。 键入中心库的名字(如Company_Library),按 ENTER,

然后点击 OK. 显示出中心库的导航树，如图２

图１

图２

库管理模块创建的中心库目录包含以下子目录和文件

　CellDBLibs – 包含所有cell (.cel)文件的目录。

　Config -包含所有libpdf.cfg文件的目录，libpdf.cfg是Library PDF配置文件。

　IBISModels -包含所有IBIS Model (.ibs)文件的目录。

　Layout -包含padstack文件PadstackDB.psk的目录。

LayoutTemplates -包含所有设计模板文件的目录。

LogFiles -包含与中心库相关的LOG文件的目录。

PartsDBLibs -包含所有part (.pdb)文件的目录。

pkt –与一个DxDesigner项目相关联的目录。

sch -与一个DxDesigner项目相关联的目录。

sym -与一个DxDesigner项目相关联的目录。

SymbolLibs -包含所有symbol文件的目录。

wir -与一个DxDesigner项目相关联的目录。

Work – 一个空的目录。

CentLib.prp文件 – 一个包含symbol特性信息的文件。

.dbc 文件- DxDatabook 用户的配置文件 。

.lmc 文件-创建的中心库。

.dproj 文件- 专属中心库的项目文件

.cfg – 记录中心库配置的文件。

sysindex.cbf – 一个与中心库相关联的文件。

viewdraw.ini – DxDesigner用到的配置文件

3、创建一个Symbol:

3.1选择Setup > Partition Editor 或点击图标，显示Partition Editor

对话框如图３，点击,键入Logic_Gates后点击Apply。

图３

3.2右键点击Cells节点，从弹出菜单中选择New Partition，显示New Cell

Partition 对话框，键入Dip_Thru,点击OK，Dip_Thru cell partition就加入

了中心库。

3.3 同样的方法将SOIC cell partition加入中心库。

4、创建一个Part Partition。

右键点击Parts节点，从弹出菜单中选择New Partition，显示New Part Partition 对话框，键入Logic_Gates点击OK，Logic_Gates part partition就加入了中心库。

如下图所示：

５、 输入Dxd Symbol到中心库

5.1 点击Symbols，显示出Logic_Gates symbol partition。

5.2 右键点击Logic_Gates弹出菜单如下图所示

5.3 选择Import Symbols,浏览到Mentor Graphics\2005Exp\SDD_HOME

\wg\tutorial\LibMgr, 选择 g244a.1和74f244_full.1

DxDesigner symbols 点击OPEN,显示如下图：

.

6、创建74f244_half Symbol

6.1 选择Logic_Gates,右键点击弹出菜单，选择New Symbol…

6.2 在New Symbol对话框中键入Symbol的名字：74f244_half

6.3 点击OK。显示Symbol Editor界面

Property部分

绘图部分

6.4 设置Symbol Editor的参数：点击File > Preferences，弹出Preferences对话

框，进行字体、栅格、引脚、自动存储等属性的设置，如下图

点击OK，然后再点击File > Save进行存盘。

6.5 设置Symbol Type。点击Symbol Type右边的下拉菜单，选择MODULE,如下图

6.6 添加引脚

6.6.1 点击 或 添加引脚~G，重复操作添加A1、A2、A3、

A4。如下图所示：

6.6.2 一次添加多个引脚（Y1~Y4）。点击Symbol > Add Pins，出现Add pins

range对话框，name栏中写“Y”，按下图所示填写。

6.6.3 点击OK，四个引脚Y1~Y4添加上了，如下图：

6.7 指定或更改引脚的属性。

6.7.1 点击引脚～G, Pin Property attributes 更新 6.7.2 点击New attribute进行属性的分配

6.7.3 重复上述两步，分配其他引脚的属性

A1Label = A1

# = 2,11

Port Type = IN

Inverted = False

Length = 20.000

A2Label = A2

# = 4,13

Port Type = IN

Inverted = False

Length = 20.000

A3 Label = A3

# = 6,15

Port Type = IN

Inverted = False

Length = 20.000

A4 Label = A4

# = 8,17

Port Type = IN

Inverted = False

Length = 20.000

Y1 Label = Y1

#= 18,9

Port Type = OUT

Inverted = False

Length = 20.000

Y2 Label = Y2

# = 16,7

Port Type= OUT

Inverted = False

Length = 20.000

Y3 Label = Y3

# = 14,5

Port Type = OUT

Inverted = False

Length = 20.000

Y4 Label = Y4

# = 12,3

Port Type = OUT

Inverted = False

Length = 20.000

6.8 添加DEVICE、PACKAGE TYPE和其他属性

6.8.1 点击(Select Mode)清除所有激活的命令；

6.8.2 在Property栏中点击Attribute节点；

6.8.3 点击New attribute，创建新的输入区域，键入DEVICE,如下图所示：

6.8.4 重复上一步骤，键入下列内容；

(HETERO:LOGIC:G244A,(LOGIC:74F244_FULL),()LOGIC:74F244_HALF) 6.8.5 点击File>save,进行存盘；点击File>close关闭；

6.8.6 点击File>Quit退出。

7、创建Pads、Hole和Padstacks

用Padstack Editor创建Pads、Hole和Padstacks。

7.1 创建SMT焊盘栈

7.1.1 点击(Padstack Editor)

7.1.2 点击Pads项，再点击，创建出一个新的PAD。在Properties栏

中点击Rectangle，在Pad parameters栏中输入宽24、长70。

7.1.3 点击Padstacks项, 再点击，创建一个新的焊盘栈，键入它

的名字24x70 Rectanngle

7.1.4 在Available pads栏中点击Rectangle 70 x24，点击Top mount栏

选中，点击’<’；

7.1.5 同样方法使Bottom mount栏中显示Rectangle 70 x24

7.1.6 点击File>save,进行存盘

7.2 创建通孔焊盘栈

7.2.1 点击Holes项，再点击，创建出一个新的孔；

7.2.2 在hole size栏中选中Round，Diameter中键入38；

7.2.3 钻孔符号按下图选择

7.2.4 点击Pads项，再点击，创建出一个新的PAD。在Properties栏

中点击Round，在Pad parameters栏diameter中输入58,回车。

7.2.5 再点击创建出一个PAD。在Properties栏中点击Square，在Pad

parameters栏中输入58，回车。

7.2.6 点击Padstacks项, 再点击，创建一个新的焊盘栈，键入它

的名字58Round;

7.2.7 在Properties栏中Type下拉菜单中选择Pin_Through；

7.2.8 在Available pads栏中点击Square 58，选中Top mount和Bottom

mount栏，点击’<’；

7.2.9 在Available pads栏中点击Round 58，选中internal栏，点击’<’；

7.2.10 在Available hole栏中选择Rnd 38

7.2.11 点击File>save,进行存盘，点击File>Quit退出。

8、创建cells

8.1 创建一个DIP封装

8.1.1点击Tools>Cell Editor 或点击图标( Cell Editor)，弹出

Cell Editor对话框，如图4所示。Partition栏中选择Dip_Thru,

再点击Package标签，点击弹出Create Package Cell对话

框如图5。