半导体制造工艺流程简介

半导体制造工艺流程简介
半导体制造工艺流程简介

半导体制造工艺流程简介

半导体制造工艺

1

NPN高频小功率晶体管制造的工艺流程为:

外延片——编批——清洗——水汽氧化——一次光刻——检查——清洗——干氧氧化——硼注入——清洗——UDO淀积——清洗——硼再扩散——二次光刻——检查——单结测试——清洗——干氧氧化——磷注入——清洗——铝下CVD——清洗——发射区再扩散——三次光刻——检查——双结测试——清洗——铝蒸发——四次光刻——检查——氢气合金——正向测试——清洗——铝上CVD——检查——五次光刻——检查——氮气烘焙——检查——中测——中测检查——粘片——减薄——减薄后处理——检查——清洗——背面蒸发——贴膜——划片——检查——裂片——外观检查——综合检查——入中间库。

PNP小功率晶体管制造的工艺流程为:

外延片——编批——擦片——前处理——一次氧化——QC检查(tox)——一次光刻——QC检查——前处理——基区CSD涂覆——CSD预淀积——后处理——QC 检查(R?)——前处理——基区氧化扩散——QC检查(tox、R?)——二次光刻——QC 检查——单结测试——前处理——POCl3预淀积——后处理(P液)——QC检查——前处理——发射区氧化——QC检查(tox)——前处理——发射区再扩散(R?)——前处理——铝下CVD——QC检查(tox、R?)——前处理——HCl氧化——前处理——氢气处

理——三次光刻——QC检查——追扩散——双结测试——前处理——铝蒸发——QC检查(tAl)——四次光刻——QC检查——前处理——氮气合金——氮气烘焙——QC检查(ts)——五次光刻——QC检查——大片测试——中测——中测检查(——

粘片——减薄——减薄后处理——检查——清洗——背面蒸发——贴膜——划片——检查——裂片——外观检查)——综合检查——入中间库。

GR平面品种(小功率三极管)工艺流程为:

编批——擦片——前处理——一次氧化——QC检查(tox)——一次光刻——QC 检查——前处理——基区干氧氧化——QC检查(tox)——一GR光刻(不腐蚀)——GR硼注入——湿法去胶——前处理——GR基区扩

基区扩散与氧化—散——QC检查(Xj、R?)——硼注入——前处理——

—QC检查(Xj、tox、R?)——二次光刻——QC检查——单结测试——前处理——发射区干氧氧化——QC检查(tox)——磷注入——前处理——发射区氧化和再扩散——前处理——POCl3预淀积(R?)——后处理——前处理——铝下CVD——QC检查(tox)——前处理——氮气退火——三次光刻——QC检查——双结测试——前处理——铝蒸发——QC检查(tAl)——四次光刻——QC检查——前处理——氮气合金——氮气烘焙——正向测试——五次光刻——QC检查——大片测试——中测编批——中测——中测检查——入中间库。

双基区节能灯品种工艺流程为:

编批——擦片——前处理——一次氧化——QC检查(tox)——一次光刻——QC 检查——前处理——基区干氧氧化——QC检查(tox)——一

硼注入——前处理——基区扩散——后处理——QC检查(Xj、R?)——前处理——基区CSD涂覆——CSD预淀积——后处理——QC检查(R?)——前处理——基区氧化与扩散——QC检查(Xj、tox、R?)——二次光刻——QC检查——单结测试——磷注入——前处理——发射区氧化——前处理——发射区再扩散——前处理——POCl3预淀积(R?)——后处理——前处理——HCl退火、N2退火——三次光刻——QC检查——双结测试——前处理——铝蒸发——QC检查(tAl)——四次光刻——QC

检查——前处理——氮氢合金——氮气烘焙——正向测试(ts)——外协作(ts)——前处理——五次光刻——QC检查——大片测试——测试ts——中测编批— 2 —中测——中测检查——入中间库。

变容管制造的工艺流程为:

外延片——编批——擦片——前处理——一次氧化——QC检查——N+光刻——QC检查——前处理——干氧氧化——QC检查——P+注入——前处理——N+扩散——P+光刻——QC检查——硼注入1——前处理——CVD(LTO)——QC检查——硼注入2——前处理——LPCVD——QC检查——前处理——P+扩散——特性光刻——电容测试——是否再加扩——电容测试——......(直到达到电容测试要求)——三次光刻——QC检查——前处理——铝蒸发——QC检查(tAl)——铝反刻——QC检查——前处理——氢气合金——氮气烘焙——大片测试——中测——电容测试——粘片——减薄——QC检查——前处理——背面蒸发——综合检查——入中间库。

P+扩散时间越长,相同条件下电容越小。

稳压管(N衬底)制造的工艺流程为:

外延片——编批——擦片——前处理——一次氧化——QC检查——P+光刻——QC检查——前处理——干氧氧化——QC检查——硼注入——前处理——铝下UDO——QC检查——前处理——P+扩散——特性光刻——扩散测试(反向测试)——前处理——是否要P+追扩——三次光刻——QC检查——前处理——铝蒸发——QC 检查(tAl)——四次光刻——QC检查——前处理——氮气合金——氮气烘焙——大片测试——中测。

P+扩散时间越长,相同条件下反向击穿电压越高。

肖特基二极管基本的制造工艺流程为:

编批——擦片——前处理——一次氧化——QC检查(tox)——P+光刻——QC检查——硼注入——前处理——P+扩散与氧化——QC检查(Xj,R?,tox)——三次光

刻——QC检查——前处理——铬溅射前泡酸——铬溅射——QC检查(tcr)——先行片热处理——先行片后处理——特性检测(先行片:VBR,IR)——热处理——后处理——特性测试(VBR,IR)——前处理——钛/铝蒸发——QC检查(tAl)——四次光刻——QC检查——前处理——氮气合金先行(VBR,IR)——氮气合金——特性测试(VBR,IR)——大片测试——中测——反向测试(抗静电测试)——中测检验——如中转库。

3

目录

延 ................................................................. ........................................................................ (6)

气相外延生长机

理 ................................................................. .. (6)

外延层的杂质分

布 ................................................................. .. (6)

外延系统和工艺过

程 ................................................................. . (7)

外延质量和检

验 ................................................................. (7)

扩 ................................................................. ........................................................................ (8)

清洗处

理 ................................................................. (8)

前处

理.................................................................. (9)

蚀.................................................................. ........................................................

(9)

预淀

积.................................................................. (9)

中处

理.................................................................. (9)

主扩

散.................................................................. (9)

后处

理.................................................................. . (10)

化.................................................................. .......................................................................

10

验.................................................................. .......................................................................

10

片.................................................................. .......................................................................

10

编批打

标.................................................................. .......................................................................

10

化 ................................................................. ........................................................................ . (11)

一、二氧化硅结

构 ................................................................. (11)

二、二氧化硅性

质 ................................................................. (11)

三、二氧化硅应

用 ................................................................. (11)

四、二氧化硅薄膜的制

备 ................................................................. (12)

五、氧化装

置 ................................................................. .. (14)

六、二氧化硅薄膜质

量 ................................................................. . (14)

散 ................................................................. ........................................................................ . (15)

CSD涂源扩散(硼

源) ................................................................ ........................................ 15 POCl3扩

散 ................................................................. . (15)

离子注入再扩

散 ................................................................. . (16)

先行

片.................................................................. . (16)

结特性参数异

常 ................................................................. . (17)

重要的工艺参

数 ................................................................. . (17)

扩散质

量 ................................................................. . (17)

离子注

入.................................................................. ........................................................

(18)

正面蒸

铝.................................................................. .......................................................................

20

一、前处

理 ................................................................. (20)

二、正面蒸

铝 ................................................................. .. (20)

三、合金

化 ................................................................. (21)

四、正面蒸铝后QC检

验 ................................................................. (22)

刻 ................................................................. ........................................................................ . (22)

前处

理.................................................................. . (22)

胶.................................................................. .......................................................................

23

对版曝

光 ................................................................. ................................................................ 24 4 显

影.................................................................. .......................................................................

24

显影后检

查 ................................................................. (24)

后烘坚

膜 ................................................................. . (24)

蚀.................................................................. .......................................................................

25

CVD ................................................................ ........................................................................ .. (28)

一、APCVD:常压

CVD ................................................................ .. (29)

二、LPCVD:低压

CVD ................................................................ .. (29)

三、PECVD:等离子增强

CVD ................................................................ .. (30)

化 ................................................................. ........................................................................ . (32)

洗 ................................................................. ........................................................................ . (33)

自动清

洗 ................................................................. . (33)

手动清

洗 ................................................................. . (33)

测 ................................................................. ........................................................................ . (33)

芯片后工序(减薄、背

蒸) ................................................................ .. (34)

抛 ................................................................. ........................................................................ . (34)

一、减

薄 ................................................................. . (34)

二、抛

光 ................................................................. . (35)

三、去蜡、清

洗 ................................................................. . (35)

四、检

验 ................................................................. . (36)

蒸 ................................................................. ........................................................................ . (36)

一、前处

理 ................................................................. (36)

二、背

蒸 ................................................................. .......................................................

(36)

三、金扩

散 ................................................................. (38)

四、背蒸后QC检

验 ................................................................. .. (38)

五、背蒸返工处

理 ................................................................. (38)

出厂检

验.................................................................. .......................................................................

39

专业术

语.................................................................. .......................................................................

40

一些测试仪

器 ................................................................. . (40)

5

外延

在制造高频功率器件时,往往遇到一个击穿电压与集电极串联电阻对

集电极材料电阻率的要求矛盾的问题,这时如果在低电阻率的单晶硅上外

延生长一层高阻的外延层,器件做在外延层上,就能很好地解决以上的矛

盾。外延层高电阻率保证击穿电压,低电阻率衬底使集电极串联电阻降低,减少器件功率损耗。

在单晶硅衬底上沿着原来的结晶轴方向延伸生长一层导电类型、电阻率、厚度和晶格结构及其完整性都符合要求的新的单晶层的过程叫做外延,这层新的单晶层叫做外延层。若外延层结构和性质与衬底材料相同叫做同质外延,反之叫异质外延。根据外延层在器件制造中的作用来分,器件直接做在外延层上的叫做正外延,做在原单晶层上,低阻的外延层反过来作为支撑衬底的叫反外延。

外延方法主要有气相外延、液相外延、真空蒸发、高频溅射、分子束外延等,生产中常用的是硅的气相外延法。

气相外延生长机理

硅的气相外延是硅的气态化合物在加热的硅衬底表面与氢发生反应或自身热分解还原成硅,并以单晶的形式淀积在硅衬底表面的过程。具体包括:

(1)反应剂分子以扩散方式从气相转移到生长层表面;

(2)反应剂分子被生长层吸附;

(3)被吸附的反应剂分子在生长层表面完成化学反应,产生硅及其它副产品;

(4)副产品分子从表面解析,随着气流排出反应腔;

(5)反应生成的硅原子形成晶格,或加接到晶格点阵上,形成单晶外延层。外延方法通常有SiCl4氢还原法和SiH4热分解法,两种化学反应方程式分别为: SiCl4+2H2=Si+4HCl (1200?)

SiH4=Si+2H2 (1100?)

外延层的杂质分布

外延层必须是经过掺杂的单晶层。从器件制造的角度考虑,总希望外延层具有均匀的一定量的单一杂质分布,而且要求外延层与衬底界面处杂质分布浓度陡峭一些。 SiCl4氢还原法外延由于在高达1200?高温下进行,衬底与外延层中杂质相互扩散,从而使衬底与外延层形成杂质浓度缓变分布,这就是外延中的扩散效应。这种效应是可逆的,生成的HCl对硅有腐蚀作用。在衬底腐蚀的同时其中杂质就释放出来,加之在高温外延过程中,高掺杂衬底中的杂质也会挥发,此外整个外延层系统中也存在杂质的沾污源,这三种因素造成的自掺杂效应严重影响了外延的杂质分布,外延电阻率做高也不容易。 SiH4热分解法反应温度低,其化学反应激活能是1.6eV,比SiCl4小0.3eV,可以在1100?时获得与1200?下SiCl4反应时相当的生长速率,同时这种方法不产生HCl,无反应腐蚀问题,因而扩散效应和自掺杂现象不如SiCl4严重。如果采用“背封”技术和“二步法”外延,用SiH4热分解法就能获得较为理想的突变结和浓度分布。

虽然SiH4热分解法外延有其好处,但是由于SiCl4氢还原法操作安全,SiCl4易纯化, 6

且工艺成熟,目前仍然是生产中常用的方法。

外延系统和工艺过程

外延系统装置包括:气体分配及控制系统、加热和测温装置、反应室、废气处理装置。工艺过程包括:

(1) 衬底和基座处理:衬底处理主要是为了去除衬底圆片表面氧化层及尘粒,冲

洗干燥后放入石墨基座内。对于已经用过的石墨基座应预先经过HCl腐蚀,去除前次外延留在上面的硅。

(2) 掺杂剂配制:掺杂剂有气态源,如磷烷PH3,硼烷B2H6等;液态源如

POCl3、

BBr3等,不同的器件对外延层电阻率及导电类型要求不同,必须根据电阻率精确控制掺杂源的用量。

(3) 外延生长:主要程序为:装炉——通气,先通氮气再通氢气——升温——衬

底热处理或HCl抛光——外延生长——氢气冲洗——降温——氮气冲洗。当基座温度降到300?以下时开炉取片。

外延质量和检验

外延层质量应满足:晶体结构完整、电阻率精确而均匀、外延层厚度均匀且在范围内、表面光洁,无氧化和白雾、表面缺陷(角锥体、乳突、星形缺陷等)和体内缺陷(位错、层错、滑移线等)要少。

外延质量检验内容包括:电阻率、杂质浓度分布、外延层厚度、少子寿命及迁移率、夹层位错与层错密度、表面缺陷等。生产中通常检测项目是缺陷密度、电阻率和外延层厚度。外延层厚度测量方法有层错法、磨角

或滚槽染色法、直读法、红外干涉法等。电阻率测量的方法有四探针法、三探针法、电容—电压法、扩展电阻法,对于外延层电阻率较高或者厚度较薄的外延层往往采用电容—电压法、扩展电阻法等。

晶体缺陷包括体内和表面缺陷,体内缺陷包括位错和层错。

位错通常由衬底中的位错延伸而成,当衬底表面存在机械损伤,片子在升降温过程中遭受巨大热冲击时,就会在晶体内产生大量位错,因此应该避免衬底硅片机械划伤和衬底不均匀升降温。位错的检验方法有铬酸化学腐蚀法、红外显微镜直接观察法、X射线衍射形貌照相法和扫描电子显微镜分析法等。

层错有外延层错和热氧化层错两种。当衬底表面存在划痕、杂质沾污、氧化物或局部杂质积累,而外延时晶核恰巧在这些不均匀区域内长大,就会破坏衬底原来的晶格原子的规则排列,造成外延层和衬底间的晶格失配。这是失配随着外延生长过程逐渐传播开来,一直到达晶体表面,成为区域性缺陷,这就是外延层错。防止外延层错,外延前先将衬底在外延炉反应室内进行HCl气相抛光,提高氢气浓度,控制好外延生长温度和速率等都是行之有效的方法。单位面积内的层错数量为层错密度。将外延片在按比例配成的二氧化铬、HF水溶液中腐蚀后,置于显微镜下观测,就能测出层错密度。

表面缺陷通过肉眼和显微镜可以直接观察到,主要有划痕、雾状、角锥体、乳突、星形缺陷、小丘和雪球、麻坑、弯曲、图形漂移和畸变等

晶圆封装测试工序和半导体制造工艺流程

A.晶圆封装测试工序 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵,主要是微尘粒子、刮痕、残留物等问题。此外,对已印有电路图案的图案晶圆成品而言,则需要进行深次微米范围之瑕疵检测。一般来说,图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线,并将该影像交由高功能软件进行底层图案消除,以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic)及塑胶(plastic)两种,而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例,其步骤依序为晶片切割(die saw)、黏晶(die mount / die bond)、焊线(wire bond)、封胶(mold)、剪切/成形(trim / form)、印字(mark)、电镀(plating)及检验(inspection)等。 (1) 晶片切割(die saw) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die)切割分离。举例来说:以0.2微米制程技术生产,每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割,首先必须进行晶圆黏片,而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上,而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mount / die bond) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣(magazine)内,以送至下一制程进行焊线。 (3) 焊线(wire bond) IC构装制程(Packaging)则是利用塑胶或陶瓷包装晶粒与配线以成集成电路(Integrated Circuit;简称IC),此制程的目的是为了制造出所生产的电路的保护层,避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架(Pin),称之为打线,作为与外界电路板连接之用。

【半导体研磨 精】半导体晶圆的生产工艺流程介绍

?从大的方面来讲,晶圆生产包括晶棒制造和晶片制造两大步骤,它又可细分为以下几道主要工序(其中晶棒制造只包括下面的第一道工序,其余的全部属晶片制造,所以有时又统称它们为晶柱切片后处理工序): 晶棒成长--> 晶棒裁切与检测--> 外径研磨--> 切片--> 圆边--> 表层研磨--> 蚀刻--> 去疵--> 抛光--> 清洗--> 检验--> 包装 1 晶棒成长工序:它又可细分为: 1)融化(Melt Down) 将块状的高纯度复晶硅置于石英坩锅内,加热到其熔点1420°C以上,使其完全融化。 2)颈部成长(Neck Growth) 待硅融浆的温度稳定之后,将〈1.0.0〉方向的晶种慢慢插入其中,接着将晶种慢慢往上提升,使其直径缩小到一定尺寸(一般约6mm左右),维持此直径并拉长 100-200mm,以消除晶种内的晶粒排列取向差异。 3)晶冠成长(Crown Growth) 颈部成长完成后,慢慢降低提升速度和温度,使颈部直径逐渐加大到所需尺寸(如 5、6、8、12吋等)。 4)晶体成长(Body Growth) 不断调整提升速度和融炼温度,维持固定的晶棒直径,只到晶棒长度达到预定值。 5)尾部成长(Tail Growth) 1

当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度,使晶棒直径逐渐变小,以避免因热应力造成排差和滑移等现象产生,最终使晶棒与液面完全分离。到此即得到一根完整的晶棒。 2 晶棒裁切与检测(Cutting & Inspection) 将长成的晶棒去掉直径偏小的头、尾部分,并对尺寸进行检测,以决定下步加工的工艺参数。 3 外径研磨(Su rf ace Grinding & Shaping) 由于在晶棒成长过程中,其外径尺寸和圆度均有一定偏差,其外园柱面也凹凸不平,所以必须对外径进行修整、研磨,使其尺寸、形状误差均小于允许偏差。 4 切片(Wire Saw Sl ic ing) 由于硅的硬度非常大,所以在本工序里,采用环状、其内径边缘镶嵌有钻石颗粒的薄片锯片将晶棒切割成一片片薄片。 5 圆边(Edge Profiling) 由于刚切下来的晶片外边缘很锋利,硅单晶又是脆性材料,为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒,必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。 ? 6 研磨(Lapping) 研磨的目的在于去掉切割时在晶片表面产生的锯痕和破损,使晶片表面达到所要求的光洁度。 7 蚀刻(Etching) 1

半导体工艺流程

1清洗 集成电路芯片生产的清洗包括硅片的清洗和工器具的清洗。由 于半导体生产污染要求非常严格,清洗工艺需要消耗大量的高纯水; 且为进行特殊过滤和纯化广泛使用化学试剂和有机溶剂。 在硅片的加工工艺中,硅片先按各自的要求放入各种药液槽进行表面化学处理,再送入清洗槽,将其表面粘附的药液清洗干净后进入下一道工序。常用的清洗方式是将硅片沉浸在液体槽内或使用液体喷雾清洗,同时为有更好的清洗效果,通常使用超声波激励和擦片措施,一般在有机溶剂清洗后立即米用无机酸将其氧化去除,最后用超纯水进行清洗,如图1-6所示。 图1-6硅片清洗工艺示意图 工具的清洗基本米用硅片清洗同样的方法。 2、热氧化 热氧化是在800~1250C高温的氧气氛围和惰性携带气体(N2)下使硅片表面的硅氧化生成二氧化硅膜的过程,产生的二氧化硅用以作为扩散、离子注入的阻挡层,或介质隔离层。典型的热氧化化学反应为: Si + O2 T SiO2

3、扩散 扩散是在硅表面掺入纯杂质原子的过程。通常是使用乙硼烷(B2H6)作为N —源和磷烷(PH3)作为P+源。工艺生产过程中通常 分为沉积源和驱赶两步,典型的化学反应为: 2PH3 —2P+3H2 4、离子注入 离子注入也是一种给硅片掺杂的过程。它的基本原理是把掺杂物质(原子)离子化后,在数千到数百万伏特电压的电场下得到加速,以较高的能量注入到硅片表面或其它薄膜中。经高温退火后,注入离子活化,起施主或受主的作用。 5、光刻 光刻包括涂胶、曝光、显影等过程。涂胶是通过硅片高速旋转在硅片表面均匀涂上光刻胶的过程;曝光是使用光刻机,并透过光掩膜版对涂胶的硅片进行光照,使部分光刻胶得到光照,另外,部分光刻胶得不到光照,从而改变光刻胶性质;显影是对曝光后的光刻胶进行去除,由于光照后的光刻胶 和未被光照的光刻胶将分别溶于显影液和不溶于显影液,这样就使光刻胶上 形成了沟槽。 6、湿法腐蚀和等离子刻蚀 通过光刻显影后,光刻胶下面的材料要被选择性地去除,使用的方法就

半导体制造工艺流程

半导体制造工艺流程 N型硅:掺入V族元素--磷P、砷As、锑Sb P型硅:掺入III族元素—镓Ga、硼B PN结: 半导体元件制造过程可分为 前段(FrontEnd)制程 晶圆处理制程(WaferFabrication;简称WaferFab)、 晶圆针测制程(WaferProbe); 後段(BackEnd) 构装(Packaging)、 测试制程(InitialTestandFinalTest) 一、晶圆处理制程 晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件(如电晶体、电容体、逻辑闸等),为上述各制程中所需技术最复杂且资金投入最多的过程,以微处理器(Microprocessor)为例,其所需处理步骤可达数百道,而其所需加工机台先进且昂贵,动辄数千万一台,其所需制造环境为为一温度、湿度与含尘(Particle)均需控制的无尘室(Clean-Room),虽然详细的处理程序是随著产品种类与所使用的技术有关;不过其基本处理步骤通常是晶圆先经过适当的清洗(Cleaning)之後,接著进行氧化(Oxidation)及沈积,最後进行微影、蚀刻及离子植入等反覆步骤,以完成晶圆上电路的加工与制作。 二、晶圆针测制程 经过WaferFab之制程後,晶圆上即形成一格格的小格,我们称之为晶方或是晶粒(Die),在一般情形下,同一片晶圆上皆制作相同的晶片,但是也有可能在同一片晶圆上制作不同规格的产品;这些晶圆必须通过晶片允收测试,晶粒将会一一经过针测(Probe)仪器以测试其电气特性,而不合格的的晶粒将会被标上记号(InkDot),此程序即称之为晶圆针测制程(WaferProbe)。然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒 三、IC构装制程 IC構裝製程(Packaging):利用塑膠或陶瓷包裝晶粒與配線以成積體電路目的:是為了製造出所生產的電路的保護層,避免電路受到機械性刮傷或是高溫破壞。 半导体制造工艺分类 半导体制造工艺分类 一双极型IC的基本制造工艺: A在元器件间要做电隔离区(PN结隔离、全介质隔离及PN结介质混合隔离)ECL(不掺金)(非饱和型)、TTL/DTL(饱和型)、STTL(饱和型)B在元器件间自然隔离 I2L(饱和型) 半导体制造工艺分类 二MOSIC的基本制造工艺: 根据栅工艺分类 A铝栅工艺 B硅栅工艺

半导体的生产工艺流程

半导体的生产工艺流程 微机电制作技术,尤其是最大宗以硅半导体为基础的微细加工技术 (silicon-basedmicromachining),原本就肇源于半导体组件的制程技术,所以必须先介绍清楚这类制程,以免沦于夏虫语冰的窘态。 一、洁净室 一般的机械加工是不需要洁净室(cleanroom)的,因为加工分辨率在数十微米以上,远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界,空间单位都是以微米计算,因此微尘颗粒沾附在制作半导体组件的晶圆上,便有可能影响到其上精密导线布局的样式,造成电性短路或断路的严重后果。为此,所有半导体制程设备,都必须安置在隔绝粉尘进入的密闭空间中,这就是洁净室的来由。洁净室的洁净等级,有一公认的标准,以class10为例,意谓在单位立方英呎的洁净室空间内,平均只有粒径0.5微米以上的粉尘10粒。所以class后头数字越小,洁净度越佳,当然其造价也越昂贵。为营造洁净室的环境,有专业的建造厂家,及其相关的技术与使用管理办法如下: 1、内部要保持大于一大气压的环境,以确保粉尘只出不进。所以需要大型 鼓风机,将经滤网的空气源源不绝地打入洁净室中。 2、为保持温度与湿度的恒定,大型空调设备须搭配于前述之鼓风加压系统 中。换言之,鼓风机加压多久,冷气空调也开多久。 3、所有气流方向均由上往下为主,尽量减少突兀之室内空间设计或机台摆 放调配,使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。 4、所有建材均以不易产生静电吸附的材质为主。 5、所有人事物进出,都必须经过空气吹浴(airshower)的程序,将表面粉尘 先行去除。 6、人体及衣物的毛屑是一项主要粉尘来源,为此务必严格要求进出使用人 员穿戴无尘衣,除了眼睛部位外,均需与外界隔绝接触(在次微米制程技术的工厂内,工作人员几乎穿戴得像航天员一样。)当然,化妆是在禁绝之内,铅笔等也禁止使用。 7、除了空气外,水的使用也只能限用去离子水(DIwater,de-ionizedwater)。 一则防止水中粉粒污染晶圆,二则防止水中重金属离子,如钾、钠离子污染金氧半(MOS)晶体管结构之带电载子信道(carrierchannel),影响半导体组件的工作特性。去离子水以电阻率(resistivity)来定义好坏,一般要求至 17.5MΩ-cm以上才算合格;为此需动用多重离子交换树脂、RO逆渗透、与 UV紫外线杀菌等重重关卡,才能放行使用。由于去离子水是最佳的溶剂与清洁剂,其在半导体工业之使用量极为惊人! 8、洁净室所有用得到的气源,包括吹干晶圆及机台空压所需要的,都得使 用氮气(98%),吹干晶圆的氮气甚至要求99.8%以上的高纯氮!以上八点说明是最基本的要求,另还有污水处理、废气排放的环保问题,再再需要大笔

晶圆封装测试工序和半导体制造工艺流程0001

盛年不重来,一日难再晨。及时宜自勉,岁月不待人 盛年不重来,一日难再晨。及时宜自勉,岁月不待人 A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electro n Microscopy) 用来检测出晶圆上是否有瑕疵,主要是微尘粒子、刮痕、残留物等问题。此外,对已印有电路图案的图案晶圆成品而言,则需要进行深次微米范围之瑕疵检测。一般来说,图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线,并将该影像交由高功能软件进行底层图案消除,以辨识并发现瑕疵。 3. CD-SEM(Critical Dime nsioi n Measureme nt) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic )及塑胶(plastic )两种,而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例,其步骤依序为晶片切割( die saw)、黏晶(die mount / die bond)、焊线(wire bon d)、圭寸胶(mold )、剪切/ 成形(trim / form )、印字(mark )、电镀(plating )及检验(inspection )等。 (1) 晶片切割(die saw ) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die )切割分离。举例来说:以 0.2微米制程技术生产,每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割,首先必须进行晶圆黏片,而后再送至晶片切割机上进行切割。切割完后之 晶粒井然有序排列于胶带上,而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mou nt / die bo nd ) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线 架则经由传输设备送至弹匣( magazi ne )内,以送至下一制程进行焊线。 ⑶焊线(wire bond ) IC构装制程(Packaging )则是利用塑胶或陶瓷包装晶粒与配线以成集成电路( Integrated Circuit ;简称IC),此制程的目的是为了制造出所生产的电路的保护层,避免电路受到机械

半导体工艺流程

1、清洗 集成电路芯片生产的清洗包括硅片的清洗和工器具的清洗。由于半导体生产污染要求非常严格,清洗工艺需要消耗大量的高纯水;且为进行特殊过滤和纯化广泛使用化学试剂和有机溶剂。 在硅片的加工工艺中,硅片先按各自的要求放入各种药液槽进行表面化学处理,再送入清洗槽,将其表面粘附的药液清洗干净后进入下一道工序。常用的清洗方式是将硅片沉浸在液体槽内或使用液体喷雾清洗,同时为有更好的清洗效果,通常使用超声波激励和擦片措施,一般在有机溶剂清洗后立即采用无机酸将其氧化去除,最后用超纯水进行清洗,如图1 —6所示。 图1—6硅片清洗工艺示意图 工具的清洗基本米用硅片清洗同样的方法。 2、热氧化 热氧化是在800~1250C高温的氧气氛围和惰性携带气体(N2)下使硅片表面的硅氧化生成二氧化硅膜的过程,产生的二氧化硅用以作 为扩散、离子注入的阻挡层,或介质隔离层。典型的热氧化化学反应为:

Si + O2f SiO2 3、扩散 扩散是在硅表面掺入纯杂质原子的过程。通常是使用乙硼烷(B2H6)作为N —源和磷烷(PH3)作为P+源。工艺生产过程中通常 分为沉积源和驱赶两步,典型的化学反应为: 2PH3 f 2P + 3H2 4、离子注入 离子注入也是一种给硅片掺杂的过程。它的基本原理是把掺杂物质(原子)离子化后,在数千到数百万伏特电压的电场下得到加速,以较高的能量注入到硅片表面或其它薄膜中。经高温退火后,注入离子活化,起施主或受主的作用。 5、光刻 光刻包括涂胶、曝光、显影等过程。涂胶是通过硅片高速旋转在硅片表面均匀涂上光刻胶的过程;曝光是使用光刻机,并透过光掩膜版对涂胶的硅片进行光照,使部分光刻胶得到光照,另外,部分光刻胶得不到光照,从而改变光刻胶性质;显影是对曝光后的光刻胶进行去除,由于光照后的光刻胶和未被光照的光刻胶将分别溶于显影液和不溶于显影液,这样就使光刻胶上 形成了沟槽。 光刻胶 基片------------ ?涂胶后基片 1 1 1 1 ~ 显影后基片V------------- 曝光后基片 6、湿法腐蚀和等离子刻蚀

芯片制作工艺流程

芯片制作工艺流程 工艺流程 1) 表面清洗 晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 2) 初次氧化 有热氧化法生成SiO2 缓冲层,用来减小后续中Si3N4对晶圆的应力 氧化技术 干法氧化 Si(固) + O2 à SiO2(固) 湿法氧化 Si(固) +2H2O à SiO2(固) + 2H2 干法氧化通常用来形成,栅极二氧化硅膜,要求薄,界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时,膜厚与时间成正比。SiO2膜变厚时,膜厚与时间的平方根成正比。因而,要形成较厚的SiO2膜,需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时,因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应,Si 表面向深层移动,距离为SiO2膜厚的0.44倍。因此,不同厚度的SiO2膜,去除后的Si表面的深度也不同。SiO2膜为透明,通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm,如果预告知道是几次干涉,就能正确估计。对其他的透明薄膜,如知道其折射率,也可用公式计算出 (d SiO2) / (d ox) = (n ox) / (n SiO2)。SiO2膜很薄时,看不到干涉色,但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。 SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低,约为10E+10 -- 10E+11/cm –2 .e V -1 数量级。(100)面时,氧化膜中固定电荷较多,固定电荷密度的大小成为左右阈值的主要因素。 3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。 1 常压CVD (Normal Pressure CVD) NPCVD为最简单的CVD法,使用于各种领域中。其一般装置是由(1)输送反

晶圆封装测试工序和半导体制造工艺流程

A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵,主要是微尘粒子、刮痕、残留物等问题。此外,对已印有电路图案的图案晶圆成品而言,则需要进行深次微米范围之瑕疵检测。一般来说,图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线,并将该影像交由高功能软件进行底层图案消除,以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic)及塑胶(plastic)两种,而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例,其步骤依序为晶片切割(die saw)、黏晶(die mount / die bond)、焊线(wire bond)、封胶(mold)、剪切/成形(trim / form)、印字(mark)、电镀(plating)及检验(inspection)等。 (1) 晶片切割(die saw) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die)切割分离。举例来说:以

0.2微米制程技术生产,每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割,首先必须进行晶圆黏片,而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上,而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mount / die bond) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣(magazine)内,以送至下一制程进行焊线。 (3) 焊线(wire bond) IC构装制程(Packaging)则是利用塑胶或陶瓷包装晶粒与配线以成集成电路(Integrated Circuit;简称IC),此制程的目的是为了制造出所生产的电路的保护层,避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架(Pin),称之为打线,作为与外界电路板连接之用。 (4) 封胶(mold) 封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热,再将框架置于压模机上的构装模上,再以树脂充填并待硬化。 (5) 剪切/成形(trim / form) 剪切之目的为将导线架上构装完成之晶粒独立分开,并把不需要的连接用材料及部份凸出之树脂切除(dejunk)。成形之目的则是将外引脚压成各种预先设计好之形状,以便于装置于

(工艺流程)2020年半导体硅片生产工艺流程及工艺注意要点

硅片生产工艺流程及注意要点 简介 硅片的准备过程从硅单晶棒开始,到清洁的抛光片结束,以能够在绝好的环境中使用。期间,从一单晶硅棒到加工成数片能满足特殊要求的硅片要经过很多流程和清洗步骤。除了有许多工艺步骤之外,整个过程几乎都要在无尘的环境中进行。硅片的加工从一相对较脏的环境开始,最终在10级净空房内完成。 工艺过程综述 硅片加工过程包括许多步骤。所有的步骤概括为三个主要种类:能修正物理性能如尺寸、形状、平整度、或一些体材料的性能;能减少不期望的表面损伤的数量;或能消除表面沾污和颗粒。硅片加工的主要的步骤如表1.1的典型流程所示。工艺步骤的顺序是很重要的,因为这些步骤的决定能使硅片受到尽可能少的损伤并且可以减少硅片的沾污。在以下的章节中,每一步骤都会得到详细介绍。 表1.1 硅片加工过程步骤 1.切片 2.激光标识 3.倒角 4.磨片 5.腐蚀 6.背损伤 7.边缘镜面抛光 8.预热清洗 9.抵抗稳定——退火 10.背封 11.粘片 12.抛光 13.检查前清洗 14.外观检查

15.金属清洗 16.擦片 17.激光检查 18.包装/货运 切片(class 500k) 硅片加工的介绍中,从单晶硅棒开始的第一个步骤就是切片。这一步骤的关键是如何在将单晶硅棒加工成硅片时尽可能地降低损耗,也就是要求将单晶棒尽可能多地加工成有用的硅片。为了尽量得到最好的硅片,硅片要求有最小量的翘曲和最少量的刀缝损耗。切片过程定义了平整度可以基本上适合器件的制备。 切片过程中有两种主要方式——内圆切割和线切割。这两种形式的切割方式被应用的原因是它们能将材料损失减少到最小,对硅片的损伤也最小,并且允许硅片的翘曲也是最小。 切片是一个相对较脏的过程,可以描述为一个研磨的过程,这一过程会产生大量的颗粒和大量的很浅表面损伤。 硅片切割完成后,所粘的碳板和用来粘碳板的粘结剂必须从硅片上清除。在这清除和清洗过程中,很重要的一点就是保持硅片的顺序,因为这时它们还没有被标识区分。 激光标识(Class 500k) 在晶棒被切割成一片片硅片之后,硅片会被用激光刻上标识。一台高功率的激光打印机用来在硅片表面刻上标识。硅片按从晶棒切割下的相同顺序进行编码,因而能知道硅片的正确位置。这一编码应是统一的,用来识别硅片并知道它的来源。编码能表明该硅片从哪一单晶棒的什么位置切割下来的。保持这样的追溯是很重要的,因为单晶的整体特性会随着晶棒的一头到另一头而变化。编号需刻的足够深,从而到最终硅片抛光完毕后仍能保持。在硅片上刻下编码后,即使硅片有遗漏,也能追溯到原来位置,而且如果趋向明了,那么就可以采取正确的措施。激光标识可以在硅片的正面也可在背面,尽管正面通常会被用到。

晶圆封装测试工序和半导体制造工艺流程

晶圆封装测试工序和半导体制造工艺流程 A.晶圆封装测试工序 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵,主要是微尘粒子、刮痕、残留物等问题。此外,对已印有电路图案的图案晶圆成品而言,则需要进行深次微米范围之瑕疵检测。一般来说,图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线,并将该影像交由高功能软件进行底层图案消除,以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic)及塑胶(plastic)两种,而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例,其步骤依序为晶片切割(die saw)、黏晶(die mount / die bond)、焊线(wire bond)、封胶(mold)、剪切/成形(trim / form)、印字(mark)、电镀(plating)及检验(inspection)等。 (1) 晶片切割(die saw) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die)切割分离。 举例来说:以0.2微米制程技术生产,每片八寸晶圆上可制作近六百颗以上的64M 微量。

欲进行晶片切割,首先必须进行晶圆黏片,而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上,而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mount / die bond) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣(magazine)内,以送至下一制程进行焊线。 (3) 焊线(wire bond) IC构装制程(Packaging)则是利用塑胶或陶瓷包装晶粒与配线以成集成电路(Integrated Circuit;简称IC),此制程的目的是为了制造出所生产的电路的保护层,避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架(Pin),称之为打线,作为与外界电路板连接之用。 (4) 封胶(mold) 封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热,再将框架置于压模机上的构装模上,再以树脂充填并待硬化。 (5) 剪切/成形(trim / form) 剪切之目的为将导线架上构装完成之晶粒独立分开,并把不需要的连接用材料及部份凸出之树脂切除(dejunk)。成形之目的则是将外引脚压成各种预先设计好之形状,以便于装置于电路板上使用。剪切与成形主要由一部冲压机配上多套不同制程之模具,加上进料及出料机构所組成。 (6) 印字(mark)及电镀(plating) 印字乃将字体印于构装完的胶体之上,其目的在于注明商品之规格及制造者等资讯。

最全半导体IC制造流程(精)

《半导体IC制造流程》 、晶圆处理制程 晶圆处理制程之主要工作为在硅晶圆上制作电路与电子组件(如晶体管、电容体、逻辑闸等,为上述各制程中所需技术最复杂且资金投入最多的过程,以微处理器(Micro processor为例,其所需处理步骤可达数百道,而其所需加工机台先进且昂贵,动辄数千万一台,其所需制造环境为为一温度、湿度与含尘量(Particle均需控制的无尘室(Clea n-Room虽然详细的处理程序是随着产品种类与所使用的技术有关;不过其基本处理步骤通常是晶圆先经过适当的清洗(Cleaning之后,接着进行氧化(Oxidation及沈积,最后进行微影、蚀刻及离子植入等反复步骤,以完成晶圆上电路的加工与制作。 、晶圆针测制程 经过Wafer Fab之制程后,晶圆上即形成一格格的小格,我们称之为晶方或是晶 粒(Die,在一般情形下,同一片晶圆上皆制作相同的芯片,但是也有可能在同一片晶圆上制作不同规格的产品;这些晶圆必须通过芯片允收测试,晶粒将会一一经过针测(Probe仪器以测试其电气特性,而不合格的的晶粒将会被标上记号(Ink Dot,此程序即称之为晶圆针测制程(Wafer Probeo然后晶圆将依晶粒为单位分割成一粒粒独立的晶粒,接着晶粒将依其电气特性分类(Sort并分入不同的仓(Die Bank,而不合格的晶粒将于下一个制程中丢弃。 二、IC构装制程 IC构装制程(Packaging则是利用塑料或陶瓷包装晶粒与配线以成集成电路 (Integrated Circuit;简称IC,此制程的目的是为了制造出所生产的电路的保护层,避免 电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架 (Pin , 称之为打线,作为与外界电路板连接之用。

半导体制造工艺流程简介

半导体制造工艺流程简介 半导体制造工艺 1 NPN高频小功率晶体管制造的工艺流程为: 外延片——编批——清洗——水汽氧化——一次光刻——检查——清洗——干氧氧化——硼注入——清洗——UDO淀积——清洗——硼再扩散——二次光刻——检查——单结测试——清洗——干氧氧化——磷注入——清洗——铝下CVD——清洗——发射区再扩散——三次光刻——检查——双结测试——清洗——铝蒸发——四次光刻——检查——氢气合金——正向测试——清洗——铝上CVD——检查——五次光刻——检查——氮气烘焙——检查——中测——中测检查——粘片——减薄——减薄后处理——检查——清洗——背面蒸发——贴膜——划片——检查——裂片——外观检查——综合检查——入中间库。 PNP小功率晶体管制造的工艺流程为: 外延片——编批——擦片——前处理——一次氧化——QC检查(tox)——一次光刻——QC检查——前处理——基区CSD涂覆——CSD预淀积——后处理——QC 检查(R?)——前处理——基区氧化扩散——QC检查(tox、R?)——二次光刻——QC 检查——单结测试——前处理——POCl3预淀积——后处理(P液)——QC检查——前处理——发射区氧化——QC检查(tox)——前处理——发射区再扩散(R?)——前处理——铝下CVD——QC检查(tox、R?)——前处理——HCl氧化——前处理——氢气处 理——三次光刻——QC检查——追扩散——双结测试——前处理——铝蒸发——QC检查(tAl)——四次光刻——QC检查——前处理——氮气合金——氮气烘焙——QC检查(ts)——五次光刻——QC检查——大片测试——中测——中测检查(——

晶圆加工工艺流程

晶圆加工工艺流程 1、表面清洗 晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 2、初次氧化 有热氧化法生成SiO2 缓冲层,用来减小后续中Si3N4对晶圆的应力氧化技术:干法氧化Si(固)+O2 à SiO2(固)和湿法氧化Si(固)+2H2O à SiO2(固)+2H2。干法氧化通常用来形成,栅极二氧化硅膜,要求薄,界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时,膜厚与时间成正比。SiO2膜变厚时,膜厚与时间的平方根成正比。因而,要形成较厚SiO2膜,需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时,因在于OH基SiO2膜中的扩散系数比O2的大。氧化反应,Si 表面向深层移动,距离为SiO2膜厚的0.44倍。因此,不同厚度的SiO2膜,去除后的Si表面的深度也不同。SiO2膜为透明,通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm,如果预告知道是几次干涉,就能正确估计。对其他的透明薄膜,如知道其折射率,也可用公式计算出(dSiO2)/(dox)=(nox)/(nSiO2)。SiO2膜很薄时,看不到干涉色,但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低,约为 10E+10-- 10E+11/cm ?2.eV-1 数量级。(100)面时,氧化膜中固定电荷较多,固定电荷密度的大小成为左右阈值的主要因素。 3、热CVD(HotCVD)/(thermalCVD)

半导体工艺流程

集成电路芯片生产的清洗包括硅片的清洗和工器具的清洗。由于半导体生产污染要求非常严格,清洗工艺需要消耗大量的高纯水;且为进行特殊过滤和纯化广泛使用化学试剂和有机溶剂。 在硅片的加工工艺中,硅片先按各自的要求放入各种药液槽进行表面化学处理,再送入清洗槽,将其表面粘附的药液清洗干净后进入下一道工序。常用的清洗方式是将硅片沉浸在液体槽内或使用液体喷雾清洗,同时为有更好的清洗效果,通常使用超声波激励和擦片措施,一般在有机溶剂清洗后立即采用无机酸将其氧化去除,最后用超纯水进行清洗,如图1-6所示。 图1-6硅片清洗工艺示意图 工具的清洗基本采用硅片清洗同样的方法。 2、热氧化 热氧化是在800~1250℃高温的氧气氛围和惰性携带气体(N2)下使硅片表面的硅氧化生成二氧化硅膜的过程,产生的二氧化硅用以作为扩散、离子注入的阻挡层,或介质隔离层。典型的热氧化化学反应为: Si + O2→SiO2

扩散是在硅表面掺入纯杂质原子的过程。通常是使用乙硼烷(B 2H 6)作为N -源和磷烷(PH 3)作为P +源。工艺生产过程中通常分为沉积源和驱赶两步,典型的化学反应为: 2PH 3 → 2P + 3H 2 4、离子注入 离子注入也是一种给硅片掺杂的过程。它的基本原理是把掺杂物质(原子)离子化后,在数千到数百万伏特电压的电场下得到加速,以较高的能量注入到硅片表面或其它薄膜中。经高温退火后,注入离子活化,起施主或受主的作用。 5、光刻 光刻包括涂胶、曝光、显影等过程。涂胶是通过硅片高速旋转在硅片表面均匀涂上光刻胶的过程;曝光是使用光刻机,并透过光掩膜版对涂胶的硅片进行光照,使部分光刻胶得到光照,另外,部分光刻胶得不到光照,从而改变光刻胶性质;显影是对曝光后的光刻胶进行去除,由于光照后的光刻胶和未被光照的光刻胶将分别溶于显影液和不溶于显影液,这样就使光刻胶上形成了沟槽。 6、湿法腐蚀和等离子刻蚀 通过光刻显影后,光刻胶下面的材料要被选择性地去除,使用的基片 涂胶后基片 光刻胶 阻挡层

半导体的生产工艺流程(精)

半导体的生产工艺流程 微机电制作技术,尤其是最大宗以硅半导体为基础的微细加工技术(silicon- based micromachining,原本就肇源于半导体组件的制程技术,所以必须先介绍清楚这类制程,以免沦于夏虫语冰的窘态。 一、洁净室 一般的机械加工是不需要洁净室(clean room的,因为加工分辨率在数十微米以上,远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界,空间单位都是以微米计算,因此微尘颗粒沾附在制作半导体组件的晶圆上,便有可能影响到其上精密导线布局的样式,造成电性短路或断路的严重后果。 为此,所有半导体制程设备,都必须安置在隔绝粉尘进入的密闭空间中,这就是洁净室的来由。洁净室的洁净等级,有一公认的标准,以class 10为例,意谓在单位立方英呎的洁净室空间内,平均只有粒径0.5微米以上的粉尘10粒。所以class后头数字越小,洁净度越佳,当然其造价也越昂贵(参见图2-1。 为营造洁净室的环境,有专业的建造厂家,及其相关的技术与使用管理办法如下: 1、内部要保持大于一大气压的环境,以确保粉尘只出不进。所以需要大型鼓风机,将经滤网的空气源源不绝地打入洁净室中。 2、为保持温度与湿度的恒定,大型空调设备须搭配于前述之鼓风加压系统中。换言之,鼓风机加压多久,冷气空调也开多久。 3、所有气流方向均由上往下为主,尽量减少突兀之室内空间设计或机台摆放调配,使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。 4、所有建材均以不易产生静电吸附的材质为主。 5、所有人事物进出,都必须经过空气吹浴 (air shower 的程序,将表面粉尘先行去除。

6、人体及衣物的毛屑是一项主要粉尘来源,为此务必严格要求进出使用人员穿戴无尘衣,除了眼睛部位外,均需与外界隔绝接触 (在次微米制程技术的工厂内,工作人员几乎穿戴得像航天员一样。当然,化妆是在禁绝之内,铅笔等也禁止使用。 7、除了空气外,水的使用也只能限用去离子水 (DI water, de-ionized water。一则防止水中粉粒污染晶圆,二则防止水中重金属离子,如钾、钠离子污染金氧半(MOS 晶体管结构之带电载子信道 (carrier channel,影响半导体组件的工作特性。去离子水以电阻 率 (resistivity 来定义好坏,一般要求至17.5MΩ-cm以上才算合格;为此需动用多重离子交换树脂、RO逆渗透、与UV紫外线杀菌等重重关卡,才能放行使用。由于去离子水是最佳的溶剂与清洁剂,其在半导体工业之使用量极为惊人! 8、洁净室所有用得到的气源,包括吹干晶圆及机台空压所需要的,都得使用氮气(98%,吹干晶圆的氮气甚至要求99.8%以上的高纯氮!以上八点说明是最基本的要求,另还有污水处理、废气排放的环保问题,再再需要大笔大笔的建造与维护费用! 二、晶圆制作 硅晶圆 (silicon wafer 是一切集成电路芯片的制作母材。既然说到晶体,显然是经过纯炼与结晶的程序。目前晶体化的制程,大多是采「柴可拉斯基」(Czycrasky 拉晶法 (CZ法。拉晶时,将特定晶向 (orientation 的晶种 (seed,浸入过饱和的纯硅熔汤 (Melt 中,并同时旋转拉出,硅原子便依照晶种晶向,乖乖地一层层成长上去,而得出所谓的晶棒 (ingot。晶棒的阻值如果太低,代表其中导电杂质 (impurity dopant 太多,还需经过FZ 法 (floating-zone 的再结晶 (re-crystallization,将杂质逐出,提高纯度与阻值。 辅拉出的晶棒,外缘像椰子树干般,外径不甚一致,需予以机械加工修边,然后以X 光绕射法,定出主切面 (primary flat 的所在,磨出该平面;再以内刃环锯,削下一片片的硅晶圆。最后经过粗磨 (lapping、化学蚀平 (chemical etching 与拋光 (polishing 等程序,得出具表面粗糙度在0.3微米以下拋光面之晶圆。(至于晶圆厚度,与其外径有

半导体制造工艺流程

半导体制造工艺流程集团文件发布号:(9816-UATWW-MWUB-WUNN-INNUL-DQQTY-

半导体制造工艺流程 N型硅:掺入V族元素--磷P、砷As、锑Sb P型硅:掺入III族元素—镓Ga、硼B PN结: 半导体元件制造过程可分为 前段(FrontEnd)制程 晶圆处理制程(WaferFabrication;简称WaferFab)、 晶圆针测制程(WaferProbe); 後段(BackEnd) 构装(Packaging)、 测试制程(InitialTestandFinalTest) 一、晶圆处理制程 晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件(如电晶体、电容体、逻辑闸等),为上述各制程中所需技术最复杂且资金投入最多的过程,以微处理器(Microprocessor)为例,其所需处理步骤可达数百道,而其所需加工机台先进且昂贵,动辄数千万一台,其所需制造环境为为一温度、湿度与含尘(Particle)均需控制的无尘室(Clean-Room),虽然详细的处理程序是随着产品种类与所使用的技术有关;不过其基本处理步骤通常是晶圆先经过适当的清洗(Cleaning)之後,接着进行氧化(Oxidation)及沈积,最後进行微影、蚀刻及离子植入等反覆步骤,以完成晶圆上电路的加工与制作。 二、晶圆针测制程

经过WaferFab之制程後,晶圆上即形成一格格的小格,我们称之为晶方或是晶粒(Die),在一般情形下,同一片晶圆上皆制作相同的晶片,但是也有可能在同一片晶圆上制作不同规格的产品;这些晶圆必须通过晶片允收测试,晶粒将会一一经过针测(Probe)仪器以测试其电气特性,而不合格的的晶粒将会被标上记号(InkDot),此程序即称之为晶圆针测制程(WaferProbe)。然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒 三、IC构装制程 IC构装制程(Packaging):利用塑胶或陶瓷包装晶粒与配线以成积体电路 目的:是为了制造出所生产的电路的保护层,避免电路受到机械性刮伤或是高温破坏。 半导体制造工艺分类 半导体制造工艺分类 一双极型IC的基本制造工艺: A在元器件间要做电隔离区(PN结隔离、全介质隔离及PN结介质混合隔离) ECL(不掺金)(非饱和型)、TTL/DTL(饱和型)、STTL(饱和型)B在元器件间自然隔离 I2L(饱和型) 半导体制造工艺分类 二MOSIC的基本制造工艺:

半导体生产流程

半导体生产流程 所谓的半导体,是指在某些情况下,能够导通电流,而在某些条件下,又具有绝缘体效用的物质;而至于所谓的IC,则是指在一半导体基板上,利用氧化、蚀刻、扩散等方法,将众多电子电路组成各式二极管、晶体管等电子组件,作在一微小面积上,以完成某一特定逻辑功能(例如:AND、OR、NAND等),进而达成预先设定好的电路功能。自1947年12月23日第一个晶体管在美国的贝尔实验室(Bell Lab)被发明出来,结束了真空管的时代,到1958年TI开发出全球第一颗IC 成功,又意谓宣告晶体管的时代结束,IC的时代正式开始。从此开始各式IC不断被开发出来,集积度也不断提升。从小型集成电路(SSI),每颗IC包含10颗晶体管的时代;一路发展MSI、LSI、VLSI、ULSI;再到今天,短短50年时间,包含千万个以上晶体管的集成电路已经被大量生产,并应用到我们的生活的各领域中来,为我们的生活带来飞速的发展。不能想象离开半导体产业我们的生活将会怎样,半导体技术的发展状况已成为一个国家的技术状况的重要指针,电子技术也成为一个国家提高国防能力的重要途径。 半导产品类别

目前的半导体产品可分为集成电路、分离式组件、光电半导体等三种。 集成电路(IC),是将一电路设计,包括线路及电子组件,做在一片硅芯片上,使其具有处理信息的功能,有体积小、处理信息功能强的特性。依功能可将IC分为四类产品:内存IC、微组件、逻辑IC、模拟IC。 分离式半导体组件,指一般电路设计中与半导体有关的组件。常见的分离式半导体组件有晶体管、二极管、闸流体等。 光电式半导体,指利用半导体中电子与光子的转换效应所设计出之材料与组件。主要产品包括发光组件、受光组件、复合组件和光伏特组件等。 IC产品介绍 IC产品可分为四个种类,这些产品可细分为许多子产品,分述如下:内存IC:顾名思义,内存IC是用来储存资料的组件,通常用在计算

相关文档
最新文档