实验三白噪声信道模拟实验
实验三、白噪声信道模拟实验
一、实验目的
1、了解白噪声产生原因。
2、了解多径干扰对信号的影响。
二、实验内容
观察白噪声对信号的干扰。
三、基本原理
在移动通信中，严重影响移动通信性能的主要噪声与干扰大致可分为3类：加性正态白噪声、多径干扰和多址干扰。b5E2RGbCAP 这里加性是指噪声与信号之间的关系服从叠加原理的线性关系，正态则是指噪声分布遵从正态<高斯）分布，而白则是指频谱是平坦的，仅含有这类噪声的信道一般文献上称为AWGN信道。这类噪声是最基本的噪声，非移动信道所特有，一般简称这类噪声为白噪声。这类噪声以热噪声、散弹噪声及宇宙噪声为代表，其特点是，无论在时域内还是在频域内它们总是普遍存在和不可避免的。p1EanqFDPw
热噪声是在电阻一类导体中，自由电子的布朗运动引起的噪声。导体中的每一个自由电子由于其热能而运动。电子运动的途径，由于和其他粒子碰撞，是随机的和曲折的，即呈现布朗运动。所有电子运动的总结果形成通过导体的电流。电流的方向是随机的，因而其平均值为零。然而，电子的这种随机运动还会产生一个交流电流成分。这个交流成分称为热噪声。DXDiTa9E3d
散弹噪声是由真空电子管和半导体器件中电子发射的不均匀性引起的。散弹噪声的物理性质可由平行板二极管的热阴极电子发射来说明。在给定的温度下，二极管热阴极每秒发射的电子平均数目是常数，不过电子发射的实际数目随时间是变化的和不能预测的。这就是说，如果我们将时间轴分为许多等间隔的小区间，则每一小区间内电子发射数目不是常量而是随机变量。因此，发射电子所形成的电流并不是固定不变的，而是在一个平均值上起伏变化。总电流实际上是许多单个电子单独作用的总结果。由于从阴极发射的每一个电子可认为是独立出现的，且观察表明，每1安培多平均电流相当于在1秒钟内通过约6×1018个电子，所以总电流便是相当多的独立小电流之和。于是，根据中心极限定理可知，总电流是一个高斯随机过程。也就是说散弹噪声是一个高斯随机过程。RTCrpUDGiT
宇宙噪声是指天体辐射波对接收机形成的噪声。它在整个空间的分布是不均匀的，最强的来自银河系的中部，其强度与季节、频率等因素有关。实测表明，在20～300MHz的频率范围内，它的强度与频率的三次方成反比。因而，当工作频率低于300MHz时就要考虑到它的影响。实践证明宇宙噪声也是服从高斯分布律的，在一般的工作频率范围内，它也具有平坦的功率谱密度。5PCzVD7HxA
从通信系统来看，白噪声是最基本的噪声来源。但是从调制信道的角度来看，到达或集中于解调器输入端的噪声并不是上述白噪声本身，而却是它的某种变换方式——通常是一种带通型噪声。这是因为，在到达解调器之前，起伏噪声通常要经过接收转换器，而
接收转换器主要作用之一是滤出有用信号和部分的滤除噪声，因此，它可等效为一个带通滤波器。它的输出噪声是带通型噪声。由于这种噪声通常满足“窄带”的定义，故常称它为窄带噪声。又考虑到带通滤波器常常是一种线性网络，其输入端的噪声是高斯白噪声。因此，它的输出窄带噪声应是窄带高斯噪声。jLBHrnAILg
四、实验原理
1、实验模块简介
本实验需用到基带成形模块、IQ调制解调模块及信道模拟模块。
<1）基带成形模块
产生PN31伪随机序列作为信源；将基带信号进行串并转换；按调制要求进行基带
成形，形成两路正交基带信号。
<2）IQ调制解调模块
产生调制及解调用的正交载波；完成射频正交调制及小功率线性放大；完成射频
信号正交解调。
<3）信道模拟模块
采用数字信号处理算法模拟白噪声、慢衰落及多径干扰三种信道。
2、电路说明
IQ调制模块输出的10.7M已调信号，送入信道模拟模块，首先进行降频理，
将频率降为1.5M，主要目的是为了A/D采样及数字处理方便。1.5M 信号经信号
调理电路以适合A/D采样。在FPGA时序电路的控制下，A/D芯片将模拟信号转
换为数字处理送入FPGA中进行处理。
FPGA中有四个独立的处理模块，分别是模拟信号采样控制及信号通道、
白噪声产生、慢衰信号产生及信号多径时延模块。根据使用者选择的不同输出
不同的信号。
当用户选择白噪声信道，FPGA输出两路数字信号，一路是原信号、一路是
白噪声信号，经D/A转换后变为两路模拟信号。两路信号可以分别进行幅度调
节，以满足实验需求。两路信号经加法器相加后成为白噪声干扰信号，送入混
频电路，将频率变回为10.7M送出，完成白噪声干扰。
五、实验框图
六、实验步骤
1、在实验箱上正确安装基带成形模块<以下简称基带模块）、IQ调
制解调模块<以下简称IQ模块）及信道模拟模块<以下简称信道模块）。xHAQX74J0X
2、关闭实验箱电源，按如下方式连线：<点击查看连线）
a﹑用台阶插座线完成如下连接
源端口目的端口连线说明
基带模块：PN31IQ模块：I-IN提供PN31伪随机序列
b﹑用同轴电缆线完成如下连接
源端口目的端口连线说明
IQ模块：输出(J2>信道模块：输入将调制信号送入模拟信道
中
* 检查连线是否正确，检查无误后打开电源。
3、示波器探头接信道模块“AD”测试点，调节“AD幅度”电位
器，使“AD”处信号峰峰值为1V左右。
4、按下“选择”键，选择白噪声信道，“白噪”指示灯亮。
5、用示波器观测“OUT2”测试点，调节“OUT2 幅度”电位器改变
原始信号幅度。
6、用示波器观测“OUT1”测试点，输出为白噪声信号，调节“OUT1
幅度”电位器幅度改变噪声信号的大小。LDAYtRyKfE
7、将“OUT2 幅度”电位器顺时针旋到底，“OUT1 幅度”电位器逆
时针旋到底，用示波器观测“输出”点信号波形，此时信号输出幅
度最大，无噪声输出。Zzz6ZB2Ltk
8、顺时针调节“OUT1 幅度”电位器，增大噪声信号，用示波器观
测“输出”点信号波形，观测噪声对信号的影响。dvzfvkwMI1
七、实验结果及图片
1、信道模块“AD”测试点，“AD”处信号峰峰值为1V左右
2、“OUT2”测试点
3、“OUT1”测试点
4、“输出”点信号波形<注：此时未加入噪声）
5、“输出”点信号波形<注：此时有加入噪声）
八、实验总结：
通过本次实验使我了解了白噪声产生原因；了解了多径干扰对信号的影响，达到了语预期的实验目的。本次实验内容较少，相对来说比较容易，在助教指导帮助下，按照实验说明书的操作步骤，通过自己的测量观察，最终得到了较理想的实验结果，实验误差也在实验允许范围之内。本次实验让我进一步熟悉了白噪声信道的相关知识，加深了我对课本知识的掌握程度，为我接下来的相关实验顺利进行具有很大帮助。rqyn14ZNXI
申明：
所有资料为本人收集整理，仅限个人学习使用，勿做商业用途。
数据库实验3报告
实验三数据更新、视图、权限管理 实验3.1 数据更新 1 实验内容 (1) 使用INSERT INTO语句插入数据，包括插入一个元组或将子查询的结果插入到数据库中两种方式。 (2) 使用SELECT INTO语句，产生一个新表并插入数据。 (3) 使用UPDATE语句可以修改制定表中满足WHERE子句条件的元组，有三种修改的方式：修改某个元组的值；修改多个元组的值；带子查询的修改语句。 (4) 使用DELETE语句删除数据：删除某一个元组的值；删除多个元组的值；带子查询的删除语句。 2 实验步骤 在数据库School上按下列要求进行数据更新 可在SQL代码前加下面两句SQL语句，用于确保当前使用的是School数据库 Use School go (1)使用SQL语句向STUDENTS表中插入元组（编号：12345678 名字：LiMing EMAIL: LM@https://www.360docs.net/doc/6f1115378.html,年级：2002）。 Insert into STUDENTS values('12345678','LiMing','LM@https://www.360docs.net/doc/6f1115378.html,','2002') (2)对每个课程，求学生的选课人数和学生的最高成绩，并把结果存入数据库。使用SELECT INTO和INSERT INTO两种方法实现。 Insert into: create table Courses_maxScore(cid char(20),Count_courses int,maxScore int) insert into Courses_maxScore (cid,Count_courses,maxScore) select cid,count(*)as Count_courses,max(score)as maxScore from CHOICES group by cid select*from Courses_maxScore
瑞利信道仿真 matlab
实验一 瑞利信道的仿真 一 引言：瑞利信道介绍 瑞利衰落信道（Rayleigh fading channel ）是一种无线电信号传播环境的统计模型。这种模型假设信号通过无线信道之后，其信号幅度是随机的，即“衰落”，并且其包络服从瑞利分布。[1] 瑞利分布就是两个独立的高斯分布的平方和的开方一个信号都是分为正交的两部分，而每一部分都是多个路径信号的叠加，当路径数大于一定数量的时候，他们的和就满足高斯分布。而幅度就是两个正交变量和的开平方，就满足瑞利分布了。[2] 二 实验目的： 用MATLAB 软件仿真瑞利信道，产生瑞利信道的随机数，画出产生瑞利数据的CDF 和PDF ，并求瑞利数据的均植和方差。 三 实验内容： 1、实验原理： 一个随机二维向量的两个分量呈独立的、有着相同的方差的正态分布时，这个向量的模呈瑞利分布，两个正交高斯噪声信号之和的包络服从瑞利分布。信道符合瑞利分布，做出概率密度函数曲线。这里又到了瑞利分布的概率密度函数 2 22()exp() 0r 2r r p r σσ=-≤≤∞运用公式验证瑞利信道是符合瑞利分布的。 2、程序框图
3、源程序代码 % parameters setting clc; n=0:0.1:10; sigma=1; N=100000; x=randn(1,N); y=randn(1,N); M=x+j*y; r=sqrt(sigma*(x.^2+y.^2)); % q=1-exp((-(x.^2+y.^2))/(2*sigma*sigma)); % step=0.1; %range=0:step:3; h=hist(r,n); fr_approx=h/(0.1*sum(h)); pijun=sum(r)/N; junfanghe=(r-pijun).^2; junfang=sum(junfanghe)/N; u=0; % w=hist(q,n); % fr_approx1=-w/(0.1*sum(w)); % Calculate the CDF &Drawing cdf=raylcdf(n,sigma); subplot(3,1,1); plot(n,cdf); % hold on; % plot(n,fr_approx1,'ko'); % Calculate the PDF & Drawing title('Normal cumulative distribution'); pdf=raylpdf(n,sigma); subplot(3,1,2); plot(n,pdf); title('Normal probability density'); hold on; plot(n,fr_approx,'ko'); axis([0 8 0 1]) wucha=fr_approx-pdf; subplot(3,1,3); plot(n,wucha); title('wucha'); % Generate the randoms & Calculate the mean, covariance R=raylrnd(sigma,1,1000); % subplot(3,1,3);
实验三 数据通路组成实验(计算机组成与结构)
实验三数据通路组成实验 一实验目的 1.进一步熟悉计算机的数据通路 2.将双端口通用寄存器堆和双端口存储器模块连接,构成新的数据通路 3.掌握数字逻辑电路中的一般规律,以及排除故障的一般原则和方法 4.锻炼分析问题和解决问题的能力,在出现故障的情况下,独立分析故障现象,并排除故障. 二实验电路 数据通路实验电路图如图所示。它是将双端口存储器模块和双端口通用寄存器堆模块连接在一起形成的。存储器的指令端口(右端口)不参与本次实验。通用寄存器堆连接运算器模块，本次实验涉及其中的DRl。
由于双端口存储器是三态输出，因而可以直接连接到DBUS上。此外，DBUS还连接着通用寄存器堆。这样，写入存储器的数据由通用寄存器提供，从RAM中读出的数据也可以放到通用寄存器堆中保存。 本实验的各模块在以前的实验中都已介绍，请参阅前面相关章节。注意实验中的控制信号与模拟它们的二进制开关的连接。 三、实验设备 1． TEC-5计算机组成原理实验系统1台 2．逻辑测试笔一支(在TEC-5实验台上) 3．双踪示波器一台(公用) 4．万用表一只(公用) 四、实验任务 1.将实验电路与控制台的有关信号进行连接。 2.用8位数据开关SW7-SW0向RF中的四个通用寄存器分别置入以下数 据:R0=OFH,R1=0F0H,R2=55H,R3=0AAH. 3.用8位数据开关向AR送入地址0FH,然后将R0中的数据0FH写入双端口存储器中.用同样的方法,依次将R1,R2,R3中的数据分别置入RAM的0F0H,55H,0AAH单元. 4.分别将RAM的0AAH单元数据写入R0,55H单元数据写入R1,0F0H单元数据写入 R2,0FH单元数据写入R3.然后将R0-R3中的数据读出,验证数据的正确性,并记录数据. 五、实验要求 1．做好实验预习，掌握实验电路的数据通路特点和通用寄存器堆的功能特性和使用方法。 2．写出实验报告，内容是： （1）实验目的。 （2）写出详细的实验步骤、记录实验数据及校验结果。 （3）其他值得讨论的问题。 六、实验步骤及结果 任务1：接线
实验三：数据查询实验
实验三：数据查询实验 一、实验目的 了解在企业管理器或查询分析器中执行数据查询的方法；掌握SQL Server Query Analyzer中简单查询、连接查询、嵌套查询操作方法。 二、实验内容 1、使用企业管理器进行查询（验证性，了解部分） （1）查询数据表的全部数据 在企业管理器中，选择需要查询数据的表，用鼠标右键单击该表，从弹出的快捷菜单中选择“打开表”命令，这时将显示该表的全部数据。 （2）使用SELECT语句查询数据表的数据 在企业管理器中，选择需要查询数据的表，用鼠标右键单击该表，从弹出的快捷菜单中选择“打开表”命令，在打开返回表内容的子窗口中，单击工具栏按钮“显示/隐藏SQL窗格”，把子窗口分为上下两部分，上面部分能输入不同的SQL命令。执行时单击工具栏按钮“运行”即可。 （3）学习和使用QBE查询 在企业管理器中，选择需要查询数据的表，用鼠标右键单击该表，从弹出的快捷菜单中选择“打开表”命令，在打开返回表内容的子窗口中，单击工具栏按钮“显示/隐藏条件窗格”，把子窗口分为上下两部分，上面部分能选择QBE查询条件，执行时单击工具栏按钮“运行”即可。若单击工具栏按钮“显示/隐藏SQL窗格”，则在SQL窗格中会显示自动生成的对应SQL语句。 2、使用查询分析器进行查询（验证性） （1）查询Student表中所有学生的学号、姓名和性别。 SELECT Sno, Sname, Ssex FROM Student （2）可以用“*”来选取数据表的全部列 例如：查询Student表中所有学生的基本情况。 SELECT * FROM Student （3）在查询结果中增加计算列，还可修改数据列的显示名称。 例如：查询Student表中所有学生的学号、姓名、性别和出生年份。 SELECT Sno 学号, Sname 姓名, Ssex 性别, Year(GetDate()) - Sage 出生年份 FROM Student （4）使用WHERE子句，可以选择满足条件的部分记录 例如：查询成绩在85～90分之间的学生情况。
无线信道建模与仿真
摘要 移动通信最近几年得到了突飞猛进的发展，人们对无线信道的研究也成了当前通信行业的主题，特别是对无线信道的建模与仿真也受到了许多学者的关注,在这个领域的研究也取得了很大成果。无线信道模型分为自由空间模型、无线视距模型和经验模型，本文首先研究了无线信道模型的特点，建立了无线信道的的模型，对自由空间模型和经验模型Okumura-Hata 模型、COST-231 Hata模型以及COST231-WI模型进行了比较，并将其用Matlab软件仿真，对仿真结果进行了分析。 关键字：无线信道、Hata模型、COST231-WI模型
Abstract Mobile communication several years obtained the development recently which progresses by leaps and bounds, The people have also become the current correspondence profession subject to the wireless channel research. Specially has also received many scholars' attention to the wireless channel modeling and simulation, Has also yielded the very big result in this domain research. Wireless channel model is divided into free space model, the wireless line of sight and empirical model, this paper studied the characteristics of wireless channel model is established radio channel model, on the free space model and empirical model Okumura-Hata model, COST-231 Hata model and COST231-WI model were compared, using Matlab software to simulate, the simulation results are analyzed. Keywords: Wireless channel, Hata model, COST231-WI model
非常简单CPU数据通路设计实验报告
非常简单CPU数据通路设计 【实验目的】 1.掌握CPU的设计步骤 2.学会芯片的运用及其功能 【实验环境】 Maxplus2环境下实现非常简单CPU数据通路的设计 【实验内容】 绘制非常简单CPU的寄存器：一个8位累加器AC，一个6位的地址寄存器AR，一个6位的程序计数器PC，一个8位的数据寄存器DR，一个2位的指令寄存器IR。其数据通路详见教材P。 1、零件制作 6位寄存器（自行设计） 6位计数器（自行设计） 8位寄存器（可选择74系列宏函数74273） 8位计数器（由两个74161构成） 2位寄存器（由D触发器构成，自行设计） 6三态缓冲器（自行设计，可由74244内部逻辑修改而成） 8三态缓冲器（选择74系列宏函数74244，或作修改） alu模块（自行设计，限于时间，其内部逻辑不作要求） 2、选择器件，加入数据通路顶层图 8位累加器AC：选择8位计数器 6位地址寄存器AR：reg6 6位的程序计数器PC：cou6 8位的数据寄存器DR：选择8位寄存器 2位的指令寄存器IR：选择2位寄存器 3、为PC、DR加入三态缓冲器。 4、调整版面大小，器件位置。 5、设计地址引脚、数据引脚、8位内部总线，加入数据引脚到内部总线的 缓冲器。 6、连接各器件之间以及到内部总线的线路，设计并标注各控制信号。 7、（选做）编译之后，给出微操作AR<-PC 的测试方法及仿真结果。 8、实验报告中应给出各元部件的实现方法、内部逻辑贴图、打包符号说 明及顶层的“非常简单CPU”数据通路图。 实验报告 一、实验步骤 基于前面非常简单CPU的讲解，我掌握了非常简单CPU的指令集结构及非常简单CPU的指令读取过程和执行过程，本次实验是在上次实验的基础之上完成非常简单CPU数据通路的设计，其步骤如下： （1）、AC累加器原理图如下：
实验3-组合逻辑电路数据选择器实验
南通大学计算机科学与技术学院计算机数字逻辑设计 实验报告书 实验名组合逻辑电路数据选择器实验 班级_____计嵌151_______________ 姓名_____张耀_____________________ 指导教师顾晖 日期 2016-11-03
目录 实验一组合逻辑电路数据选择器实验 (1) 1.实验目的 (1) 2.实验用器件和仪表 (1) 3.实验内容 (1) 4.电路原理图 (1) 5.实验过程及数据记录 (2) 6.实验数据分析与小结 (9) 7.实验心得体会 (9)
实验三组合逻辑电路数据选择器实验 1 实验目的 1. 熟悉集成数据选择器的逻辑功能及测试方法。 2. 学会用集成数据选择器进行逻辑设计。 2 实验用器件和仪表 1、8 选 1 数据选择器 74HC251 1 片 3 实验内容 1、基本组合逻辑电路的搭建与测量 2、数据选择器的使用 3、利用两个 74HC251 芯片（或 74HC151 芯片）和其他辅助元件，设计搭建 16 路选 1 的电路。 4 电路原理图 1、基本组合逻辑电路的搭建与测量 2、数据选择器的使用
3、利用两个 74HC251 芯片（或 74HC151 芯片）和其他辅助元件，设计搭建 16 路选 1 的 电路。 5 实验过程及数据记录 1、基本组合逻辑电路的搭建与测量 用 2 片 74LS00 组成图 3.1 所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。
图 3.1 组合逻辑电路 （2）先按图 3.1 写出 Y1、Y2 的逻辑表达式并化简。 Y1==A·B ·A =A + A·B=A + B Y2=B·C ·B·A = A · B+ B ·C （3）图中 A、B、C 接逻辑开关，Y1，Y2 接发光管或逻辑终端电平显示。（4）改变 A、B、C 输入的状态，观测并填表写出 Y1，Y2 的输出状态。 表 3.1 组合电路记录
实验三 数据保护
实验三数据保护 一、实验目的和要求 1.掌握简单数据库备份与还原； 2.掌握SQL的用户、角色和权限控制； 3.掌握SQL的完整性约束 二、实验内容 1、数据库还原 操作步骤： ①在“对象资源管理器”中右键单击“数据库”节点并在弹出菜单中选择“还原数据库” ②在“还原数据库”窗口中设置数据库的名称。 ③下一步，指定还原的源。此处，选择“源设备”。
2、创建登录用户 a)使用对象资源管理器创建通过SQL Server身份验证模式的登录，其中登录名为 Login01，密码为passwd01，默认数据库为CAP，其他保持默认值。 提示：进入对象资源管理器，展开“服务器”→“安全性”→“登录名”，右击“登录名” 项，在弹出的菜单中选择“新建登录名”选项。
b)使用系统存储过程sp_addlogin创建登录，其登录名称为Login03密码为passwd03， 默认数据库为CAP。在SQL编辑器窗口中输入和执行语句，并在对象资源管理器 中显示结果。 EXEC sp_addlogin'login03','passwd03','CAP' c)使用对象资源管理器删除登录用户Login01和Login02。 提示：进入对象资源管理器，展开“服务器”→“安全性”→“登录名”，右击欲删除的 登录帐号，在出现的快捷菜单中单击“删除” d)使用系统存储过程sp_droplogin从SQL Server中删除登录用户Login03。在SQL 编辑器窗口中输入和执行语句，并在对象资源管理器中显示结果。 EXEC sp_droplogin'login03' 3、创建和管理数据库用户 e)创建登录名为u01、密码为passwd01、默认数据库为CAP并能连接到CAP数据 库的用户。 EXEC sp_addlogin'u01','passwd01','CAP' USE CAP EXEC sp_grantdbaccess'u01','u01' f)创建一个新用户U02。
通信原理仿真-多径信道仿真实验
多径信道仿真实验报告 一、AM 、DSB 调制及解调 要求：用matlab 产生一个频率为1Hz ，功率为1的余弦信源()m t ，设载波频率 10c Hz ω=，02m =,试画出： AM 及DSB 调制信号的时域波形； 1 2 3 4 567 8 9 10 t AM 时域波形图 1 2 3 4 56 7 8 9 10 t DSB 时域波形图 0100200300400 500600700 8009001000 N AM 频谱图 100 200 300 400 500600 700 800 900 1000 N DSB 频谱图
● 采用相干解调后的AM 及DSB 信号波形； 1002003004005006007008009001000 AM 波 100200300400500600700800900 1000 -1.5-1 -0.5 0.5 1 1.5 DSB 波 ● AM 及DSB 已调信号的功率谱；
1002003004005006007008009001000 5 10 5 AM 波功率谱 01002003004005006007008009001000 5 1015x 10 4 DSB 波功率谱 调整载波频率及m0，观察分的AM 的过调与DSB 反相点现象。
在接收端带通后加上窄带高斯噪声，单边功率谱密度 00.1 n ，重新解调。%% 加噪解调 noise=wgn(1,length(sAM),0.2); %高斯噪声 h2=fir1(100,[2*8.9/100,2*11.1/100]); %带通滤波器设计 znoise=conv(noise,h2); %窄带高斯噪声 sAM2=sAM+znoise(101:end); sDSB2=sDSB+znoise(101:end); spAM2=sAM2.*ct; spDSB2=sDSB2.*ct; b=fir1(100,0.12*2); sdAM2=filter(b,1,spAM2); sdAM_2=2.*sdAM2-m0; sdAM__2=sdAM_2(50:end); %去暂态 figure(6); plot(sdAM__2,'r');hold on; plot(mt); legend('加噪解调后','原信号');title('AM波');
数据通路实验报告
非常简单CPU数据通路设计实验报告非常简单CPU数据通路设计【实验目的】 1. 掌握CPU的设计步骤 2. 学会芯片的运用及其功能 【实验环境】 Maxplus2环境下实现非常简单CPU数据通路的设计 【实验内容】 非常简单CPU的寄存器:一个8位累加器AC，一个6位的地址寄存器绘制 AR，一个6位的程序计数器PC，一个8位的数据寄存器DR，一个2位的指令寄存器IR。其数据通路详见教材P。 1、零件制作 6位寄存器 (自行设计) 6位计数器 (自行设计) 8位寄存器 (可选择74系列宏函数74273) 8位计数器 (由两个74161构成) 2位寄存器 (由D触发器构成，自行设计) 6三态缓冲器 (自行设计，可由74244内部逻辑修改而成) 8三态缓冲器 (选择74系列宏函数74244，或作修改) alu模块 (自行设计，限于时间，其内部逻辑不作要求) 2、选择器件，加入数据通路顶层图 8位累加器AC:选择8位计数器 6位地址寄存器AR:reg6 6位的程序计数器PC:cou6
8位的数据寄存器DR:选择8位寄存器 2位的指令寄存器IR:选择2位寄存器 3、为PC、DR加入三态缓冲器。 4、调整版面大小，器件位置。 5、设计地址引脚、数据引脚、8位内部总线，加入数据引脚到内部总线的 缓冲器。 6、连接各器件之间以及到内部总线的线路，设计并标注各控制信号。 7、(选做)编译之后，给出微操作 AR<-PC 的测试方法及仿真结果。 8、实验报告中应给出各元部件的实现方法、内部逻辑贴图、打包符号说 明及顶层的“非常简单CPU”数据通路图。 实验报告 一、实验步骤 基于前面非常简单CPU的讲解，我掌握了非常简单CPU的指令集结构及非常简单CPU的指令读取过程和执行过程，本次实验是在上次实验的基础之上完成非常简单CPU数据通路的设计，其步骤如下: (1)、AC累加器原理图如下:
实验三_数据选择器
深圳大学实验报告 课程名称数字电路与逻辑设计 实验名称数据选择器 学院信息工程学院 专业 指导教师周小安 报告人李城权学号 2015130156 实验时间 2016-10-26 提交时间 2016-11-9 教务处制
一、实验目的与要求 1.了解和正确使用MSI组合逻辑部件； 2.掌握一般组合逻辑电路的特点及分析、设计方法； 3.学会对所设计的电路进行静态功能测试的方法； 4.观察组合逻辑电路的竞争冒险现象。 二、实验内容与方法 数据选择器是常用的组合逻辑电路之一。它有若干个数据输入端，若干个数据控制端和一个输出端。在控制输入端加上适当的信号，即可从多个数据输入源中将所需要的数据信号选择出来，送到输出端。使用时也可以在控制输入端加上一组二进制编码器程序的信号，使电路按要求输出一串信号，所以它也是一钟可编程序的逻辑部件，也可以用来构造逻辑函数发生器。 如74LS153的逻辑表达式为 Y=A A D+A A D+A A D+A A D 1010 00112103 所以任意给定的三输入变量的逻辑函数军可用4选1数据选择器来实现。 用数据选择器实现单输出函数的方法主要有比较法和图表法。 比较法设计步骤如下： （1）选择接到数据选择端的函数变量。 （2）写出数据选择器输出的逻辑表达式。 （3）将要实现的逻辑函数转换为标准与或表达式。 （4）对照数据选择器输出表达式和待实现函数的表达式，确定数据输入端的值。 （5）连接电路。 图表法设计步骤如下： （1）选择接到数据选择端的函数变量。 （2）画出逻辑函数和数据选择器的真值表。 （3）确定各个数据输入端的值。 （4）连接电路。 三、实验步骤与过程 实验仪器： （1）RXB-1B数字电路实验箱； （2）集成电路74LS00（四2输入与非门）1片、74LS153（双4选1数据选择器）1片。
实验三 用户数据资料
实验三用户数据 一、目的 学习完本节，你将能掌握： 1．如何放号 2．如何进行号码分析 3．如何修改用户属性 4．如何进行用户线改号和用户号改线 二、准备工作 5．完成了系统的物理配置 6．掌握了号码分析在交换机系统中的作用 ZXJ10交换机的一个重要功能就是网络寻址，电话网中用户网络的地址就是电话号码。号码分析主要用来确定某个号码流对应网络寻址和业务处理方式。 ZXJ10交换机系统提供7种号码分析器：新业务号码分析器、CENTREX号码分析器、专网分析器、特服号码分析器、本地网号码分析器、国内长途业务号码分析器和国际长途业务号码分析器。 对于某一指定的号码分析选择子，号码按固定的顺序经过选择子规定的各种分析器。各种分析器严格按照顺序进行号码分析。 7．已做好数据备份。方法如下： 选择数据管理/数据备份/数据备份，进入数据备份与恢复页面，可进行备份与恢复。平常用得比较多的备份方式是“生成备份数据库的SQL文件”，即将数据库中的表备份成数据库文件*.SQL，存放在硬盘上的指定目录下：和“从SQL文件中恢复备份的数据库”，是“生成备份数据库的SQL文件”的逆过程，即将硬盘上某个目录下的数据库备份文件*.SQL倒回到数据库里，覆盖数据库中原有的表。 三、步骤 1．号码管理 选择数据管理/基本数据管理/号码管理/号码管理菜单，在号码管理截面中首先进入局号和百号组子页面。 1）增加局号 选择“网络类型”，一般为公众电信网；点击增加局号钮，进入增加局号窗口， 键入“局号索引”，一般从1开始编号； “局号（PQR）”，即局码，如可设为666；和 “号码长度”，一般为7或8，表示本局号码流长为7位或8位。 “描述”没有实际意义，为方便记忆。 点击确定钮，回到号码管理界面。则“局号属性”框中显示出刚刚创建的局号属性。 2）分配百号 点击分配百号钮，进入分配百号组窗口，选择刚才创建的“局号”666和“模块号”2，则左侧“可以分配的百号组：”框中列示出该局号可分配的若干百号组。以转移键将其中的一个百号组如00转移到右侧“可以释放的百号组：”框中。点击返回钮回到号码管理界面。选中“局号属性：”中的一项，则对应的百号组信息在“百号组：”框中列示出来。 注意此时该百号组的“使用情况”为空闲。 3）放号 在号码管理界面中进入用户号码子页面，点击放号钮，进入号码分配窗口。在“号码范围：”域选择“局号”如666，“百号”如00，则“可用的号码：”框中列示出该6660000
(完整word版)MATLAB仿真瑞利衰落信道实验报告结果
封面： 题目：瑞利衰落信道仿真实验报告
题目：MATLAB仿真瑞利衰落信道实验报告 引言 由于多径效应和移动台运动等影响因素，使得移动信道对传输信号在时间、频率和角度上造成了色散，即时间色散、频率色散、角度色散等等，因此多径信道的特性对通信质量有着重要的影响，而多径信道的包络统计特性则是我们研究的焦点。根据不同无线环境，接收信号包络一般服从几种典型分布，如瑞利分布、莱斯分布等。在此专门针对服从瑞利分布的多径信道进行模拟仿真，进一步加深对多径信道特性的了解。 一、瑞利衰落信道简介： 瑞利衰落信道（Rayleigh fading channel）是一种无线电信号传播环境的统计模型。这种模型假设信号通过无线信道之后，其信号幅度是随机的，即“衰落”，并且其包络服从瑞利分布。 二、仿真原理 （1）瑞利分布分析 环境条件： 通常在离基站较远、反射物较多的地区，发射机和接收机之间没有直射波路径（如视距传播路径），且存在大量反射波，到达接收天线的方向角随机的（（0~2π）均匀分布），各反射波的幅度和相位都统计独立。 幅度与相位的分布特性： 包络 r 服从瑞利分布，θ在0～2π内服从均匀分布。瑞利分
布的概率分布密度如图2-1所示： 00.51 1.52 2.53 00.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 图2-1 瑞利分布的概率分布密度 （2）多径衰落信道基本模型 离散多径衰落信道模型为 ()1()()() N t k k k y t r t x t τ==-∑ 其中,()k r t 复路径衰落，服从瑞利分布; k τ是多径时延。 多径衰落信道模型框图如图2-2所示：
计算机组成原理实验-数据通路实验
Guangzhou Colle-ge of South China University of Technology 计算机组成原理课程实验报告 9.5数据通路实验 姓名：曾国江______________________ 学号：____________________________ 系别：计算机工程学院 班级：网络工程1班 指导老师：_________________________ 完成时间：_________________________ 评语： 得分:
一、实验类型 本实验类型为验证型+分析型+设计型 二、实验目的 1?进一步熟悉计算机的数据通路 2.将双端口通用寄存器堆和双端口存储器模块连接，构成新的数据通路. 3.掌握数字逻辑电路中的一般规律，以及排除故障的一般原则和方法. 4.锻炼分析问题和解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障? 三、实验设备 1、TEC-5实验系统一台 2、双踪示波器一台 3、逻辑测试笔一支 、实验电路 DBUS7 DBUSO 左端口 > 1JWK273) H3F2HTQ Cn*4 Al JU <181 CnN 戍蜩口通用寄"器那RF CispLSI10165 -一耐'1 2 ARM — T2 —- 双堵口存储器 IDT7132
数据通路实验电路图如图9.7 所示。它是将双端口存储器模块和双端口通用寄存器堆模块连接在一起形成的。存储器的指令端口（右端口）不参与本次实验。通用寄存器堆连接运算器模块，本次实验涉及其中的DRl 。由于双端口存储器是三态输出，因而可以直接连接到DBUS 上。此外，DBUS 还连接着通用寄存器堆。这样，写入存储器的数据由通用寄存器提供，从RAM 中读出的数据也可以放到通用寄存器堆中保存。本实验的各模块在以前的实验中都已介绍，请参阅前面相关章节。注意实验中的控制信号与模拟它们的开关K0~K15 的连接。 五、实验任务 1、将实验电路与控制台的有关信号进行连接。 2、用8位数据开关SW7-SW0向RF中的四个通用寄存器分别置入以下数据：RO=OFH, R1=0F0H， R2=55H，R3=0AAH。 3、用8位数据开关向AR送入地址OFH,然后将R0中的数据OFH写入双端口存储器中. 用同样的方法依次将R1,R2,R3中的数据分别置入RAM的0F0H,55H,0AAH单元. 4、分别将RAM 的0AAH 单元数据写入R0,55H 单元数据写入R1,0F0H 单元数据写入R2,0FH单元数据写入R3然后将R0-R3中的数据读出，验证数据的正确性，并记录数据? 六、实验要求 1、做好实验预习,掌握实验电路的数据通路特点和通用寄存器堆的功能特性和使用方法。 2、写出实验报告,内容是： （1）实验目的。 （2）写出详细的实验步骤、记录实验数据及校验结果。 （3）其他值得讨论的问题。
实验三 数据通路(总线)实验
实验三数据通路(总线)实验 一、实验目的 （1）将双端口通用寄存器堆和双端口存储器模块联机； （2）进一步熟悉计算机的数据通路； （3）掌握数字逻辑电路中故障的一般规律，以及排除故障的一般原则和方法； （4）锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。 二、实验电路 图8示出了数据通路实验电路图，它是将双端口存储器实验模块和一个双端口通用寄存器堆模块（RF）连接在一起形成的。双端口存储器的指令端口不参与本次实验。通用寄存器堆连接运算器模块，本实验涉及其中的操作数寄存器DR2。 由于双端口存储器RAM是三态输出，因而可以将它直接连接到数据总线DBUS上。此外，DBUS上还连接着双端口通用寄存器堆。这样，写入存储器的数据可由通用寄存器提供，而从存储器RAM读出的数据也可送到通用寄存器堆保存。 双端口存储器RAM已在存储器原理实验中做过介绍，DR2运算器实验中使用过。通用寄存器堆RF（U32）由一个ISP1016实现，功能上与两个4位的 MC14580并联构成的寄存器堆类似。RF内含四个8位的通用寄存器R0、RI、R2、R3，带有一个写入端口和两个输出端口，从而可以同时写入一路数据，读出两路数据。写入端口取名为WR端口，连接一个8位的暂存寄存器（U14）ER，这是一个74HC374。输出端口取名为RS端口（B端口）、RD端口（A端口），连接运算器模块的两个操作数寄存器DR1、DR2。RS端口（B端口）的数据输出还可通过一个8位的三态门RS0（U15）直接向DBUS输出。 双端口通用寄存器堆模块的控制信号中，RS1、RS0用于选择从RS端口（B 端口）读出的通用寄存器，RD1、RD0用于选择从RD端口（A端口）读出的通用寄存器。而WR1、WR0则用于选择从WR端口写入的通用寄存器。WRD是写入控制信号，当WRD=1时，在T2上升沿的时刻，将暂存寄存器ER中的数据写入通用寄存器堆中由WR1、WR0选中的寄存器；当WRD=0时，ER中的数据不写入通用寄存器中。LDER信号控制ER从DBUS写入数据，当LDER=1时，在T4的上升沿，DBUS上的数据写入ER。RS_BUS#信号则控制RS端口到DBUS的输出三态门，是一个低电平有效信号。以上控制信号各自连接一个二进制开关K0—Kl5。
AWGN信道设计与仿真
天津理工大学《扩频通信》实验报告AWGN信道设计与仿真 姓名：范菲菲 学号： 143127311
一、 实验目的 1、通过实验更加清楚的了解加性高斯白噪声信道（AWGN ）的产生与特性。 2、观察信号通过AWGN 信道后信号的变化。 二、 实验原理 高斯白噪声是一种随机过程而且服从高斯分布，因此可以利用MATLAB 中提供的函数randn 得到正态分布的随机数作为AWGN 信道产生的干扰。AWGN 信道的“加性”特性因其满足可加性，所以可以直接用合成序列加上加高斯白噪声，这样就得到了有噪信号，这样的波形就相当于传输信号通过了AWGN 信道之后输出的波形。 三、 仿真结果 -1 012345678 I 路序列-1012345678 Q 路序列 图1 I 路和Q 路信号
-1 012345678 -1-0.5 00.5 1 合成序列-1012345678 -1-0.500.5 1加高斯噪声后的波形 图2 合成序列和加入高斯噪声之后的波形图 四、 源程序 clear all close all t=[-1:0.01:7-0.01]; tt=length(t); x1=ones(1,800); for i=1:tt if (t(i)>=-1 & t(i)<=1) | (t(i)>=5& t(i)<=7); x1(i)=1; else x1(i)=-1; end end t1=[0:0.01:8-0.01]; t2=0:0.01:7-0.01; t3=-1:0.01:7.1-0.01; t4=0:0.01:8.1-0.01; tt1=length(t1);
计算机组成原理实验
计算机组成原理上机实验指导
一、实验准备和实验注意事项 1．本课程实验使用专门的TDN-CM++计算机组成原理教学实验设备，使用前后均应仔细检查主机板，防止导线、元件等物品落入装置导致线路短路、元件损坏。 2．完成本实验的方法是先找到实验板上相应的丝印字及其对应的引出排针，将排针用电缆线连接起来，连接时要注意电缆线的方向，不能反向连接；如果实验装置中引出排针上已表明两针相连，表明两根引出线部已经连接起来，此时可以只使用一根线连接。 3．为了弄清计算机各部件的工作原理，前面几个实验的控制信号由开关单元“SWITCH UNIT”模拟输入；只有在模型机实验中才真正由控制器对指令译码产生控制信号。在每个实验开始时需将所有的开关置为初始状态“1”。 4．本实验装置的发光二极管的指示灯亮时表示信号为“0”，灯灭时表示信号为“1”。 5．实验接线图中带有圆圈的连线为实验中要接的线。 6．电源关闭后，不能立即重新开启，关闭与重启之间至少应有30秒间隔。 7．电源线应放置在机专用线盒中。 8．保证设备的整洁。
二、实验设备的数据通路结构 利用本实验装置构造的模型机的数据通路结构框图如下图。其中各单元部已经连接好，单元之间可能已经连接好，其它一些单元之间的连线需要根据实验目的用排线连接。 图0-2 模型机数据通路结构框图
实验一运算器实验：算术逻辑运算实验 一．实验目的 1．了解运算器的组成结构； 2．掌握运算器的工作原理； 3．掌握简单运算器的数据传送通路。 4．验证运算功能发生器(74LSl81)的组合功能。 二．实验设备 TDN-CM++计算机组成原理教学实验系统一台，排线若干。 三．实验原理 实验中所用的运算器数据通路如图1-l所示。其中两片74LSl81以串行方式构成8位字长的ALU，ALU的输出经过一个三态门(74LS245)和数据总线相连。三态门由ALU-B控制，控制运算器运算的结果能否送往总线，低电平有效。 为实现双操作数的运算，ALU的两个数据输入端分别由二个锁存器DR1、DR2(由74LS273实现)锁存数据。要将数据总线上的数据锁存到DR1、DR2中，锁存器的控制端LDDR1和LDDR2必须为高电平，同时由T4脉冲到来。 数据开关(“INPUT DEVICE”)用来给出参与运算的数据，经过三态门(74LS245)后送入数据总线，三态门由SW-B控制，低电平有效。数据显示灯(“BUS UNIT”)已和数据总线相连，用来显示数据总线上的容。 图中已将用户需要连接的控制信号用圆圈标明(其他实验相同，不再说明)，其中除T4为脉冲信号外，其它均为电平信号。由于实验电路中的时序信号均已连至“W／R UNIT”的相应时序信号引出端，因此，在进行实验时，只需将“W／R UNIT”的T4接至“STATE UNIT”的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲。 ALU运算所需的电平控制信号S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、ALU-B、SW-B均由“SWITCH UNIT”中的二进制数据开关来模拟，其中Cn、ALU-B、SW-B为低电平有效，LDDRl、LDDR2为高电平有效。 对单总线数据通路，需要分时共享总线，每一时刻只能由一组数据送往总线。
实验三选数据选择器实验报告
实验三选数据选择器实 验报告 集团公司文件内部编码：（TTT-UUTT-MMYB-URTTY-ITTLTY-
实验三、八选一数据选择器 一、实验目的： 1.熟悉Quartus II6.0软件的使用和FPGA设计流程 2.用VHDL语言进行八选一数据选择器的设计 二、实验步骤： 一．建立文件夹：在D盘“xingming”的文件夹下建立一个名为“choice8”的文件夹。 二．建立新工程 1.双击桌面上Quartus II6.0 的图标，启动该软件。 2.通过File => New Project Wizard… 菜单命令启动新项目向导。在 随后弹出的对话框上点击Next按钮，在 What is the working directory for this project 栏目中设定新项目所使用的路径：D:\xingming\choice8；在 What is the name of this project 栏目中输入新项目的名字:choice8，点击 Next 按钮。在下一个出现的对话框中继续点击Next,跳过这步。 3.为本项目指定目标器件：选择器件系列为ACEX1K ,选择具体器件为 EP1K30TC144-3 1728 24576 ,再点击Next。在弹出的下一对话框中继续点击Next ，最后确认相关设置，点击Finish按钮，完成新项目创建。 三．设计输入 1.建立一个VHDL文件。通过 File => New 菜单命令，在随后弹出的对 话框中选择 VHDL File选项，点击 OK 按钮。通过 File => Save As 命令，将其保存，并加入到项目中。 2.在VHDL界面输入8选1数据选择器程序，然后通过File => Save
数据通路实验报告
实验3 存储器实验 预习实验报告 疑问： 1、数据通路是干嘛的？ 2、数据通路如何实现其功能？ 3、实验书上的存储器部分总线开关接在高电平上，是不是错了？ 实验报告 一、波形图： 参数设置： Endtime:2.0us Gridsize:100.0ns 信号设置： clk：时钟信号，设置周期为100ns占空比为50%。 bus_sel: sw|r4|r5|alu|pc_bus的组合，分别代表的是总线（sw_bus）开关,将 存储器r4的数据显示到总线上，将存储器r5的数据显示到总线上， 将alu的运算结果显示到总线上，将pc的数据打入AR中二进制 输入，低电平有效。 alu_sel:m|cn|s[3..0]的组合，代表运算器的运算符号选择，二进制输入，高 电平有效。 ld_reg:lddr1|lddr2|ldr4|ldr5|ld_ar的组合，分别表示将总线数据载入寄存器 r1,r2,r4, r5或AR中，二进制输入，高电平有效。 pc_sel: pc_clr|ld|en的组合，分别代表地址计数器PC的清零（pc_clr）、装 载（pc_ld）和计数使能信号（pc_en），二进制输入，低电平有效。we_rd:信号we和rd的组合，分别代表对ram的读(we)与写(rd)的操作， 二进制输入，高电平有效 k：k [7]~ k [0]，数据输入端信号，十六进制输入。 d: d[7]~d[0]，数据输出中间信号，十六进制双向信号。 d~result: d [7] result ~d[0] result，最终的数据输出信号，十六进制输出。ar: ar[7]~ ar[0]，地址寄存器AR的输出结果，十六进制输出。 pc: pc [7]~ pc [0]，地址计数器PC的输出结果，十六进制输出。 仿真波形
数电 实验四 数据选择器及其应用 实验报告
实验四数据选择器及其应用 一、实验目的 1.掌握中规模集成数据选择器的逻辑功能及使用方法 2.学习用数据选择器构成组合逻辑电路的方法 二、实验设备与器件 1.+5V直流电源 2.逻辑电平开关 3.逻辑电平显示器 4.74LS151 三、实验原理 数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关，如图7-1所示，图中有四路数据D0~D3，通过选择控制信号A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。 数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。 数据选择器的电路结构一般由与或门阵列组成，也有用传输们开关和门电路混合而成的。 八选一数据选择器74LS151 74LS151为互补输出的8选1数据选择器，引脚排列如图4-2，功能如表4-1。 选择控制端（地址端）为A2~A0，按二进制姨妈，从8个输入数据D0~D7中，选择一个需要的数据送到输出端A, S为使能端，低电平有效。
1）使能端?S=1时，无论A2~A0状态如何，均无输出（Q=0，?Q=1）,多路开关被禁止。2）使能端S=0时，多路开关正常工作。根据地址码A1、A2、A3的状态选择D0~D7中某一个通道的数据输送到输出端Q。 此处以A2A1A0=010为例，则选择D2数据到输出端，即Q=D2。 D2为0，?Q亮。D2为1，Q亮。 使能端为1，D2为1，?Q亮。使能端为1，D2变为0，?Q仍然亮。
74LS151功能测试结果表4-1 实现逻辑函数F(AB)=A?B+?AB+A B 设计过程：逻辑表