高速数据采集系统

目录

1高速数据采集系统简介 2

2几种常用的数据采集系统方案简介与分析比较 3

2.1基于ARM的高速数据采集系统 3

2.2基于MCU+FPGA组合的高速数据采集系统 6

2.3基于USB2.0芯片CY7C68013以及模数转换芯片MAX1195的高速数据采集系统 10

2.4几种高速数据采集系统的比较 12

3自行设计的基于单片机的高速数据采集系统 13

3.1设计原理 13

3.2 AD转换模块设计 14

3.3 DA输出模块设计 16

3.4 LCD显示模块设计 18

3.5 总的电路图 18

4程序设计 19

5心得体会 25

6参考文献 26

1高速数据采集系统简介

通用的数据采集系统有硬件和软件两部分组成。硬件部分主要完成数据采集，存储等功能，软件部分则完成对硬件控制、对采集数据进行处理等功能。与传统的中、低速数据采集系统相比，高速高精度数据采集系统有其特殊性。首先，对于采样率高到一定程度的系统，很难用软件和常规的微机接口对其采样、转换过程进行控制。在这种情况下，通常用硬件实现转换过程的控制和采样数据的同步；其次，如果系统的实时性要求高，必须采用高速缓存对数据进行存储和高速DS芯片完成数字信号的实时处理。高速高精度数据采集系统的主要任务是将外界模拟信号进行采集转换，然后送往计算机根据相关要求进行数据处理，其结构主要由信号调理、采样保持、模数转换和微机系统等部分组成，系统的结构框图如图1.1所示。

图1.1 高速高精度数据采集系统框图

其中数据采集系统前置电路一般包括传感器、放大器和滤波器等，传感器把外界信号转变成模拟电量(如热电偶传感器、流量传感器、速度传感器等等)，其转换后的信号一般比较微弱，需要进行放大处理，在传感器转换信号和放大器工作时，常常产生噪声信号影响采集的准确性，这就需要滤波器降低各种噪声信号提高系统的信噪比。数据采集系统中常常需要对多组模拟量进行采集，在模拟量信号变化周期不快的情况下就可以选用模拟多路开关，这样模数转换电路就可以只选取一套从而降低系统的开发成本。其中模数转换器是数据采集系统中的核心部分，其性能决定了数据采集系统所能实现的功能。

2几种常用的数据采集系统方案简介与分析比较

2.1基于ARM的高速数据采集系统

该系统的控制核心Samsun公司推出的16/32位RISC处理器S3C44B0X。它为手持设备和一般类型应用提供了高性价比和高性能的微控制器解决方案。为了降低成本，S3C44B0X提供了丰富的内置部件：8KB Cache，可选的内部SRAM，LCD控制器，带自动握手的2通道UART，4通道DMA，系统管理器（片选FP/EDO/SDRAM控制器），带PWM功能的5通道定时器，I/O端口，RTC，8通道10为ADC，IIC总线接口，IIS总线接口，同步SIO接口和PLL倍频器。S3C44B0X采ARM7TDMI内核，0.25um工艺的CMOS标准宏单元和存储编译器。它低功耗，精简，出色和全静态的设计特别适用于成本和功耗敏感的应用。同样S3C44B0X还采用了一种新的总线结构，即SAMBAII(SAMSUNG ARM CPU 嵌入式微处理器总线结构)。S3C44B0X的显著特性时它的CPU核，是由ARM公司设计的16或32位的ARM7TDMI最高为66MHz的RISC处理器。微处理器S3C44B0X提供全面的，通用的片上外设，大大减少了系统电路中除处理器以外的元器件配置，从而最小化系统的成本。

系统以S3C44B0X为数据采集模块核心处理器，采用模块化方法设计，按照功能的不同，分为电源电路、通道选择电路、模数转换电路、通信电路、多路开关及信号调理电路、计算机人机交互界面部分，数据采集系统整体结构图2.1所示。

2.1 高速高精度数据采集系统的电路框图

数据采集系统工作流程：传感器输入的模拟信号经过信号调理电路的处理（包括隔离、变换、放大、滤波等各种处理）以满足数模转换芯片对输入电平和信号质量的要求，然后通过多路开关进行信号选择，选通的信号由高性能高速电压反馈放大器AD8021的进一步的处理获得更精确，精度更高的模拟信号，在微处理器

的控制下模拟信号通过16位逐次渐近型模数转换器AD7663的转换处理存入数据缓存，进一步通过S3C44B0X处理器的控制的显示、键盘模块实现人机交换功能。同时多路开关的选择与控制有微处理器控制。

软件部分的设计分为两个部分，分别为数据采集系统控制软件和数据程序处理两个部分。软件设计共包括五部分：通道选择，数据采集处理，数据存储，数据显示和键盘控制。

系统各模块功能概述：

(1) 多路开关及信号调理模块

模拟多路开关是数据采集系统的一个重要部分，通常在多路被测信号共用一路A/D转换器的采集系统中用来把多路信号有条理的传送到A/D转换器中去，以完成多路信号的数据采集。这里介绍的是采用8通道模拟多路复用器MAX308EPE实现8路模拟信号的采集。信号调理电路主要基于AD623与MAX291芯片的自行设计电路。信号调理电路主要用来对传感器输入的信号进行隔离、变换、放大、滤波等等各种处理，以满足模数转换芯片对输入电平和信号质量的要求，同时大大的简化了信号调理电路的设计，简化了外围电路。多开关由微处理器S3C44B0X进行控制选择。

(2) 模数转换模块

本模块由两部分组成：信号驱动放大器AD8021与具有低噪声、高精度和出色的长期稳定特性的基准电压源ADR421提供基准电压的模数转换芯片AD7663。

传感器输入的信号通过多路开关及信号调理模块处理后得到比较符合要求的模拟信号，进一步通过信号驱动放大电路AD8021的处理得到精度较高的、稳定的模拟信号，通过分辨率高，采样速率高，功耗小的模数转换芯片AD7663的作用，输出符合要求的数字信号，完成模数转换。

(3) 存储模块

传统的数据采集系统由于数据传输率较低，数据量小，一般可以完成实时分析和处理，所以存储问题不突出。但高数高精度数据采集系统的数据传输率很高并且数据量很大，采集速度达到一定的限度就无法进行实时分析和处理，所以合适的存储器显得很有必要。本设计采用的是SST39VF160芯片。它具有成本低和密度大的优点，能很好的完成本系统的存储要求，把通过内部AD7663模块转换成数字量，经通信端口送入计算机进行下一步处理。

(4) 键盘模块

键盘扫描过程就是有规律的时间间隔查看键盘矩阵，以确定是否有键被按下。一旦处理器判定有一个键被按下，键盘扫描程序就会滤掉抖动，然后再判定是哪个键被按下。每个键被分配一个称为扫描码的唯一标示符，应用程序利用该扫描码来判断应按下了什么键。本设计就是采用的是4×4矩阵键盘，完成人机交换的键盘控制。

(5) 显示模块

S3C44B0X内部有一个LCD控制器，只需要在外部接一个液晶驱动模块就可以具有显示功能了。本设计设置了LCD液晶显示驱动模块与S3C44B0X的连接模式，包括接口方式，寄存器的编程。本模块达到了微处理器与显示器的数据传输，实现了显示的功能。

2.2基于MCU+FPGA组合的高速数据采集系统

高速数据采集系统的硬件核心为FPGA控制器，其主要功能为响应计算机通过PCI总线或者USB总线发出的控制命令，接收ADC的实时数据存储在DDRII芯片阵列中，在存储完成后自动将数据通过PCI总线或者USB总线传输到计算机存储到硬盘中。这些功能的实现都是使用Verilog HDL语言编程实现的。Verilog HDL语言

是一种用形式化方法来描述数字电路和系统的硬件语言。利用其进行电路设计，大大提高了逻辑电路的设计效率，缩短了逻辑电路的设计周期。

采用FPGA+MCU的结构，主控逻辑模块用FPGA来实现，在系统中对A/D器件进行采样控制，起到连接采样电路和MCU的桥梁作用，数据处理、远程通信及液晶显示控制等由MCU来完成。FPGA把传统的纯粹以单片机软件操作形式的数据采集变成硬件采集。首先用VHDL语言来设计状态机，用MCU来启动状态机，使其控制A/D器件，实现数据采集。并将采集到的数据存储到FPGA内部的数据缓存区FIFO 中。当FIFO存储已满时，状态机控制FIFO停止数据写入，并通知单片机取走采集数据进行下一步处理。这种设计思想大大减轻了单片机的软件运行时间，提高了采集速率。这里，把6路模拟信号采集任务作为快任务，把用于系统自检的6路检测量信号作为慢任务。为了使快任务的优先级高于慢任务，本系统设计两个状态机分别实现快任务和慢任务的数据采集，并由单片机生成PWM波，分别控制两个状态机。系统的总体框图如下图所示：

FPGA高速数据系统总框图

1）系统主要器件选择

①FPGA芯片选取及依据：

FPGA实现主控逻辑控制，要求响应速度快，效率高。可采用ALTERA公司的ACEX1K 系

列EP1K5O芯片，最高工作频率可达250 MHz。该系列芯片的特点是将LUT(查找表)EAB(嵌入式阵列)相结合，提供了效率最高而又廉价的结构。基于LUT的逻辑对数据路径管理、寄存器强度、数学计算或数字信号处理的设计提供优化的性能和效率，而EBA可实现RAM (随机读写存储器)、ROM(只读存储器)、双口RAM 或FIFO (先入先出存储器)功能，使得ACEX1K适合复杂逻辑以及有存储、缓冲功能的数据采集系统。

②ADC芯片选型及依据

数据采集系统的输入信号多数都来源于现场传感器的输出信号，传感器种类不一，致使信号特性也不同，各通道信号的幅度与频率范围有很大的不同，高精度的、大动态范围的A／D转换芯片使设计更能满足测量的需要。

2）FPGA 方案设计

①设计思想

用VHDL语言来设计两个状态机，状态机1来控制A/D实现快任务的采集，状态机2来完成慢任务采集。两个状态机的时钟信号CLK（高电平有效）均来自单片机生成的PWM波，状态机1直接由单片机控制，状态机2则是由单片机经反向器来控制。首先置P1.0口为高电平，并用定时器来产生中断，使P1.0口产生PWM波。当P1.0口为高电平时启动状态机1，此时状态机2不动作；当快任务采样完成后，由定时器产生中断，将P1.0口置为低电平，此时状态机2动作，来完成慢任务采集。下一个周期完成同样的操作。对应快任务的采集数据缓存在快任务FIFO，慢任务的采集数据缓存在慢任务FIFO里，单片机读对应的FIFO数据来进行相应处理。

②各模块的设计

根据以上的设计思想，FPGA系统的硬件设计模块主要有状态机模块，FIFO设计模块[4-5]。下面具体给出硬件原理设计。

A）状态机的设计

该设计过程主要是建立采集所需要的硬件电路，等待时钟信号的到来便立刻启动A/D进行工作。了解了AD574A的工作时序，就可以写出状态机的采样控制状态。控制状态编码下表所示：

表 1 控制状态编码表

用VHDL语言来实现状态机，其原程序：

SIGNAL current_state,next_state:STD_LOGIL_VECTOR(4 DOWNTO 0);

CONSTANT st0:STD_LOGIL_VECTOR(4 DOWNTO 0):=”01000”;

CONSTANT st1:STD_LOGIL_VECTOR(4 DOWNTO 0):=”10000”;

CONSTANT st2:STD_LOGIL_VECTOR(4 DOWNTO 0):=”01001”;

CONSTANT st3:STD_LOGIL_VECTOR(4 DOWNTO 0):=”01100”;

CONSTANT st4:STD_LOGIL_VECTOR(4 DOWNTO 0):=”01110”;

SIGNAL LOCK :STD_LOGIL;

COM:PROCESS(current_state,STS)

BEGIN

CASE current_state IS

WHEN st0=> next_state<= st1;

WHEN st1=> next_state<= st2;

WHEN st2=> IF(STS=‘0’) THEN next_state<=st3; ELSE next_state<=st2;

END IF;

WHEN st3=> next_state<= st4;

WHEN st4=> next_state<= st0;

WHEN OTHERS=>next_state<=st0;

END CASE;

END PROCESS COM;

REG:PROCESS(CLK)

BEGIN

IF(CLK=‘1’)THEN current_state<=next_state; END IF;

END PROCESS REG;

B）FIFO 模块设计

利用FPGA中的EAB/ESB等嵌入式模块构成的LPM宏功能模块来生成

LPM_FIFO。其编辑定制方法[3]：

（1）进入QuartusⅡ，选择菜单 File—> TOOL—〉Megawizard Plug-In Manager,选择Create a new custommegafunction variation,选择FIFO。

（2）选择FIFO数据位宽度为12，深度为512。

（3）选择FIFO的端口：12位数据输入输出端口data[12..0]和q[12..0];对clock同步的数据写入和读出请求wrreq和rdreq;异步清零aclr;存储数据溢出信号full。

2.3基于USB2.0芯片CY7C68013以及模数转换芯片MAX1195的高速数据采集系统2.

3.1CY7C68013芯片和MAX1195芯片介绍

1） CY7C68013介绍：

CY7C68013在一块芯片上同时集成了USB2.0收发器，串行接口引擎SIE，增强型的8051微控制器以及一个可编程外围接口GPIF(General Programmable Interface)。CY7C68013的“量子FIFO”(FIFO，先进先出存储器)特性使得无需8051CPU的任何干预，数据即可从外设上传到主机，这种数据传输模式彻底解决了USB2.0收发器与一般8051微控制器连接时由于8051的时钟频率低而导致的传输速率瓶颈问题。CY7C68013芯片的另一个突出优点是其“‘软’配置”，代码和数据能够直接通过USB接口下载到片内的RAM上，这一功能通过Cypress公司独创的“重枚举”(ReNumerationTM)功能实现。CY7C68013芯片有四个可编程的批量、中断、同步传输端点，可以分别设置为双缓冲，三缓冲和四缓冲模式，8位或者16位的外部数据接口，该接口可以根据需要工作在 GPIF或者SLAVEFIFO模式。其中GPIF能够和绝大部分并行接口如FIFO等实现“无胶”连接，即无需外加任何微控制器或CPLD、FPGA 等。本文的设计中采用了GPIF方式。

2）MAX1195介绍：

MAX1195是由MAXIM公司推出的一款低功耗、双路、高速、八位模数转换芯片，采用流水线(Pipeline)结构，最高采样率40Mbps，内部集成了两个 ADC，真正实现两路同步采样转换。其工作电压范围是2.7V-3.6V，具有减小功耗的休眠模式和关断(Shut-Down)模式，单端或者差分输入方式，片上采样保持(T/H)电路，内部或者外部参考电压，含有用户可选择的数据输出格式：二的补码格式或者补偿二进制码格式，具有输出使能控制，可以将输出置为高阻态。此外MAXIM还提供了与MAX1195引脚、封装完全兼容的10位、更高采样率的模数转换芯片，如MAX1197、MAX1198等，因此系统升级非常方便。在本文的工作中，采用了内部参考电压、双路单端模拟输入、补偿二进制码输出格式。

2.3.2系统整体构成及其工作原理介绍：

1）系统构成：

系统的整体框图如图1所示。整个系统主要包括USB传输芯片CY7C68013,先进先出存储器(FIFO)SN74V235和模数转换芯片MAX1195组成。反相器74LVC04主要起MAX1195和FIFO之间的逻辑控制作用。

图2.3.2系统整体框图

2）系统工作原理：

MAX1195的两路输入信号是同时被采样的，十六位的数据输出总线使两路数据可以同时输出，分别占八位，即：D0A~D7A和D0B~D7B；SN74V235输入为18位，根据CMOS技术的要求，将未使用的D16和D17引脚接地。MAX1195采集到的数据首先送进FIFO里， FIFO的写时钟(WCLK)和AD的转换时钟反相，这样可以充分满足MAX1195输出数据的建立时间，避免发生数据丢失或者数据重复写入现象。SN74V235的 (Programmable Almost Full)可编程几乎满信号经74LVC04反相后接MAX1195的Sleep和引脚，以免FIFO发生溢出而丢失数据。SN74V235的数据输出引脚Q0~Q15与CY7C68013的GPIF模式下的数据线FD[15:0]即端口B和端口D组成的十六位数据总线相连，数据SN74V235到EZ-USB FX2的时序过程由CY7C68013的GPIF 控制。FX2采用了“量子FIFO”结构，在FX2里面，数据可以分为两个域：USB域和GPIF接口域。这两个域是独立的，允许分别使用不同的时钟和逻辑控制数据的传输，USB域是由SIE控制的，SIE通过USB口接收或者发送端点FIFO 的数据。FX2的“量子FIFO”能够几乎不花时间在这两个数据域中的转移数据，因为这两个域用的FIFO在物理上是同一个。所以根据“量子FIFO”原理，实际上数据已经存在于属于USB域的端点FIFO里面了，采用USB的BULK传输方式，使该数据完全不经过低频CPU干预，而是采用FX2提供的AutoIn模式，即一旦FX2端点缓冲区的数据达到指定字节数，数据将自动被打包从USB口上传到主机。

2.4几种高速数据采集系统的比较

1）基于ARM的高速数字采集系统：

其主要特点如下：

(1) 实时性强。系统的主要工作是对大量的过程状态参数实时监测、数据存储、数据处理、进行实时数据分析等。因此要求硬件上必须要有实时时钟和优先级中断信息处理电路。

(2) 可靠性高。他是系统设计的一个重要要求。由于数据采集系统往往是安放在被控对象的工作环境中，所以不仅温度、湿度大，而且腐蚀多，干扰也很多，为了确保系统的可靠性，要求系统有较好的抗干扰能力和采集速度。

(3) 通用性好，便于扩充。一台以嵌入式系统为核心的控制装置，一般可以控制多个设备和过程参数，这就要求系统的通用性要好，能灵活的进行功能扩充。

(4) 结构简单，功耗低，性能优良。

2）基于MCU+FPGA组合的高速数据采集系统：

随着数据采集对速度性能的要求越来越来高，传统的采集系统的弊端越来越明显，现在多采用FPGA或者FPGA+MCU（主控逻辑模块是FPGA）的结构，各模块设计使用VHDL 语言，其各进程间是并行的关系。它有MCU 无法比拟的优点。FPGA 的时钟频率高，全部控制逻辑由硬件完成，实现了硬件采样，速度快。

利用VHDL语言对FPGA进行设计，可在QuartusⅡ中进行系统仿真和验证。由FPGA在线编程的特点，可以依据现场的具体情况，对FPGA的内部配置进行修改，进一步增加了系统应用的灵活性，因此该系统是一种比较理想的实时高速数据采集方案。

3) 基于USB2.0芯片CY7C68013以及模数转换芯片MAX1195的高速数据采集系统

在这种高速同步数据采集系统的设计中，ＣＹ７Ｃ６８０１３芯片灵活的接口和可编程特性简化了外部硬件的设计，提高了系统的可靠性，也利于ＰＣＢ板的制作与调试。CY7C68013的GPIF引擎具有自动传输数据结构的特性，这种特性使得外围设备和主机通过CY7C68013可以无缝的、高速的传输数据。为了实现高速的数据传输，CY7C68013CPU不会直接参与数据的传输，而是直接利用GPIF的自动传

输数据模式。另外，ＵＳＢ设备的可热插拔特性使得该系统具有便携式的特点，使用方便，无需关机重启或打开机箱进行安装。

3自行设计的基于单片机的高速数据采集系统

3.1设计原理

我设计的高速数据采集系统包括以下几个模块：AD转换模块、LCD显示模块、DA输出模块、CPU控制模块。之所以用到DA输出模块，是因为我想让采集到的数据实时的输出。

原理框图

开始是AD模块采集到电压信号，然后经过转换之后将模拟电信号变成数字量并且送到CPU。CPU将数字量处理之后分别送到LCD显示模块和DA输出模块。其中由于我使用的AD和DA的芯片处理的数据位数不同，AD芯片是八位数据而DA芯片是10为数据，所以必须将AD转换后的数据转换成DA芯片能够处理的10位数据格式。

3.2 AD转换模块设计

模拟量输入需要AD转换，本设计使用的是八位精度的串行AD转换芯片

TLC549。

3.2.1 TLC549芯片简介

TLC549是美国德州仪器公司生产的8位串行A/D转换器芯片，可与通用微处理器、控制器通过CLK、CS、DATA OUT三条口线进行串行接口。具有4MHz片内系统时钟和软、硬件控制电路，转换时间最长17μs， TLC549为40 000次/s。总失调误差最大为±0.5LSB，典型功耗值为6mW。采用差分参考电压高阻输入，抗干扰，可按比例量程校准转换范围，VREF-接地，VREF+－VREF-≥1V，可用于较小信号的采样。

TLC549芯片引脚图如下：

3.2.2 AD转换模块电路图

AD转换模块电路图

3.3 DA输出模块设计

数字量转模拟量需要用到DA芯片。本设计采用的是十位精度的串行DA转换芯片TLC5615。

3.3.1 TLC5615简介

TLC5615 为美国德州仪器公司 1999 年推出的产品，是具有串行接口的数模转换器，其输出为电压型，最大输出电压是基准电压值的两倍。带有上电复位功能，即把 DAC 寄存器复位至全零。性能比早期电流型输出的 DAC 要好。只需要通过 3 根串行总线就可以完成 10 位数据的串行输入，易于和工业标准的微处理器或微控制器(单片机) 接口, 适用于电池供电的测试仪表、移动电话,也适用于数字失调与增益调整以及工业控制场合。

TLC5615主要由以下几部分组成:

1、 10 位 DAC 电路;

2、一个 16 位移位寄存器, 接受串行移入的二进制数,并且有一个级联的数据输出端DOUT ;

3、并行输入输出的 10 位 DAC 寄存器, 为 10 位 DAC 电路提供待转换的二进制数据;

4、电压跟随器为参考电压端REFIN提供很高的输入阻抗,大约10MΩ;

5、×2 电路提供最大值为 2 倍于 REFIN 的输出;

6、上电复位电路和控制电路。

两种工作方式：（A）16 位移位寄存器分为高 4 位虚拟位、低两位填充位以及 10位有效位。在单片 TLC5615 工作时,只需要向 16 位移位寄存器按先后输入 10位有效位和低 2 位填充位，2 位填充位数据任意,这是第一种方式,即 12 位数据序列。（B）第二种方式为级联方式, 即 16 位数据列,可以将本片的 DOU T 接到下一片的 DIN , 需要向 16 位移位寄存器按先后输入高 4 位虚拟位、10 位有效位和低 2 位填充位, 由于增加了高 4 位虚拟位, 所以需要 16 个时钟脉冲。

TLC5615芯片引脚图如下：

3.3.2 DA输出模块电路图

DA输出模块电路图3.4 LCD显示模块设计

LCD显示模块电路图

3.5 总的电路图

4程序设计

#include

#include

#define uint unsigned int

#define uchar unsigned char

#define LCD_DB P0

sbit LCD_RS=P1^0;

sbit LCD_RW=P1^1;

sbit LCD_E=P1^2;

sbit cs_AD=P3^7;

sbit sclk_AD=P3^6;

sbit din_AD= P3^5;

sbit CLK_DA=P1^7;

sbit DAT_DA=P1^6;

sbit CS_DA=P1^5;

uint y;

uchar x;

uchar LCD[6];

void LCD_init(void);//初始化函数

void LCD_write_command(uchar command);//写指令函数void LCD_write_data(uchar dat);//写数据函数

void write_5615(uint da);//DA转换

uchar TLC549ADC(void);//AD转换

void delay_n40us(uint n);//延时函数

void Volt_To_LCD(void);

//********************************

//*******初始化函数***************