PCB电路板PCB知识汇总大全
PCB电路板PCB知识
汇总大全
PCB知识汇总
主板的各种类型信号的基本走线要求
首先在做图之前应对一些重要信号进行Space设置和一些线宽设置，如果客没有Layoutguaid,这就要求我们自已要有这方面的经验，，一般情况下我们要注意以下信号的基本走线规则：
1、CPU的走线：
CPU的走线一般情况下是走5/10Control线间距要稍大些，在20mil左右，
<1>Data线（0-63）64根；
<2>Address线（3-31）REQ(0-4)等
<3>Control线（一般分布在data线和Address线的中间）
Data线走线时每16根线为一组走在一起，走同层。
（0-15）（16-31）（32-47）（48-63）且每组分布2－3根控制线，Address线走线时每16根为一组走在一起，走同层，所不同的是Address线是从（3-31）前面（0-2）
没有。一般分2组，
<1>(3-16)加5根REQ的线，18根；
<2>(17-31)16根；
CPU信号走线时还应与其他信号用20-30mil的GND线分开，如DDR的信号，以方便打VIA下内层
GND,起到包地的作用。
2、DDR信号：
DDR的线除Control线外，一般也是走5/10Control线要保持20mil的线距，和CPU一样也主要分
为以下3类：
<1>Data线（0-63）64根
<2>Address线(0-13)另外还有一些其他名字的address信号线，
<3>Control线（一般分布在data和address的线中间）
Data线走线时每8根为一组另加DQM,DQS2根Control线走在一起，走同层，主要分组方式为：
MD(0-7)加DQM0DQS0
MD(8-15)加DQM1DQS1
MD(16-23)加DQM2DQS2
MD(24-31)加DQM3DQS3
MD(32-39)加DQM4DQS4
MD(40-47)加DQM5DQS5
MD(48-55)加DQM6DQS6
MD(56-63)加DQM7DQS7
Address线尽量全部走在一起；
另外DDR部分还有3对CLK线如果是双通道的DDR则有6对CLK线，CLK配对走，与其他信号应
至少保持20mil以上的间距。
DDR和CPU一样也应与其他信号用20-30mil的GND信号隔开，主要是CPU和AGP的信号
3、CLK信号：
CLK信号是主板当中最为重要的信号，一般大至有以下几种：
<1>200兆
<2>100兆
<3>66兆
<4>48兆
<5>16兆
一般前2种主要是用于CPU和NB当中，为高频CLK线，应至少保持25mil以上的间距，配对走，一般走5/7，第3种主要用于DDR和SB当中，走20/7/5/7/20，第4种一般用于PCI和AGP当中，走
20/7/5/7/20，第5种一般用得很少，主要是用于一些小的IC.和AUDIO部分，这种CLK相对前几种要稍显得不是那么的重要，走15/5/15即可，CLK信号还应少打via,一般不可超过2个VAI.走线时尽量参考到GND.
晶振在组件面不可走线，晶振的信号尽量要短。
4、IDE信号：
IDE信号主要有（pd0-15）16根线加2根控制线，还有一些其他信号的线，控制线一般在25pin,和
27pin,Space走10/5/10即可，
5、USB信号：
USB1.0走10/10/10.与其他信号空20mil以上即可；
USB2.0走7.5/7.5/7.5与其他信号空20mil以上即可；
走线时尽量参考到GND层。少打VAI,尽量不要超过2个VAI.
6、LAN信号：
LAN,信号一般有2对信号，配对走，走20/7/5/7/20或20/10/10/10/20.走线时尽量参考到GND层。
少打VAI,尽量不要超过2个via.
7、AUDIO信号：AUDIO信号一般走10/10即可，一般不能穿其他信号区过，其他信号区也不能穿
AUDIO区过。
8、VLINK信号
VLINK信号一般有11根data线和2根控制线，2根控制线配对走，VLINK信号的间距要大一些，至少要保持15mil以上，2根对线与其他VLINK信号要保持20mil的线距。不要超过2个via,要包地。
9、PCI信号：PCI信号要求不是那么的高，，走5/5/5即可。
10、电源信号：
电源信号走线时应注意线宽，主要是要分清电源的来源和电流量，一般我们1A走40mil线宽即可，线宽不够时可考虑铺铜或切到内层，应尽量不要与重要信号走太近。
布线系统中的屏蔽及非屏蔽
采用屏蔽布线系统主要是基于电磁兼容方面的考虑。所谓电磁兼容是指电子设备或网络系统具有一定的抵抗电磁干扰的能力，同时不能产生过量的电磁辐射。也就是说，要求该设备或网络系统能够在比较恶劣的电磁环境中正常工作,同时又不能辐射过量的电磁波干扰周围其它设备及网络的正常工作。
为什么目前电磁兼容引起重视?
一方面,外界电磁环境越来越恶劣，新的电磁干扰源不断产生，如无线寻呼,移动电话,微蜂窝个人通信系
统等相继出现,而且工作频率不断提高。
另一方面,数据通信速率迅速增长,因为通信已不只局限于语音,数据,还包括高质量的图象信号。以局域网技术来讲,网络速率已经从以前的10MBPS提高到100MBPS,乃至ATM155MBPS,622MBPS,及目前议论较多的GBPS局域网技术。网络速率的提高,意味着工作频率的提高,而高频信号更易于受到电磁干扰,这就是在布线系统中引入电磁兼容概念的原因。在欧洲,电磁兼容已经引起高度重视,并有一系列有关EMC的法规及标准,如89/336/EEC,EN55022及55024,按照欧洲规定,从1996年1月1日起,所有有源设备必须符合EMC规定,同时贴有CE标志。布线系统属于无源系统,但是,一旦它与有源网络设备相连构成系统,它也必须服从EMC
的规定。
UTP(非屏蔽双绞线)电缆的EMC原理及局限性UTP电缆属于平衡传输系统,它利用扭绞来抵消电磁干扰及电磁辐射。但是,利用这种平衡性来抵消电磁干扰及电磁辐射需要具备以下的条件:
1)UTP必须是理想的平衡系统UTP只有具有理想的平衡特性才能有效地抵消电磁干扰及电磁辐射,但是,
理想的平衡UTP是不存在的,因为:
a)UTP的平衡特性受周围环境影响当UTP电缆附近存在金属物体或隐蔽接地时,由于不同导体与金属物体或地的距离不同,UTP的平衡特性会遭到破坏。实验表明,将UTP电缆穿入25.4MM钢管中,其衰减会增大
2.5%,说明其特性阻抗减小了,从而表明UTP受周围环境影响。
b)弯曲也会破坏UTP的平衡特性在实际安装时,电缆不可避免要弯曲。当电缆弯曲时,相邻绞节将疏密不
同,不能有效抵消电磁干扰及电磁辐射。
2)UTP的节距与电磁干扰或信号波长相比必须充分小,才能有效地抵消电磁干扰和电磁辐射,即节距越小,EMC性能越好。但是,双绞线的绞结节距不可能无限减小。实验表明,当外界电磁干扰或网络工作频率超过30MHZ时,UTP的EMC性能下降,即网络的可靠性降低,误码率增大,电磁辐射也相应增大,UTP厂商的技术资
料里也承认这一点。
以前的网络一般工作在较低的频率范围,如10MBPS以太网工作频率为10MHZ以内,16MHZ令牌网的工作频率在16MHZ以内,UTP系统在这样低的工作频带内具有一定的EMC能力,而且计算机通信具有出错重发及纠错能力,所以网络能够在一定的电磁环境中正常工作。
但是,随着快速以太网(100MBPS),ATM(155MBPS,622MBPS)及GBPS以太网技术逐渐实用化,网络的工作频率不断提高,同时外界电磁干扰频率也日益提高,UTP的平衡特性已不足以抵消网络本身的电磁辐射及外界的电磁干扰。所以,对于高速网络,非屏蔽系统要依赖压缩编码技术,将高速数据压缩到30MHZ以下,如ATM155MBPS，采用CAP16编码技术将带宽压缩到25.8MHZ。采用复杂的编码方式固然可以提高频谱利用率,但是需要在布线系统的两端加编码及解码设备,网络成本增加,而抗干扰能力降低,可靠性下降。
PCB设计问答集
1、如何选择PCB板材？
选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。例如，现在常用的FR-4材质，在几个GHz的频率时的介质损耗(dielectricloss)会对信号衰减有很大的影响，可能就不合用。就电气而言，要注意介电常数(dielectricconstant)和介质损在所设计的频率是否合用。
2、如何避免高频干扰？
避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加groundguard/shunttraces在模拟信号旁边。还要注意数字地对模
拟地的噪声干扰。
3、在高速设计中，如何解决信号的完整性问题？
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(outputimpedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端
接(termination)与调整走线的拓朴。
4、差分布线方式是如何实现的？
差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者side-by-side(并排,并肩)实现的方式较多。
5、对于只有一个输出端的时钟信号线，如何实现差分布线？
要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无
法使用差分布线的。
6、接收端差分线对之间可否加一匹配电阻？
接收端差分线对间的匹配电阻通常会加,其值应等于差分阻抗的值。这样信号质量会好些。
7、为何差分对的布线要靠近且平行？
对差分对的布线方式应该要适当的靠近且平行。所谓适当的靠近是因为这间距会影响到差分阻抗(differentialimpedance)的值,此值是设计差分对的重要参数。需要平行也是因为要保持差分阻抗的一致性。若两线忽远忽近,差分阻抗就会不一致,就会影响信号完整性(signalintegrity)及时间延迟(timingdelay)。
8、如何处理实际布线中的一些理论冲突的问题
基本上,将模/数地分割隔离是对的。要注意的是信号走线尽量不要跨过有分割的地方(moat),还有不要让电源和信号的回流电流路径(returningcurrentpath)变太大。
晶振是模拟的正反馈振荡电路,要有稳定的振荡信号,必须满足loopgain与phase的规范,而这模拟信号的振荡规范很容易受到干扰,即使加groundguardtraces可能也无法完全隔离干扰。而且离的太远,地平面上的噪声也会影响正反馈振荡电路。所以,一定要将晶振和芯片的距离进可能靠近。
确实高速布线与EMI的要求有很多冲突。但基本原则是因EMI所加的电阻电容或ferritebead,不能造成信号的一些电气特性不符合规范。所以,最好先用安排走线和PCB迭层的技巧来解决或减少EMI的问题,如高速信号走内层。最后才用电阻电容或ferritebead的方式,以降低对信号的伤害。
9、如何解决高速信号的手工布线和自动布线之间的矛盾？
现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。各家EDA公司的绕线引擎能力和约束条件的设定项目有时相差甚远。例如,是否有足够的约束条件控制蛇行线(serpentine)蜿蜒的方式,能否控制差分对的走线间距等。这会影响到自动布线出来的走线方式是否能符合设计者的想法。
另外,手动调整布线的难易也与绕线引擎的能力有绝对的关系。例如,走线的推挤能力,过孔的推挤能力,甚至走线对敷铜的推挤能力等等。所以,选择一个绕线引擎能力强的布线器,才是解决之道。
10、关于testcoupon。
testcoupon是用来以TDR(TimeDomainReflectometer)测量所生产的PCB板的特性阻抗是否满足设计需求。一般要控制的阻抗有单根线和差分对两种情况。所以，testcoupon上的走线线宽和线距(有差分对时)要与所要控制的线一样。最重要的是测量时接地点的位置。为了减少接地引线(groundlead)的电感值，TDR 探棒(probe)接地的地方通常非常接近量信号的地方(probetip)，所以，testcoupon上量测信号的点跟接地
点的距离和方式要符合所用的探棒。
11、在高速PCB设计中，信号层的空白区域可以敷铜，而多个信号层的敷铜在接地和接电源上应如何
分配？
一般在空白区域的敷铜绝大部分情况是接地。只是在高速信号线旁敷铜时要注意敷铜与信号线的距离，因为所敷的铜会降低一点走线的特性阻抗。也要注意不要影响到它层的特性阻抗，例如在dualstripline的结
构时。
12、是否可以把电源平面上面的信号线使用微带线模型计算特性阻抗？电源和地平面之间的信号是否
可以使用带状线模型计算？
是的，在计算特性阻抗时电源平面跟地平面都必须视为参考平面。例如四层板:顶层-电源层-地层-底层，这时顶层走线特性阻抗的模型是以电源平面为参考平面的微带线模型。
13、在高密度印制板上通过软件自动产生测试点一般情况下能满足大批量生产的测试要求吗？
一般软件自动产生测试点是否满足测试需求必须看对加测试点的规范是否符合测试机具的要求。另外，如果走线太密且加测试点的规范比较严，则有可能没办法自动对每段线都加上测试点，当然，需要手动补齐
所要测试的地方。
14、添加测试点会不会影响高速信号的质量？
至于会不会影响信号质量就要看加测试点的方式和信号到底多快而定。基本上外加的测试点(不用在线既有的穿孔(viaorDIPpin)当测试点)可能加在在线或是从在线拉一小段线出来。前者相当于是加上一个很小的电容在在线，后者则是多了一段分支。这两个情况都会对高速信号多多少少会有点影响，影响的程度就跟信
号的频率速度和信号缘变化率(edgerate)有关。影响大小可透过仿真得知。原则上测试点越小越好(当然还要
满足测试机具的要求)分支越短越好。
15、若干PCB组成系统，各板之间的地线应如何连接？
各个PCB板子相互连接之间的信号或电源在动作时，例如A板子有电源或信号送到B板子，一定会有等量的电流从地层流回到A板子(此为Kirchoffcurrentlaw)。这地层上的电流会找阻抗最小的地方流回去。所以，在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗，这样可以降低地层上的噪声。另外，也可以分析整个电流环路，尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走法(例如，在某处制造低阻抗，让大部分的电流从这个地方走)，降低对其它较敏感信号的影响。
16、能介绍一些国外关于高速PCB设计的技术书籍和数据吗？
现在高速数字电路的应用有通信网路和计算器等相关领域。在通信网路方面，PCB板的工作频率已达GHz上下，叠层数就我所知有到40层之多。计算器相关应用也因为芯片的进步，无论是一般的PC或服务器(Server)，板子上的最高工作频率也已经达到400MHz(如Rambus)以上。因应这高速高密度走线需求，盲埋孔(blind/buriedvias)、mircrovias及build-up制程工艺的需求也渐渐越来越多。这些设计需求都有厂商可
大量生产。
17、两个常被参考的特性阻抗公式：
微带线(microstrip)Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)]其中，W为线宽，T为走线的铜皮厚度，H为走线到参考平面的距离，Er是PCB板材质的介电常数(dielectricconstant)。此公式必须在
0.1<(W/H)<2.0及1<(Er)<15的情况才能应用。
带状线(stripline)Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]}其中，H为两参考平面的距离，并且走线位于两参考平面的中间。此公式必须在W/H<0.35及T/H<0.25的情况才能应用。
18、差分信号线中间可否加地线？
差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处，如fluxcancellation，抗噪声(noiseimmunity)能力等。若在中间加地线，便会破
坏耦合效应。
19、刚柔板设计是否需要专用设计软件与规范？国内何处可以承接该类电路板加工？
可以用一般设计PCB的软件来设计柔性电路板(FlexiblePrintedCircuit)。一样用Gerber格式给FPC 厂商生产。由于制造的工艺和一般PCB不同，各个厂商会依据他们的制造能力会对最小线宽、最小线距、最小孔径(via)有其限制。除此之外，可在柔性电路板的转折处铺些铜皮加以补强。至于生产的厂商可上网
“FPC”当关键词查询应该可以找到。
20、适当选择PCB与外壳接地的点的原则是什么？
选择PCB与外壳接地点选择的原则是利用chassisground提供低阻抗的路径给回流电流(returningcurrent)及控制此回流电流的路径。例如，通常在高频器件或时钟产生器附近可以借固定用的螺丝将PCB的地层与chassisground做连接，以尽量缩小整个电流回路面积，也就减少电磁辐射。
21、电路板DEBUG应从那几个方面着手？
就数字电路而言，首先先依序确定三件事情：1.确认所有电源值的大小均达到设计所需。有些多重电源的系统可能会要求某些电源之间起来的顺序与快慢有某种规范。2.确认所有时钟信号频率都工作正常且信号边缘上没有非单调(non-monotonic)的问题。3.确认reset信号是否达到规范要求。这些都正常的话，芯片应该要发出第一个周期(cycle)的信号。接下来依照系统运作原理与busprotocol来debug。
22、在电路板尺寸固定的情况下，如果设计中需要容纳更多的功能，就往往需要提高PCB的走线密度，但是这样有可能导致走线的相互干扰增强，同时走线过细也使阻抗无法降低，请专家介绍在高速（>100MHz）
高密度PCB设计中的技巧?
在设计高速高密度PCB时，串扰(crosstalkinterference)确实是要特别注意的，因为它对时序(timing)与信号完整性(signalintegrity)有很大的影响。以下提供几个注意的地方：控制走线特性阻抗的连续与匹配。走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响，找出可容忍的最小间距。不同芯片信号的结果可能不同。选择适当的端接方式。避免上下相邻两层的走线方向相同，甚至有走线正好上下重叠在一起，因为这种串扰比同层相
邻走线的情形还大。
利用盲埋孔(blind/buriedvia)来增加走线面积。但是PCB板的制作成本会增加。在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到。除此以外，可以预留差分端接和共模端接，以缓和对时序与
信号完整性的影响。
23、模拟电源处的滤波经常是用LC电路。但是为什么有时LC比RC滤波效果差？
LC与RC滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。因为电感的感抗(reactance)大小与电感值和频率有关。如果电源的噪声频率较低，而电感值又不够大，这时滤波效果可能不如RC。但是，使用RC滤波要付出的代价是电阻本身会耗能，效率较差，且要注意所选电阻能承受的功率。
24、滤波时选用电感，电容值的方法是什么？
电感值的选用除了考虑所想滤掉的噪声频率外，还要考虑瞬时电流的反应能力。如果LC的输出端会有机会需要瞬间输出大电流，则电感值太大会阻碍此大电流流经此电感的速度，增加纹波噪声(ripplenoise)。电容值则和所能容忍的纹波噪声规范值的大小有关。纹波噪声值要求越小，电容值会较大。而电容的ESR/ESL 也会有影响。另外，如果这LC是放在开关式电源(switchingregulationpower)的输出端时，还要注意此LC 所产生的极点零点(pole/zero)对负反馈控制(negativefeedbackcontrol)回路稳定度的影响。
25、如何尽可能的达到EMC要求，又不致造成太大的成本压力？
PCB板上会因EMC而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了ferritebead、choke 等抑制高频谐波器件的缘故。除此之外，通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过EMC的要求。以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应。
尽可能选用信号斜率(slewrate)较慢的器件，以降低信号所产生的高频成分。
注意高频器件摆放的位置，不要太靠近对外的连接器。
注意高速信号的阻抗匹配，走线层及其回流电流路径(returncurrentpath)，以减少高频的反射与辐射。
在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别注意电容的频率
响应与温度的特性是否符合设计所需。
对外的连接器附近的地可与地层做适当分割，并将连接器的地就近接到chassisground。
可适当运用groundguard/shunttraces在一些特别高速的信号旁。但要注意guard/shunttraces对
走线特性阻抗的影响。
电源层比地层内缩20H，H为电源层与地层之间的距离。
26、当一块PCB板中有多个数/模功能块时，常规做法是要将数/模地分开，原因何在？
将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声，噪声的大小跟信号的速度及电流大小有关。如果地平面上不分割且由数字区域电路所产生的噪声较大而模拟区域的电路又非常接近，则即使数模信号不交叉，模拟的信号依然会被地噪声干扰。也就是说数模地不分割的方式只能在模拟电
路区域距产生大噪声的数字电路区域较远时使用。
27、另一种作法是在确保数/模分开布局，且数/模信号走线相互不交叉的情况下，整个PCB板地不做
分割，数/模地都连到这个地平面上。道理何在？
数模信号走线不能交叉的要求是因为速度稍快的数字信号其返回电流路径(returncurrentpath)会尽量沿着走线的下方附近的地流回数字信号的源头，若数模信号走线交叉，则返回电流所产生的噪声便会出现在
模拟电路区域内。
28、在高速PCB设计原理图设计时，如何考虑阻抗匹配问题？
在设计高速PCB电路时，阻抗匹配是设计的要素之一。而阻抗值跟走线方式有绝对的关系，例如是走在表面层(microstrip)或内层(stripline/doublestripline)，与参考层(电源层或地层)的距离，走线宽度，PCB 材质等均会影响走线的特性阻抗值。也就是说要在布线后才能确定阻抗值。一般仿真软件会因线路模型或所使用的数学算法的限制而无法考虑到一些阻抗不连续的布线情况，这时候在原理图上只能预留一些terminators(端接)，如串联电阻等，来缓和走线阻抗不连续的效应。真正根本解决问题的方法还是布线时尽
量注意避免阻抗不连续的发生。
29、哪里能提供比较准确的IBIS模型库？
IBIS模型的准确性直接影响到仿真的结果。基本上IBIS可看成是实际芯片I/Obuffer等效电路的电气特性数据，一般可由SPICE模型转换而得(亦可采用测量，但限制较多)，而SPICE的数据与芯片制造有绝对的关系，所以同样一个器件不同芯片厂商提供，其SPICE的数据是不同的，进而转换后的IBIS模型内之数据也会随之而异。也就是说，如果用了A厂商的器件，只有他们有能力提供他们器件准确模型数据，因为没有其它人会比他们更清楚他们的器件是由何种工艺做出来的。如果厂商所提供的IBIS不准确，只能不断要求该
厂商改进才是根本解决之道。
30、在高速PCB设计时，设计者应该从那些方面去考虑EMC、EMI的规则呢？
一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面.前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz).所以不能只注意高频而忽略低频的部分.一个好的
EMI/EMC设计必须一开始布局时就要考虑到器件的位置,PCB叠层的安排,重要联机的走法,器件的选择等,如果这些没有事前有较佳的安排,事后解决则会事倍功半,增加成本.例如时钟产生器的位置尽量不要靠近对外的连接器,高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射,器件所推的信号之斜率(slewrate)尽量小以减低高频成分,选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声.另外,注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loopimpedance 尽量小)以减少辐射.还可以用分割地层的方式以控制高频噪声的范围.最后,适当的选择PCB与外壳的接地点
(chassisground)。
31、如何选择EDA工具？
目前的pcb设计软件中，热分析都不是强项，所以并不建议选用，其它的功能1.3.4可以选择PADS 或Cadence性能价格比都不错。PLD的设计的初学者可以采用PLD芯片厂家提供的集成环境，在做到百万
门以上的设计时可以选用单点工具。
32、请推荐一种适合于高速信号处理和传输的EDA软件。
常规的电路设计，INNOVEDA的PADS就非常不错，且有配合用的仿真软件，而这类设计往往占据了70%的应用场合。在做高速电路设计，模拟和数字混合电路，采用Cadence的解决方案应该属于性能价格比较好的软件，当然Mentor的性能还是非常不错的，特别是它的设计流程管理方面应该是最为优秀的。（大
唐电信技术专家王升）
33、对PCB板各层含义的解释
Topoverlay----顶层器件名称，也叫topsilkscreen或者topponentlegend,比如R1C5, IC10.bottomoverlay----同理multilayer-----如果你设计一个4层板，你放置一个freepadorvia,定义它作为multilay那么它的pad就会自动出现在4个层上，如果你只定义它是toplayer,那么它的pad就会只
出现在顶层上。
34、2G以上高频PCB设计，走线,排版,应重点注意哪些方面？
2G以上高频PCB属于射频电路设计，不在高速数字电路设计讨论范围内。而射频电路的布局（layout)和布线（routing)应该和原理图一起考虑的，因为布局布线都会造成分布效应。而且，射频电路设计一些无源器件是通过参数化定义，特殊形状铜箔实现，因此要求EDA工具能够提供参数化器件，能够编辑特殊形状
铜箔。Mentor公司的boardstation中有专门的RF设计模块，能够满足这些要求。而且，一般射频设计要求有专门射频电路分析工具，业界最著名的是agilent的eesoft，和Mentor的工具有很好的接口。
35、2G以上高频PCB设计，微带的设计应遵循哪些规则?
射频微带线设计，需要用三维场分析工具提取传输线参数。所有的规则应该在这个场提取工具中规定。
36、对于全数字信号的PCB，板上有一个80MHz的钟源。除了采用丝网（接地）外，为了保证有足
够的驱动能力，还应该采用什么样的电路进行保护？
确保时钟的驱动能力，不应该通过保护实现，一般采用时钟驱动芯片。一般担心时钟驱动能力，是因为多个时钟负载造成。采用时钟驱动芯片，将一个时钟信号变成几个，采用点到点的连接。选择驱动芯片，除了保证与负载基本匹配，信号沿满足要求（一般时钟为沿有效信号），在计算系统时序时，要算上时钟在驱
动芯片内时延。
37、如果用单独的时钟信号板，一般采用什么样的接口，来保证时钟信号的传输受到的影响小？
时钟信号越短，传输线效应越小。采用单独的时钟信号板，会增加信号布线长度。而且单板的接地供电也是问题。如果要长距离传输，建议采用差分信号。LVDS信号可以满足驱动能力要求，不过您的时钟不是
太快，没有必要。
38、27M,SDRAM时钟线（80M-90M），这些时钟线二三次谐波刚好在VHF波段，从接收端高频窜
入后干扰很大。除了缩短线长以外，还有那些好办法？
如果是三次谐波大，二次谐波小，可能因为信号占空比为50%，因为这种情况下，信号没有偶次谐波。这时需要修改一下信号占空比。此外，对于如果是单向的时钟信号，一般采用源端串联匹配。这样可以抑制二次反射，但不会影响时钟沿速率。源端匹配值，可以采用下图公式得到。
39、什么是走线的拓扑架构？
Topology,有的也叫routingorder.对于多端口连接的网络的布线次序。
40、怎样调整走线的拓扑架构来提高信号的完整性？
这种网络信号方向比较复杂，因为对单向，双向信号，不同电平种类信号，拓朴影响都不一样，很难说哪种拓朴对信号质量有利。而且作前仿真时，采用何种拓朴对工程师要求很高，要求对电路原理，信号类型，
甚至布线难度等都要了解。
41、怎样通过安排叠层来减少EMI问题？
首先，EMI要从系统考虑，单凭PCB无法解决问题。层迭对EMI来讲，我认为主要是提供信号最短回流路径，减小耦合面积，抑制差模干扰。另外地层与电源层紧耦合，适当比电源层外延，对抑制共模干扰有
好处。
42、为何要铺铜？
一般铺铜有几个方面原因。１，EMC.对于大面积的地或电源铺铜，会起到屏蔽作用，有些特殊地，如PGND起到防护作用。２，PCB工艺要求。一般为了保证电镀效果，或者层压不变形，对于布线较少的PCB 板层铺铜。３，信号完整性要求，给高频数字信号一个完整的回流路径，并减少直流网络的布线。当然还有
散热，特殊器件安装要求铺铜等等原因。
43、在一个系统中，包含了dsp和pld，请问布线时要注意哪些问题呢？
看你的信号速率和布线长度的比值。如果信号在传输在线的时延和信号变化沿时间可比的话，就要考虑信号完整性问题。另外对于多个DSP，时钟，数据信号走线拓普也会影响信号质量和时序，需要关注。
44、除protel工具布线外，还有其他好的工具吗？
至于工具，除了PROTEL，还有很多布线工具，如MENTOR的WG2000,EN2000系列和powerpcb，Cadence的allegro，zuken的cadstar,cr5000等，各有所长。
45、什么是“信号回流路径”？
信号回流路径,即returncurrent。高速数字信号在传输时，信号的流向是从驱动器沿PCB传输线到负载，再由负载沿着地或电源通过最短路径返回驱动器端。这个在地或电源上的返回信号就称信号回流路径。Dr.Johson在他的书中解释，高频信号传输，实际上是对传输线与直流层之间包夹的介质电容充电的过程。
SI分析的就是这个围场的电磁特性，以及他们之间的耦合。
46、如何对接插件进行SI分析？
在IBIS3.2规范中，有关于接插件模型的描述。一般使用EBD模型。如果是特殊板，如背板，需要SPICE 模型。也可以使用多板仿真软件（HYPERLYNX或IS_multiboard），建立多板系统时，输入接插件的分布参数，一般从接插件手册中得到。当然这种方式会不够精确，但只要在可接受范围内即可。
47、请问端接的方式有哪些？
端接（terminal）,也称匹配。一般按照匹配位置分有源端匹配和终端匹配。其中源端匹配一般为电阻串联匹配，终端匹配一般为并联匹配，方式比较多，有电阻上拉，电阻下拉，戴维南匹配，AC匹配，肖特基
二极管匹配。
48、采用端接（匹配）的方式是由什么因素决定的？
匹配采用方式一般由BUFFER特性，拓普情况，电平种类和判决方式来决定，也要考虑信号占空比，
系统功耗等。
49、采用端接（匹配）的方式有什么规则？
数字电路最关键的是时序问题，加匹配的目的是改善信号质量，在判决时刻得到可以确定的信号。对于电平有效信号，在保证建立、保持时间的前提下，信号质量稳定；对延有效信号，在保证信号延单调性前提下，信号变化延速度满足要求。MentorICX产品教材中有关于匹配的一些资料。另外《HighSpeedDigitaldesignahandbookofblackmagic》有一章专门对terminal的讲述，从电磁波原理上
讲述匹配对信号完整性的作用，可供参考。
50、能否利用器件的IBIS模型对器件的逻辑功能进行仿真？如果不能，那么如何进行电路的板级和系
统级仿真？
IBIS模型是行为级模型，不能用于功能仿真。功能仿真，需要用SPICE模型，或者其他结构级模型。
51、在数字和模拟并存的系统中，有2种处理方法，一个是数字地和模拟地分开，比如在地层，数字地是独立地一块，模拟地独立一块，单点用铜皮或FB磁珠连接，而电源不分开；另一种是模拟电源和数字电源分开用FB连接，而地是统一地地。请问李先生，这两种方法效果是否一样？
应该说从原理上讲是一样的。因为电源和地对高频信号是等效的。
区分模拟和数字部分的目的是为了抗干扰，主要是数字电路对模拟电路的干扰。但是，分割可能造成信号回流路径不完整，影响数字信号的信号质量，影响系统EMC质量。因此，无论分割哪个平面，要看这样作，信号回流路径是否被增大，回流信号对正常工作信号干扰有多大。现在也有一些混合设计，不分电源和地，在布局时，按照数字部分、模拟部分分开布局布线，避免出现跨区信号。
52、安规问题：FCC、EMC的具体含义是什么？
FCC:federalmunicationmission美国通信委员会
EMC:electromegneticpatibility电磁兼容
FCC是个标准组织，EMC是一个标准。标准颁布都有相应的原因，标准和测试方法。
53、何谓差分布线？
差分信号，有些也称差动信号，用两根完全一样，极性相反的信号传输一路数据，依靠两根信号电平差进行判决。为了保证两根信号完全一致，在布线时要保持并行，线宽、线间距保持不变。
54、PCB仿真软件有哪些？
仿真的种类很多，高速数字电路信号完整性分析仿真分析(SI)常用软件有
icx,signalvision,hyperlynx,XTK,speectraquest等。有些也用Hspice。
55、PCB仿真软件是如何进行LAYOUT仿真的？
高速数字电路中，为了提高信号质量，降低布线难度，一般采用多层板，分配专门的电源层，地层。
56、在布局、布线中如何处理才能保证50M以上信号的稳定性
高速数字信号布线，关键是减小传输线对信号质量的影响。因此，100M以上的高速信号布局时要求信号走线尽量短。数字电路中，高速信号是用信号上升延时间来界定的。而且，不同种类的信号（如
TTL,GTL,LVTTL），确保信号质量的方法不一样。
57、室外单元的射频部分，中频部分，乃至对室外单元进行监控的低频电路部分往往采用部署在同一
PCB上，请问对这样的PCB在材质上有何要求？如何防止射频，中频乃至低频电路互相之间的干扰？
混合电路设计是一个很大的问题。很难有一个完美的解决方案。
一般射频电路在系统中都作为一个独立的单板进行布局布线，甚至会有专门的屏蔽腔体。而且射频电路一般为单面或双面板，电路较为简单，所有这些都是为了减少对射频电路分布参数的影响，提高射频系统的一致性。相对于一般的FR4材质，射频电路板倾向与采用高Q值的基材，这种材料的介电常数比较小，传输线分布电容较小，阻抗高，信号传输时延小。在混合电路设计中，虽然射频，数字电路做在同一块PCB上，但一般都分成射频电路区和数字电路区，分别布局布线。之间用接地过孔带和屏蔽盒屏蔽。
58、对于射频部分，中频部分和低频电路部分部署在同一PCB上，mentor有什么解决方案？
Mentor的板级系统设计软件，除了基本的电路设计功能外，还有专门的RF设计模块。在RF原理图设计模块中，提供参数化的器件模型，并且提供和EESOFT等射频电路分析仿真工具的双向接口；在RFLAYOUT模块中，提供专门用于射频电路布局布线的图案编辑功能，也有和EESOFT等射频电路分析仿真工具的双向接口，对于分析仿真后的结果可以反标回原理图和PCB。同时，利用Mentor软件的设计管理功能，可以方便的实现设计复用，设计派生，和协同设计。大大加速混合电路设计进程。手机板是典型的混合电路设计，很多大型手机设计制造商都利用Mentor加安杰伦的eesoft作为设计平台。
59、mentor的产品结构如何？
MentorGraphics的PCB工具有WG(原veribest)系列和Enterprise(boardstation)系列。
60、Mentor的PCB设计软件对BGA、PGA、COB等封装是如何支持的？
Mentor的autoactiveRE由收购得来的veribest发展而来，是业界第一个无网格，任意角度布线器。众所周知，对于球栅数组，COB器件，无网格，任意角度布线器是解决布通率的关键。在最新的autoactiveRE 中，新增添了推挤过孔，铜箔，REROUTE等功能，使它应用更方便。另外，他支持高速布线，包括有时延
要求信号布线和差分对布线。
61、Mentor的PCB设计软件对差分线队的处理又如何？
Mentor软件在定义好差分对属性后，两根差分对可以一起走线，严格保证差分对线宽，间距和长度差，遇到障碍可以自动分开，在换层时可以选择过孔方式。
62、在一块12层PCb板上，有三个电源层2.2v，3.3v,5v，将三个电源各作在一层，地线该如何处理？
一般说来，三个电源分别做在三层，对信号质量比较好。因为不大可能出现信号跨平面层分割现象。跨分割是影响信号质量很关键的一个因素，而仿真软件一般都忽略了它。对于电源层和地层，对高频信号来说都是等效的。在实际中，除了考虑信号质量外，电源平面耦合(利用相邻地平面降低电源平面交流阻抗)，层迭
对称，都是需要考虑的因素。
63、PCB在出厂时如何检查是否达到了设计工艺要求？
很多PCB厂家在PCB加工完成出厂前，都要经过加电的网络通断测试，以确保所有联线正确。同时，越来越多的厂家也采用x光测试，检查蚀刻或层压时的一些故障。对于贴片加工后的成品板，一般采用ICT
测试检查，这需要在PCB设计时添加ICT测试点。如果出现问题，也可以通过一种特殊的X光检查设备排除
是否加工原因造成故障。
64、“机构的防护”是不是机壳的防护？
是的。机壳要尽量严密，少用或不用导电材料，尽可能接地。
65、在芯片选择的时候是否也需要考虑芯片本身的esd问题？
不论是双层板还是多层板，都应尽量增大地的面积。在选择芯片时要考虑芯片本身的ESD特性，这些在芯片说明中一般都有提到，而且即使不同厂家的同一种芯片性能也会有所不同。设计时多加注意，考虑的全面一点，做出电路板的性能也会得到一定的保证。但ESD的问题仍然可能出现，因此机构的防护对ESD
的防护也是相当重要的。
66、在做pcb板的时候，为了减小干扰，地线是否应该构成闭和形式？
在做PCB板的时候，一般来讲都要减小回路面积，以便减少干扰，布地线的时候，也不应布成闭合形式，而是布成树枝状较好，还有就是要尽可能增大地的面积。
67、如果仿真器用一个电源，pcb板用一个电源，这两个电源的地是否应该连在一起？
如果可以采用分离电源当然较好，因为如此电源间不易产生干扰，但大部分设备是有具体要求的。既然仿真器和PCB板用的是两个电源，按我的想法是不该将其共地的。
68、一个电路由几块pcb板构成，他们是否应该共地？
一个电路由几块PCB构成，多半是要求共地的，因为在一个电路中用几个电源毕竟是不太实际的。但如果你有具体的条件，可以用不同电源当然干扰会小些。
69、设计一个手持产品，带LCD，外壳为金属。测试ESD时，无法通过ICE-1000-4-2的测试，CONTACT 只能通过1100V，AIR可以通过6000V。ESD耦合测试时，水平只能可以通过3000V，垂直可以通过4000V 测试。CPU主频为33MHZ。有什么方法可以通过ESD测试？
手持产品又是金属外壳，ESD的问题一定比较明显，LCD也恐怕会出现较多的不良现象。如果没办法改变现有的金属材质，则建议在机构内部加上防电材料，加强PCB的地，同时想办法让LCD接地。当然，
如何操作要看具体情况。
70、设计一个含有DSP，PLD的系统，该从那些方面考虑ESD？
就一般的系统来讲，主要应考虑人体直接接触的部分，在电路上以及机构上进行适当的保护。至于ESD 会对系统造成多大的影响，那还要依不同情况而定。干燥的环境下，ESD现象会比较严重，较敏感精细的系统，ESD的影响也会相对明显。虽然大的系统有时ESD影响并不明显，但设计时还是要多加注意，尽量防患
于未然。
71、PCB设计中，如何避免串扰？
变化的信号（例如阶跃信号）沿传输线由A到B传播，传输线C-D上会产生耦合信号，变化的信号一旦结束也就是信号恢复到稳定的直流电平时，耦合信号也就不存在了，因此串扰仅发生在信号跳变的过程当中，并且信号沿的变化（转换率）越快，产生的串扰也就越大。空间中耦合的电磁场可以提取为无数耦合电容和耦合电感的集合，其中由耦合电容产生的串扰信号在受害网络上可以分成前向串扰和反向串扰Sc，这个两个信号极性相同；由耦合电感产生的串扰信号也分成前向串扰和反向串扰SL，这两个信号极性相反。耦合电感电容产生的前向串扰和反向串扰同时存在，并且大小几乎相等，这样，在受害网络上的前向串扰信号由于极性相反，相互抵消，反向串扰极性相同，迭加增强。串扰分析的模式通常包括默认模式，三态模式和最坏情况模式分析。默认模式类似我们实际对串扰测试的方式，即侵害网络驱动器由翻转信号驱动，受害网络驱动器保持初始状态（高电平或低电平），然后计算串扰值。这种方式对于单向信号的串扰分析比较有效。三态模式是指侵害网络驱动器由翻转信号驱动，受害的网络的三态终端置为高阻状态，来检测串扰大小。这种方式对双向或复杂拓朴网络比较有效。最坏情况分析是指将受害网络的驱动器保持初始状态，仿真器计算所有默认侵害网络对每一个受害网络的串扰的总和。这种方式一般只对个别关键网络进行分析，因为要计算
的组合太多，仿真速度比较慢。
72、导带，即微带线的地平面的铺铜面积有规定吗？
对于微波电路设计，地平面的面积对传输线的参数有影响。具体算法比较复杂（请参阅安杰伦的EESOFT 有关资料）。而一般PCB数字电路的传输线仿真计算而言，地平面面积对传输线参数没有影响，或者说忽略
影响。
73、在EMC测试中发现时钟信号的谐波超标十分严重，只是在电源引脚上连接去耦电容。在PCB设
计中需要注意哪些方面以抑止电磁辐射呢？
电子工程师PCB设计基础知识
电子工程师PCB设计基础知识 PCB于1936年诞生,美国于1943年将该技术大量使用于军用收音机内；自20世纪50年代中期起，PCB技术开始被广泛采用。目前，PCB已然成为“电子产品之母”，其应用几乎渗透于电子产业的各个终端领域中，包括计算机、通信、消费电子、工业控制、医疗仪器、国防军工、航天航空等诸多领域。 说了这么多，那么你知道PCB是如何设计出来的呢？立创电子小编告诉你： 1、前期准备 包括准备元件库和原理图。在进行PCB设计之前，首先要准备好原理图SCH元件库和PCB元件封装库。 PCB元件封装库最好是工程师根据所选器件的标准尺寸资料建立。原则上先建立PC的元件封装库，再建立原理图SCH元件库。 PCB元件封装库要求较高，它直接影响PCB的安装；原理图SCH元件库要求相对宽松，但要注意定义好管脚属性和与PCB元件封装库的对应关系。 2、PCB结构设计 根据已经确定的电路板尺寸和各项机械定位，在PCB设计环境下绘制PCB板框，并按定位要求放置所需的接插件、按键/开关、螺丝孔、装配孔等等。 充分考虑和确定布线区域和非布线区域（如螺丝孔周围多大范围属于非布线区域）。 3、PCB布局设计 布局设计即是在PCB板框内按照设计要求摆放器件。在原理图工具中生成网络表（Design→Create Netlist），之后在PCB软件中导入网络表（Design→Import Netlist）。网络表导入成功后会存在于软件后台，通过Placement操作可以将所有器件调出、各管脚之间有飞线提示连接，这时就可以对器件进行布局设计了。 PCB布局设计是PCB整个设计流程中的首个重要工序，越复杂的PCB 板，布局的好坏越能直接影响到后期布线的实现难易程度。 布局设计依靠电路板设计师的电路基础功底与设计经验丰富程度，对电路板设计师属于较高级别的要求。初级电路板设计师经验尚浅、适合小模块布局设计或整板难度较低的PCB布局设计任务。 4、PCB布线设计 PCB布线设计是整个PCB设计中工作量最大的工序，直接影响着PCB
PCB电路设计实验报告
电子科技大学成都学院 实验报告册 课程名称：电路板设计实验 姓名：游恒宽 学号：11 院系：微电子技术系 专业：集成电路与集成系统 教师：刘浩森 2013 年7 月1 日
实验一: 原理图库的绘制 一、实验目的： 1、熟悉Cadence Allegro SPB 工作环境 2、熟悉元件库管理； 3、掌握元件编辑器的使用及编辑器工作环境的设置方法； 4、熟练掌握原理图元件库的创建、新元件的制作。 二、实验原理和内容： 虽然在Cadence Allegro SPB 提供了丰富的元器件库，但在设计过程中，仍然会发生在元器件库中找不到需要的元器件。因此，可以利用元器件的绘图工具及IEEE符号工具创建元器件,并添加到元器件库中。 （1）利用元件库编辑器提供的制作工具，分别绘制AT89S51、74HC138、74HC573、LCD128*64、LCD1602、PNP以及数码管的的元件，并将它保存在“” AT89S51 74HC138 三、实验步骤： 1、在“Cadence Allegro SPB ”中，选中“Cadence Product Choies”对话框。选择“OrCAD Capture”进入页面，然后执行【File】→【New】→【Library】命令，创建“”原理图元件库，保存到自己学好下，并在该库中制作AT89S51等元件。 2、选中“”单击鼠标右键选择“New Part…”,创建新的元器件，弹出“New
Part Properties”对话框，按要求填写。 3、给元器件添加引脚，安元器件添加引脚，并写上引脚的名称及代号。 4、绘制元器件外形，按要求选择所画的形状。 5、按要求添加文本。 6、检查元器件，确认无误后保存。 四、实验数据和结果： AT89S5174HC138 74HC573 PNP
PCB设计知识(doc 33页)
PCB设计知识(doc 33页)
PCB设计知识 1.原理图常见错误： （1）ERC报告管脚没有接入信号： a. 创建封装时给管脚定义了I/O属性； b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上； c. 创建元件时pin方向反向，必须非pin name端连线。 （2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。 （3）创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。 （4）当使用自己创建的多部分组成的元件时，千万不要使用annotate. 2.PCB中常见错误： （1）网络载入时报告NODE没有找到： a. 原理图中的元件使用了pcb库中没有的封装； b. 原理图中的元件使用了pcb库中名称不一致的封装； c. 原理图中的元件使用了pcb库中pin number不一致的封装。如三极管：sch中pin nu mber 为e,b,c, 而pcb中为1，2，3。 （2）打印时总是不能打印到一页纸上： a. 创建pcb库时没有在原点； b. 多次移动和旋转了元件，pcb板界外有隐藏的字符。选择显示所有隐藏的字符，缩 小pcb, 然后移动字符到边界内。
省出许多布线通 道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又 简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会，才能得到其中 的真谛。 1 电源、地线的处理 既使在整个PCB板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰 ，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对 待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。 对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现 只对降低式抑制噪音作以表述： 众所周知的是在电源、地线之间加上去耦电容。 尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号 线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm 对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不 能这样使用) 用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成 多层板，电源，地线各占用一层。
PCB基础知识培训_布局布线_可生产性设计
PCB培训——基础篇 PCB的相关介绍 (1) PCB布局布线的注意事项 (1) PCB制板和生产的注意事项 (14) PCB的相关介绍 PCB布局布线的注意事项 PCB走线宽度与铜箔厚度、走线宽度的关系如下图所示：保守考虑，PCB布线时一般 采用20mil载流0.5A的方法来设计线宽。 焊盘走线引出的方式： 测试点的连接：
相邻走线层的走线要正交走线，即使不能正交走线，斜交也比平行走线要好： 避免走线开环： 避免信号不同层之间形成自环，自环将引起辐射干扰： 走线分支长度的控制： 走线长度越短越好，尤其是高频信号要注意：
走线不能是锐角或者直角，需要走135度角或者直线： 电源和地的环路尽量小；电源和地的管脚，尽量不要共用过孔。 为了防止电源线较长时，电源线上的耦合噪声直接进入负载器件，应在进入每个器件之 前，先对电源去耦，且为了防止它们彼此间的相互干扰，对每个负载的电源独立去耦，并做到先滤波再进入负载
高速信号的特性阻抗必须连续：同层的走线，其宽度必须连续；不同层的走线阻抗必须 连续。 地的连接：分为3种，如下图所示： 1MHz一下可考虑单点接地，大部分情况下均是采用多点接地。地管脚的连接需要注意，Trace尽可能宽，必要时可用铜箔；Trace尽可能短；多路连接效果更好。如下图所示： 走线宽度不能超过焊盘宽度。一般芯片或者排阻相邻管脚不能采用直连的方式。 避免T型走线。
3W规则：为了减少走线之间的串扰，应加大线距。当线中心距不小于3倍线宽时，可 保持70%的电场不互相干扰，这就是3W规则。如果要达到98%的电场不互相干扰，可使用10W的间距。没有线距要求且板上空间宽松，走线时请时刻谨记并贯彻执行3W规则。 20H规则：电源层和地层之间的电场是变化的，在板边缘会向外辐射电磁干扰，称为边 沿效应。因此需要将电源层内缩，使得电场只在接地层的范围内传到。假设电源层和地层之间的厚度为H，内缩20H可以将70%的电场限制在接地层边沿内；内缩100H，则可以将98%的电场限制在接地层边沿内。 如果有子系统的分割，如模数的分割，也应参考此规则。 映像平面以及返回路径：映像平面就是我们常说的参考平面。映像平面的主要作用是在 为高频电流提供一个低阻抗的回路。每个信号都需要一条信号回路，信号回路总是选择最低阻抗的路径。这样，信号电流和回路就组成了一个环形天线，这个环形天线的面积越大则辐射越大。因此要降低辐射，就要减小回路面积。通常信号最低阻抗回路就在信号正下方的参考层沿着信号相反方向返回。这条返回路径如果和原电流完全平行，那么回路面积是最小的，但是在映像平面上，经常会有元件孔或者过孔，如果不注意，就容易造成返回路径要绕道而行，如下图所示：
pcb电路板设计报告
首先打开"Altium Designer Summer 09 "下图为软件初始界面 新建pcb 工程 Clrf+ ^ ■cia cuiBr±.-v wcrinjnr 」CA HB mcdv iKC-rt* til .1 cs*^e*w?st aTAJIwm DetijtHi 1 冲呻 i 朱从存 矶崛艸?■如和*科 !r*^5* yptfe-s >?iJ KXCJS 4I SuPMJftln?rr^i 何 Hills 眄fl ? ** 戶* Ah-ffl BnrniM 4*1 ph g aarili 丄
建好之后在新建原理图编辑 注意:文件名要保持一致（可以通过点击另存为改名，后缀用默认的就可以了，千万别改） 上图为原理图编辑界面 F 图为设计好的电路原理图 Ejt w W ■輕 玄十 决叫?^4?p+ff Kw 叭書A3 Qpe*- Hiqjpct. -MM MH F 4UM￡-H Gpe*^ C^u* K>_R. *吃弾 ■ 迥efvuAc ! Vou ?re hot 9^r#d tn 1* 51J'J!hMR I GR^ Q CKUIKK OebiM* UnfcFit - !>?￥ 1 fiftK ■ E.HLAdrii
PCB设计基础知识印刷电路板(Printedcircui
PCB 设计基础知识 印刷电路板(Printed circuit board, PCB)几乎会出现在每一种电子设备当中。如果在某样设备中有电子零 件，那么它们也都是镶在大小各异的PCB 上。除了固定各种小零件外，PCB 的主要功能是提供上头各项零 件的相互电气连接。随着电子设备越来越复杂，需要的零件越来越多，PCB 上头的线路与零件也越来越密 集了。标准的PCB 长得就像这样。裸板(上头没有零件)也常被称为「印刷线路板Printed Wiring Board (PWB)」。 板子本身的基板是由绝缘隔热、并不易弯曲的材质所制作成。在表面可以看到的细小线路材料是铜箔，原本铜箔是覆盖在整个板子上的，而在制造过程中部份被蚀刻处理掉，留下来的部份就变成网状的细小线路了。这些线路被称作导线(conductor pattern)或称布线，并用来提供PCB上零件的电路连接。 为了将零件固定在PCB上面，我们将它们的接脚直接焊在布线上。在最基本的PCB (单面板)上，零件都 集中在其中一面，导线则都集中在另一面。这么一来我们就需要在板子上打洞，这样接脚才能穿过板子到另一面，所以零件的接脚是焊在另一面上的。因为如此，PCB 的正反面分别被称为零件面( Component Si de)与焊接面(Solder Side)。 如果PCB 上头有某些零件，需要在制作完成后也可以拿掉或装回去，那么该零件安装时会用到插座( Soc ket)。由于插座是直接焊在板子上的，零件可以任意的拆装。下面看到的是ZIF (Zero Insertion Force， 零拨插力式)插座，它可以让零件(这里指的是CPU)可以轻松插进插座，也可以拆下来。插座旁的固定 杆，可以在您插进零件后将其固定。 如果要将两块PCB相互连结，一般我们都会用到俗称「金手指」的边接头( edge connector)。金手指上 包含了许多裸露的铜垫，这些铜垫事实上也是PCB 布线的一部份。通常连接时，我们将其中一片PCB 上的金手指插进另一片PCB上合适的插槽上(一般叫做扩充槽Slot)。在计算机中，像是显示卡，声卡或是 其它类似的界面卡，都是借着金手指来与主机板连接的。 PCB上的绿色或是棕色，是阻焊漆(solder mask)的颜色。这层是绝缘的防护层，可以保护铜线，也可以防止零件被焊到不正确的地方。在阻焊层上另外会印刷上一层丝网印刷面( silk screen)。通常在这上面会 印上文字与符号(大多是白色的)，以标示出各零件在板子上的位置。丝网印刷面也被称作图标面( legen d)。 单面板( Single-Sided Boards) 我们刚刚提到过，在最基本的PCB 上，零件集中在其中一面，导线则集中在另一面上。因为导线只出现在其中一面，所以我们就称这种PCB 叫作单面板( Single-sided) 。因为单面板在设计线路上有许多严格的限制(因为只有一面，布线间不能交叉而必须绕独自的路径)，所以只有早期的电路才使用这类的板子。 双面板( Double-Sided Boards) 这种电路板的两面都有布线。不过要用上两面的导线，必须要在两面间有适当的电路连接才行。这种电路间的「桥梁」叫做导孔(via)。导孔是在PCB上，充满或涂上金属的小洞，它可以与两面的导线相连接。因为双面板的面积比单面板大了一倍，而且因为布线可以互相交错(可以绕到另一面)，它更适合用在比单面板更复杂的电路上。 多层板( Multi-Layer Boards) 为了增加可以布线的面积，多层板用上了更多单或双面的布线板。多层板使用数片双面板，并在每层板间放进一层绝缘层后黏牢(压合)。板子的层数就代表了有几层独立的布线层，通常层数都是偶数，并且包含最外侧的两层。大部分的主机板都是4到8层的结构，不过技术上可以做到近100层的PCB板。大型的 超级计算机大多使用相当多层的主机板，不过因为这类计算机已经可以用许多普通计算机的集群代替，超多层板已经渐渐不被使用了。因为PCB 中的各层都紧密的结合，一般不太容易看出实际数目，不过如果您仔细观察主机板，也许可以看出来。 我们刚刚提到的导孔( via) ，如果应用在双面板上，那么一定都是打穿整个板子。不过在多层板当中，如 果您只想连接其中一些线路，那么导孔可能会浪费一些其它层的线路空间。埋孔( lind vias)技术可以避免这个问题，因为它们只穿透其中几层。盲孔是将几层内部不须穿透整个板子。埋孔则只连接内部的PCB，所以光是从表面是看不出来的。 Buried vias)和盲孔(B PCB 与表面PCB 连接，
PCB设计基础知识
PCB设计基础知识 印刷电路板（Printed circuit board，PCB）几乎会出现在每一种电子设备当中。如果在某样设备中有电子零件，那么它们也都是镶在大小各异的PCB上。除了固定各种小零件外，PCB的主要功能是提供上头各项零件的相互电气连接。随着电子设备越来越复杂，需要的零件越来越多，PCB上头的线路与零件也越来越密集了。标准的PCB长得就像这样。裸板（上头没有零件）也常被称为「印刷线路板Printed Wiring Board （PWB）」。 板子本身的基板是由绝缘隔热、并不易弯曲的材质所制作成。在表面可以看到的细小线路材料是铜箔，原本铜箔是覆盖在整个板子上的，而在制造过程中部份被蚀刻处理掉，留下来的部份就变成网状的细小线路了。这些线路被称作导线（conductor pattern）或称布线，并用来提供PCB上零件的电路连接。 为了将零件固定在PCB上面，我们将它们的接脚直接焊在布线上。在最基本的PCB（单面板）上，零件都集中在其中一面，导线则都集中在另一面。这么一来我们就需要在板子上打洞，这样接脚才能穿过板子到另一面，所以零件的接脚是焊在另一面上的。因为如此，PCB的正反面分别被称为零件面（Component Si de）与焊接面（Solder Side）。 如果PCB上头有某些零件，需要在制作完成后也可以拿掉或装回去，那么该零件安装时会用到插座（Soc ket）。由于插座是直接焊在板子上的，零件可以任意的拆装。下面看到的是ZIF（Zero Insertion Force，零拨插力式）插座，它可以让零件（这里指的是CPU）可以轻松插进插座，也可以拆下来。插座旁的固定杆，可以在您插进零件后将其固定。 如果要将两块PCB相互连结，一般我们都会用到俗称「金手指」的边接头（edge connector）。金手指上包含了许多裸露的铜垫，这些铜垫事实上也是PCB布线的一部份。通常连接时，我们将其中一片PCB上的金手指插进另一片PCB上合适的插槽上（一般叫做扩充槽Slot）。在计算机中，像是显示卡，声卡或是其它类似的界面卡，都是借着金手指来与主机板连接的。 PCB上的绿色或是棕色，是阻焊漆（solder mask）的颜色。这层是绝缘的防护层，可以保护铜线，也可以防止零件被焊到不正确的地方。在阻焊层上另外会印刷上一层丝网印刷面（silk screen）。通常在这上面会印上文字与符号（大多是白色的），以标示出各零件在板子上的位置。丝网印刷面也被称作图标面（legen d）。 单面板（Single-Sided Boards） 我们刚刚提到过，在最基本的PCB上，零件集中在其中一面，导线则集中在另一面上。因为导线只出现在其中一面，所以我们就称这种PCB叫作单面板（Single-sided）。因为单面板在设计线路上有许多严格的限制（因为只有一面，布线间不能交叉而必须绕独自的路径），所以只有早期的电路才使用这类的板子。 双面板（Double-Sided Boards） 这种电路板的两面都有布线。不过要用上两面的导线，必须要在两面间有适当的电路连接才行。这种电路间的「桥梁」叫做导孔（via）。导孔是在PCB上，充满或涂上金属的小洞，它可以与两面的导线相连接。因为双面板的面积比单面板大了一倍，而且因为布线可以互相交错（可以绕到另一面），它更适合用在比单面板更复杂的电路上。 多层板（Multi-Layer Boards） 为了增加可以布线的面积，多层板用上了更多单或双面的布线板。多层板使用数片双面板，并在每层板间放进一层绝缘层后黏牢（压合）。板子的层数就代表了有几层独立的布线层，通常层数都是偶数，并且包含最外侧的两层。大部分的主机板都是4到8层的结构，不过技术上可以做到近100层的PCB板。大型的超级计算机大多使用相当多层的主机板，不过因为这类计算机已经可以用许多普通计算机的集群代替，超多层板已经渐渐不被使用了。因为PCB中的各层都紧密的结合，一般不太容易看出实际数目，不过如果您仔细观察主机板，也许可以看出来。 我们刚刚提到的导孔（via），如果应用在双面板上，那么一定都是打穿整个板子。不过在多层板当中，如
《电路原理图与电路板设计》课程报告额
电路原理图与电路板设计题目：简易单片机开发系统原理图及PCB绘制 姓名：潘正意 学号：2201020104225 专业：应用电子技术 指导老师：徐灵飞 日期：2012年5月12日
1.课程设计的目的 《电路原理图与电路板设计》是一门实践性要求很高的课程，学生通过上机实习和设计环节巩固所学知识。鉴于目前的设备与CAD软件的流通性，本实验课利用Protel 99SE软件为主题，介绍其基础知识、设计流程、设计方法及电子设计的基本技能等问题，并要求学生掌握电子产品开发的基本技术问题。通过实习学生可以独立实现电路原理图和电路板的设计，为今后的学习和工作中的实际应用打下较为坚实的基础。 二、设计内容与要求 2.课程设计的主要内容 用Protel 99 SE软件绘制一个电路图，图有自己决定。先绘制出电路原理图，然后进行电气规则检验，没有错误后，生成网络表，然后根据网络表生成印制电路板图，最后自动布局，手工调整，自动布线，手工调整布线，保存打印。 3、简易单片机开发系统原理图 3.1：原理图设计最基本的要求是正确性，其次是布局合理，最后是在正确性和布局合理的前提下力求完美。 (1)启动原理图设计界面，进入Protel99 SE,创建一个数据库，执行菜单File/New 命令，从框中选择原理图服务器（Schematic Document）图标，双击该图标，建立原理设计文档。双击文档图标，进入原理设计服务器界面; (2)设置原理图设计环境，执行菜单Design/Option和Tool/Preferences，设置图纸大小，捕捉栅格，电器栅格等; (3)创建自己的元件库，先进入Protel 99 SE的原理图编辑器，新建一个元件，绘制SCH元件以及放入元件的管脚，给新建的元件改名，绘制制元件的外形以及放入说明文字并保存好，画原理图的时候,就可以调用这些元件了; (4)装入所需的元件库，在设计管理器中选择Browse区域中的下拉框中选择Library,然后单击ADD/Remove按钮，在弹出的窗口中寻找Protel99 SE子目录，在该目录中选择Library\SCH路径，在元件库列表中选择所需的元件库，单击
PCB课程设计报告
交通职业学院 Protel99se课程设计报告 所属系别信息工程系 专业电子信息工程技术 班级 10大专电子信息工程1班 姓名年中 学号 0140 指导教师诺微 撰写日期 2011年12月28日
摘要 Protel99 SE 是澳大利亚Protel Technology公司推出的一个全32位的电路板设计软件。该软件功能强大，人机界面友好，易学易用，使用该软件的设计者可以容易地设计出电路原理图和画出元件设计电路板图。而且由于其高度的集成性与扩展性，一经推出，立即为广大用户所接受，很快就成为世界PC平台上最流行的电子设计自动化软件，并成为新一代电气原理图工业标准。 Protel99 SE主要有两大部分组成，每一部分个有几个模块，第一部分是电路设计部分，主要有：原理设计系统，包括用于设计原理图的原理图编辑器Sch,用于修改和生成原理图元件的原件编辑器，以及各种报表的生成器Schlib。印刷电路板设计系统，包括用于设计电路板的电路板编辑器PCB以及用于修改，生成元件封装的元件封装编辑器PCBLib。第二部分是电路仿真与可编程逻辑器件设计。 关键词：Protel99 SE,Sch,PCB,封装，布线
1.课程设计的目的 (1)了解Protel 99 SE绘图环境、各个功能模块、界面环境设置方法以及文件管理方法; (2)理解用Protel 99 SE设计电子电路的基本思想; (3)掌握用Protel 99 SE绘制电子电路原理图的基本方法; (4)掌握用Protel 99 SE绘制电子电路PCB板的基本方。 2.课程设计的主要容 用Protel 99 SE软件绘制一个电路图，图有自己决定。先绘制出电路原理图，然后进行电气规则检验，没有错误后，生成网络表，然后根据网络表生成印制电路板图，最后自动布局，手工调整，自动布线，手工调整布线，保存打印。3.课程设计步骤 3.1原理图设计 原理图设计最基本的要正确性，其次是布局合理，最后是在正确性和布局合理的前提下力求完美。 (1)启动原理图设计界面，进入Protel99 SE,创建一个数据库，执行菜单File/New 命令，从框中选择原理图服务器（Schematic Document）图标，双击该图标，建立原理设计文档。双击文档图标，进入原理设计服务器界面; (2)设置原理图设计环境，执行菜单Design/Option和Tool/Preferences，设置图纸大小，捕捉栅格，电器栅格等;
PCB设计报告
PCB设计实验报告 题目：整流开关电源 专业：测控技术与仪器 班级：1221201 姓名：杨生奎 学号：201220120114 组员：游佳明、王盛侃、杨胜奎指导教师:徐哈宁老师
2015年4 月9日 摘要：开关电源是利用现代电力电子技术，控制开关管开通和关断的时间比率，维持稳定输出电压的一种电源，开关电源一般由脉冲宽度调制（PWM）控制IC和MOSFET构成。开关电源和线性电源相比，二者的成本都随着输出功率的增加而增长，但二者增长速率各异。线性电源成本在某一输出功率点上，反而高于开关电源，这一点称为成本反转点。随着电力电子技术的发展和创新，使得开关电源技术也在不断地创新，这一成本反转点日益向低输出电力端移动，这为开关电源提供了广阔的发展空间。开关电源高频化是其发展的方向，高频化使开关电源小型化，并使开关电源进入更广泛的应用领域，特别是在高新技术领域的应用，推动了高新技术产品的小型化、轻便化。另外开关电源的发展与应用在节约能源、节约资源及保护环境方面都具有重要的意义。 1.功能介绍 本实验设计的电源为整流型开关稳压电源，开关稳压电源设计输入220V，输出实现±5V/10A和±15V/2A输出。 2.方案选择 经过网上资料查询，找到由7805稳压的整流电路如图（1）。此电路中输入部分采用变压器变压，然后由电桥整流，再通过7805稳压器稳压输出。而7805的输出电压虽然是5V，但是其输出电流最大只有1A，远远达不到课题要求的2A和10A。
图（1） LM317是可调节3端稳压器，在输出电压为1.2V-37V时，其输出电流可以超过1.5A，输出功率最大可以达到70W。其标准电路如图（2）。
电路原理图及PCB设计规范报告
电路原理图及PCB设计规范探讨 一、原理图绘制规范 1、电阻标号规范：电阻的标号统一采用Rn，R代表的是电阻，n代表的是编号1、 2、3······依照依次增大的原则。滑动电阻标号统一采用RPn，RP代表的是电阻，n代表的是编号1、2、3······依照依次增大的原则。 2、电容标号规范：电容的标号统一采用Cn，C代表的是电容，n代表的是编号1、2、3······依照依次增大的原则。 3、其它元件的标号规范：三极管的标号统一采用Qn，排针和接头都采用JPn，Q代表的是三极管，JP代表的是排针和接头，n代表的是编号1、2、3······依照依次增大的原则。
4、电源标识规范：正负电源统一采用+VCC，—VCC。当有其它的不同电源值的电源的时候，其规范为+或—所加的电源值，如正负电源3.3V分别表示为+3.3V，—3.3V。 5、布局规范：在设计允许的范围内，尽量按照原理图的设计思路，比如方波、三角波、正弦波之间的相互转换。 6、其他规范：在元器件的放置时考虑美观，原理图对称的时候放置元器件也对称，走线也遵循这样的原则，之后生成元器件报表。 7、原理图 二、PCB设计流程 （一）Pcb设计准备 1.与项目主管确认电路原理图设计已经通过评审，且不会有较大更改。 2.确认所有器件封装都已经建立，位于Powerpcb标准器件库或临时器件库。 3.熟悉电路要求：了解电路原理、接口和模块划分；了解电路设计中对PCB 设计有特殊要求的网络和器件,如高速信号、设计关键点、特定封装的器件（如对于安装在印刷电路板上的较大的组件，要加金属附件固定，以提高耐振、耐冲击性能）；对PCB布局设计的特殊要求（如需要尽量放在正面的器件、需要考虑散热的器件等）。 4.了解结构制约：与项目主管、工业设计人员一起协商确定外部接口的要求、 影响内在结构的器件和电路板尺寸的要求。 5.分析和确定PCB的层数、基本布局、层安排、散热考虑、产品EMC/ESD等。（二）Pcb布局设计（前期设计） 1.网表输入：运行“FILE->INPORT”导入。
pcb课程设计实验报告
课程设计实验报告 课题一：负反馈放大器PCB设计 课题二：LED指示灯闪烁电路PCB设计 学校：兰州交通大学 学院：电子与信息工程学院班级：电子1002班 姓名： 学号： 指导老师：汪再兴 2013年6月26日
绪论 Altium Designer是将所有设计工具集成于一身的板级设计系统，电子设计者从最初的项目模块规划到最终形成生产数据都可以按照自己的设计方式实现。Altium Designer运行在优化的设计平台上，并且具备当今所有先进的设计特点，能够处理各种复杂的PCB设计过程。通过设计原理图、PCB绘制编辑、拓扑自动布线、信号完整性分析和设计输出等技术的融合，Altium Designer提供了全面的设计解决方案。 Altium Designer的强大功能大大提高了电路板设计、制作的效率，它的“方便、易学、实用、快速”的特点，以及其友好的Windows 风格界面，使其成为广大电子线路设计者首选的计算机辅助电路板设计软件。 ＰＣＢ：印制电路板，又称印刷电路板，是电子元器件电气连接的提供者，印刷电路板，简称印制板，英文简称PCB，绝缘板为基材，切成一定尺寸，其上至少附有一个导电图形，并布有孔（如元件孔、紧固孔、金属化孔等），用来代替以往装置电子元器件的底盘，并实现电子元器件之间的相互连接。由于这种板是采用电子印刷术制作的，故被称为“印刷电路板”。 一般所说的 PCB版有单面板（Single layer PCB）、双面板（Double Layer PCB）、四层板、多层板等。
课题一：负反馈放大器PCB设计 一．实习目的 （1）熟悉Altium Designer软件的使用方法和操作技巧； （2）了解PCB印刷电路板的设计流程，掌握PCB设计的一般设计方法； （3）锻炼理论与实践相结合的能力； （4）提高实际动手操作能力；学习团队合作，相互学习的方法。 二、设计内容 (1）要求用Alitum 软Designer软件画出电路原理图； (2）按照所画原理图自动生成PCB版图； （3）会建造自己的元件和库。 三．设计原理 Altium.Designer设计原理 （1）首先启动Altium Designer软件； （2）在file中Project点击PCB Project中新建项目文件，并将其设置合适的保存位置； （3）在Project面板的PCB Projec右击并选择Schematic，建立原理图； （4）然后就可以按照原理图绘制原理图了； （5）原理图画好后，检查有无错误； （6）建立PCB板； （7）PCB板建立好后在Project面板的PCB Projec右击并点击
PCB设计基础知识
PＣB设计基础知识 印刷电路板(Priｎted cｉｒcuit ｂoard,PCB)几乎会出现在每一种电子设备当中。如果在某样设备中有电子零件,那么它们也都是镶在大小各异的PCB上。除了固定各种小零件外，PＣB的主要功能是提供上头各项零件的相互电气连接。随着电子设备越来越复杂,需要的零件越来越多,ＰCB上头的线路与零件也越来越密集了。 标准的PＣB长得就像这样。裸板(上头没有零件）也常被称为「印刷线路板Ｐrintｅd Wiriｎｇ?Boarｄ（PWB)」。 板子本身的基板是由绝缘隔热、并不易弯曲的材质所制作成。在表面可以看到的细小线路材料是铜箔,原本铜箔是覆盖在整个板子上的,而在制造过程中部份被蚀刻处理掉,留下来的部份就变成网状的细小线路了。这些线路被称作导线(conducｔor ?patteｒｎ)或称布线,并用来提供PCB上零件的电路连接。 为了将零件固定在PCB上面,我们将它们的接脚直接焊在布线上。在最基本的PCB（单面板）上,零件都集中在其中一面,导线则都集中在另一面。这么一来我们就需要在板子上打洞,这样接脚才能穿过板子到另一面,所以零件的接脚是焊在另一面上的。因为如此，PCＢ的正反面分别被称为零件面（Ｃｏmponent Side）与焊接面(SoldｅｒSide)。 如果ＰCＢ上头有某些零件,需要在制作完成后也可以拿掉或装回去,那么该零件安装时会用到插座（Socｋet）。由于插座是直接焊在板子上的，零件可以任意的拆装。下面看到的是ZＩF(Zeｒo ?Ｉｎsｅｒtion ?Ｆorcｅ,零拨插力式)插座，它可以让零件(这里指的是CPU）可以轻松插进插座，也可以拆下来。插座旁的固定杆，可以在您插进零件后将其固定。
PCB设计基础知识详细解析
PCB设计基础知识详细解析 印制电路板的设计是以电路原理图为根据，实现电路设计者所需要的功能。印刷电路板的设计主要指版图设计，需要考虑外部连接的布局。内部电子元件的优化布局。金属连线和通孔的优化布局。电磁保护。热耗散等各种因素。优秀的版图设计可以节约生产成本，达到良好的电路性能和散热性能。简单的版图设计可以用手工实现，复杂的版图设计需要借助计算机辅助设计（CAD）实现。 在高速设计中，可控阻抗板和线路的特性阻抗是最重要和最普遍的问题之一。首先了解一下传输线的定义：传输线由两个具有一定长度的导体组成，一个导体用来发送信号，另一个用来接收信号（切记“回路”取代“地”的概念）。在一个多层板中，每一条线路都是传输线的组成部分，邻近的参考平面可作为第二条线路或回路。一条线路成为“性能良好”传输线的关键是使它的特性阻抗在整个线路中保持恒定。 线路板成为“可控阻抗板”的关键是使所有线路的特性阻抗满足一个规定值，通常在25欧姆和70欧姆之间。在多层线路板中，传输线性能良好的关键是使它的特性阻抗在整条线路中保持恒定。 但是，究竟什么是特性阻抗？理解特性阻抗最简单的方法是看信号在传输中碰到了什么。当沿着一条具有同样横截面传输线移动时，这类似图1所示的微波传输。假定把1伏特的电压阶梯波加到这条传输线中，如把1伏特的电池连接到传输线的前端（它位于发送线路和回路之间），一旦连接，这个电压波信号沿着该线以光速传播，它的速度通常约为6英寸/纳秒。当然，这个信号确实是发送线路和回路之间的电压差，它可以从发送线路的任何一点和回路的相临点来衡量。图2是该电压信号的传输示意图。 Zen的方法是先“产生信号”，然后沿着这条传输线以6英寸/纳秒的速度传播。第一个0.01纳秒前进了0.06英寸，这时发送线路有多余的正电荷，而回路有多余的负电荷，正是这两种电荷差维持着这两个导体之间的1伏电压差，而这两个导体又组成了一个电容器。
PCB课程设计报告
CAD课程设计报告 课程名称：电子线路CAD 课设题目：心电信号发生器 姓名：张三 学号：00000 指导老师：教授
目录 一课程设计目的及基本要求 (3) 二课程设计内容及步骤 (3) 1 对心电信号发生器原理图进行分析 (3) 2 绘制心电信号发生器原理图 (4) 3 原理图元件制作 (4) 4 原理图电规则检查 (5) 5 生成网络表 (5) 6 创建材料清单 (6) 7 PCB板的手动布局和手动布线 (8) 8 PCB图的优化设计 (9) 9 生成3D效果图 (9) 三心得体会 (10)
四参考文献 (10) 一课程设计目的及基本要求 设计目的：掌握设计软件Protel99se的操作方法，了解心电信号发生器电路原理图的设计方法与步骤，掌握心电信号发生器电路板绘制方法和技巧。 1.要求独立完成电路的设计 2.电路原理图要美观大方 3.电气检查要保证没有错误 4.网络表要确保无误 5.按所给塑料盒手工布局和布线 6.布板时要求仪器安装、操作和使用方便 7.保存电路图 二课程设计内容及步骤 1.对心电信号发生器原理图进行分析 元件较多，如果全部放在一起的话不美观且影响布线，所以将图分为三部分，主电路、天线、按键开关各为一部分。 2.绘制心电信号发生器原理图
1.电路原理图设计： 原理图设计最基本的要求是正确性，其次是布局合理，最后是在正确性和布局合理的前提下力求完美。 (1) 启动原理图设计界面，进入Protel99se创建一个文件库； (2) 设置原理图设计环境，执行菜单Design/Option和Tool/Preferences，设置图纸大小，捕捉栅格，电器栅格等; 3.原理图原件制作：原理图 天线图 键盘图
高速PCB设计新手 入门及进阶教程(上)
https://www.360docs.net/doc/7c14531155.html, 高速PCB设计新手入门及进阶教程（上） 高速PCB设计指南之一----PCB布局，布线，高速设计 第一篇PCB布线 在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前，可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。 自动布线的布通率，依赖于良好的布局，布线规则可以预先设定，包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通，然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。并试着重新再布线，以改进总体效果。 对目前高密度的PCB设计已感觉到贯通孔不太适应了，它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用，还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会，才能得到其中的真谛。 1 电源、地线的处理 既使在整个PCB板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。 对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现只对降低式抑制噪音作以表述： （1）、众所周知的是在电源、地线之间加上去耦电容。 （2）、尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm 对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用) （3）、用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。 2 数字电路与模拟电路的共地处理 现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。 数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，
PCB设计实验报告
Protel 99SE原理图与PCB设计的实验报告摘要： Protel 99SE是一种基于Windows环境下的电路板设计软件。该软件功能强大，提供了原理图设计、电路混合信号仿真、PCB图设计、信号完整性分析等电子线路设计需要用的方法和工具，具有人机界面友好、管理文件灵活、易学易用等优点，因此，无论是进行社会生产，还是科研学习，都是人们首选的电路板设计工具。 我们在为期两个星期的课程设计中只是初步通过学习和使用Protel 99SE软件对一些单片机系统进行原理图设计绘制和电路板的印制（ PCB），来达到熟悉和掌握Protel 99SE软件相关操作的学习目的。 在该课程设计报告中我主要阐述了关于原理图绘制过程的步骤说明、自制原器件的绘制和封装的添加以及根据原理图设计PCB图并进行了PCB图的覆铜处理几个方面。 关键字：Protel 99SE原理图封装PCB板 正文 一、课程设计的目的 通过本课程的实习，使学生掌握设计电路原理图、制作电路原理图元器件库、电气法则测试、管理设计文件、制作各种符合国家标准的印制电路板、制作印制板封装库的方法和实际应用技巧。主要包括以下内容：原理图（SCH）设计系统；原理图元件库编辑；印制电路板（PCB）设计系统；印制电路板元件库编辑。 二、课程设计的内容和要求 原理图（SCH）设计系统 （1）原理图的设计步骤； （2）绘制电路原理图； （3）文件管理； （4）生成网络表文件； （5）层次原理图的设计。 基本要求：掌握原理图的设计步骤，会绘制电路原理图，利用原理图生产网络表，以达到检查原理图的正确性的目的；熟悉文件管理的方法和层次原理图的设计方法。 原理图元件库编辑 （1）原理图元件库编辑器； （2）原理图元件库绘图工具和命令； （3）制作自己的元件库。 基本要求：熟悉原理图元件库的编辑环境，熟练使用元件库的常用工具和命令，会制自己的元件库。 印制电路板（PCB）设计系统 （1）印制电路板（PCB）的布线流程； （2）设置电路板工作层面和工作参数； （3）元件布局； （4）手动布线与自动布线； （5）电路板信息报表生成。
电路板设计报告要求
封面: ***电路板设计报告 **姓名，年级专业，日期等 主要内容： 1．电路原理图(原理图的截图) 工作频率：40HZ～20KHZ 额定输出功率：（P>1W 8Ω、1KHZ） 主要用途：对输入的交流信号就行功率放大 电路性质：纯模拟电路 工作原理：利用运放NE555构成同向比例放大电路对输入信号的电压进行放大；运放的输出信号经过经过两级互补功率放大器；T1和T2、T3和T4组成互补对称功率输出级。功率管T1为NPN，功率管T2为PNP，它们参数相等，互为对偶关系，均采用发射极输出模式，放大输入信号的电流。两个二极管VD2和VD3给T1和T2一定的正偏压，使两个三极管在静态时处于微导通状态，以克服交
越失真。当运放的输出信号大于0时，T1管导通，T2管截止。T1管以射极输出方式将正半周期的信号传递给下一级，此时正电源+12供电；当运放的输出信号小于0时，T1管截止，T2管以射极输出方式将正半周期的信号传递给下一级，此时负电源-12供电。这样，T1和T2管以互补的方式交替工作，正、负电源交替供电。T3、T4管的工作原理原理与T2、T1工作原理相同，进一步对输入信号的电流进行了放大。 关键操作步骤：1.从元件库找到设计电路需要的元件并放置；当原理图库没有所需要的原件时，可以自己画一个所需的元件2.元件布局和连线3.放置标志性文字对电路进行标注和说明4.电气规则、线路、标识的调整与修改。 2.电路仿真(仿真图形和数据的截图) 仿真软件：Multisim
静态工作点：不加入输入信号，将运放输入端接地测量各个三极管极间的电压。 Q1Q2Q3Q4 U BQ(mV)719-61827.817.3 U EQ(mV)27.817.322.522.5 U CQ(V)12.0-12.012.0-12.0 U BEQ(V)0.691-0.6350.627-0.622 U CEQ(V)11.972-12.07111.978-12.022 仿真分析方法： 1.波特图：输入信号的频率为10KHZ，幅值为1V时的波特图。由波特图看，可以观察出此功率放大电路的工作频率范围。当波特图的幅值下降3DB时，所对应的输入信号的频率就是该功率放大电路稳定工作的频率。 2.参数扫描： 参数扫描分析用来研究电路中某个元件的参数在一定范围内变化时对电路性能的影响。