计算机组成原理复习重点

1、翻译程序有两种：一种是编译程序，另一种是解释程序。

2、计算机体系结构是指那些能够被程序员所看到的计算机系统的属性，即概念性的结构与功能特性。计算机系统的属性通常是指用机器语言编程的程序员所看到的传统机器的属性，包括指令集、数据类型、存储器寻址技术、I/O机理等。

3、计算机组成是指如何实现计算机体系结构所体现的属性，它包含了许多对程序员来说是透明的硬件细节。

4、计算机的硬件框图：①、运算器用来完成算术运算和逻辑运算，并将运算的中间结果暂存在运算器内。②、存储器用来存放数据和程序。

③、控制器用来控制、指挥程序和数据的输入、运行以及处理运算结果。④、输入设备用来将人们熟悉的信息形式转换为机器能识别的信息形式，常见的有键盘、鼠标等。⑤、输出设备可将机器运算结果转换为人们熟悉的信息形式，如打印机输出、显示器输出等。

5、运算速度：采用单位时间内执行指令的平均条数来衡量，并用MIPS（百万条指令每秒）作为计量单位。还可以用CPI即执行一条指令所需的时钟周期（机器主频的倒数）数，或用FLOPS（浮点运算次数每秒）来衡量运算速度。

6、冯诺依曼计算机特点：计算机由五大部件组成；指令和数据以同等地位存于存储器，可按地址寻访；指令和数据用二进制表示；指令由操作码和地址码组成；存储程序；以运算器为中心。

7、人工智能：模式识别、语音识别、专家系统、机器人制作方面。

8、网络技术的应用：电子商务、网络教育、敏捷制造。

9、系统总线按系统总线传输信息的不同，可分为三类：①、数据总线：用来传输各功能部件之间的数据信息，它是双向传输总线，其位数机器字长、存储字长有关，一般为8位、16位或32位。②、地址总线：主要用来指出数据总线上的源数据或目的数据在主存单元的地址或I\O 设备的地址。③、控制总线：用来发出各种控制信号的传输线，通常对任一控制线而言，它的传输是单向的。

10、总线性能指标：①、总线宽度：通常指数据总线的根数，用

bit（位）表示，如8位、16位、32位、64位（即8根、16根、32根、64根）。②、总线带宽：可理解为总线的数据传输速率，即单位时间内总线上传输数据的位数，通常用每秒传输信息的字节数来衡量，单位可用MBps（兆字节每秒）表示。④、总线复用：一条信号线上分时传送两种信号。

11、总线判优控制可分集中式和分布式两种，前者控制逻辑集中在一处，后者将控制逻辑分散在与总线连接的各个部件和设备上。常见的集中控制优先权仲裁方式：链式查询、计数器定时查询、独立请求方式。

12、存储器按存取方式分类：随机存储器RAM、只读存储器

ROM（MROM掩模型只读存储器、PROM可编程只读存储器、EPROM 可擦除可编程只读存储器、EEPROM用电可擦除可编程只读存储器、Flash Memory闪速存储器）、串行访问存储器。

13、存储器速度、容量和位价（每位价格）的关系：金字塔模式，从上到下为：寄存器、缓存、主存、磁盘、磁带。

14、主存的存储速度是由存取时间和存取周期来表示的：①、存取时间又称为存储器的访问时间，是指启动一次存储器操作（读\写）到完成该操作所需的全部时间，分读出时间和写入时间两种。②、存取周期是指存储器进行连续两次独立的存储器操作（如连续两次读操作）所需的最小间隔时间，通常存取周期大于存取时间。

15、动态RAM的刷新：刷新过程实质上是将原存信息读出，再由刷新放大器形成原信息并重新写入的再生过程。通常有三种方式的刷新：①、集中刷新：在规定的一个刷新周期内，对全部的存储单元集中一段时间逐行进行刷新，此刻必须停止读\写操作。②、分散刷新：指对每行存储单元的刷新分散到每个存取周期内完成。③、异步刷新：是前两种方式的结合，它既可缩短“死时间”又充分利用最大刷新间隔为2ms的特点。

16、存储容量的扩展（必须将若干存储芯片连在一起才能组成足够容量的存储器）：①、位扩展：是指增加存储字长。②、字扩展：是指增加存储器的数量。③、字、位扩展：是指既增加存储字的数量，又增加存储字长。

17、汉明码的组成：在计算机运行过程中，由于种种原因致使数据在存储过程中可能出现差错。为了能及时发现错误并及时纠正错误，通常可将原数据配成汉明编码。

18、Cache的容量与块长是影响Cache效率的重要因素，通常用“命中率”来衡量Cache效率。命中率是指CPU要访问的信息已在Cache内的比率。

19、Cache的基本结构：①、Cache存储体：Cache存储体以块为单位与主存交换信息，为加速Cache与主存之间的调动，主存大多采用多体结构，且Cache访存的优先级最高。②、地址映射交换机构：是将CPU送来的主存地址转换为Cache地址。由于主存和Cache的块大小相同，块内地址都是相对于块的起始地址的偏移量（即低位地址相同），因此主存的块号（高位地址）与Cache块号间的转换。③、替换机构：当Cache内容已满，无法接受来自主存块的信息时，就有Cache内的替换机构按一定的替换算法来确定应从Cache内移出哪个块返回主存，而把新的主存块调入Cache。④、Cache的读写操作。

20、地址映射方式（由主存地址映射到Cache地址称为地址映射）：有直接映射（固定的映射关系）、全相联映射（灵活性大的映射关系）、组相联映射（上述两种映射的折中）。

21、替换策略（算法）：先进先出（FIFO）算法、近期最少使用（LRU）算法、随机法。

22、磁表面存储器的技术指标——记录密度：是指单位长度内所存储的二进制信息量。磁盘存储器用道密度（磁盘沿半径方向单位长度的磁道数，tpi道每英寸、tpm道每毫米）和位密度（单位长度磁道能记录二进制信息的位数，bpi位每英寸、bpm位每毫米）表示，磁带存储器则用位密度表示。

23、磁表面存储器的记录方式：①、归零制：归零制记录“1”时，通以正向脉冲电流，记录“0”时，通过反向脉冲电流。由于两位信息之间驱动电流归零，故称为归零制记录方式。②、不归零制；不归零制记录信息时，磁头线圈始终有驱动电流，不是正向，便是反向，不存在无电流状态。写电流才改变反向，故称为“见1就翻”的不归零制。③、调相制：又称相位编码（PE）其特点是记录“1”或“0”的相位相反。④、调频制：它的记录规则是：以驱动电流变化的频率不同来区别记录“1”还

是“0”。

24、自同步能力是指从单个磁道读出的脉冲序列中所提取同步时钟脉冲的难易程度。从磁表面存储器的读出可知，为了将数据信息分离出来，必须有时间基准信号，称为同步信号。

25、I\O设备编址方式：①、统一编址：就是将I\O地址看做是存储器地址的一部分。②、不统一编址：就是是I\O地址和存储器地址是分开的，所有对I\O设备的访问必须有专用的I\O指令。

26、I\O设备与主机信息传送的控制方式：①、程序查询方式：是由CPU通过程序不断查询I\O设备是否已做好准备，从而控制I\O设备与主机交换信息。②、程序中断方式：这种方式使原程序中断了运行，故称为程序中断方式。

27、I\O接口的功能和组成：选址功能、传送命令的功能、传送数据的功能、反映I\O设备工作状态的功能。

28、单重中断与多重中断在中断服务程序上有区别，单重是保护现场、设备服务、恢复现场、开中断和中断返回。多重是保护现场、开中断、设备服务、恢复现场和中断返回。

29、与程序中断方式相比，DMA方式有如下特点：①、从数据传送看，程序中断方式靠程序传送，DMA方式靠硬件传送。②、从CPU响应时间看程序中断方式是在一条指令执行结束时响应，而DMA方式可在指令周期结束时响应。③、程序中断方式有处理异常事件的能力，

DMA方式没有这种能力，主要用于大批数据的传送，如硬盘存取、图像处理、高速数据采集系统等，可提高数据吞吐量。④、程序中断方式需要中断现行程序，故需保护现场；DMA方式不中断现行程序，无需保护现场。⑤、DMA的优先级比程序中断的优先级高。

30、当浮点数阶码大于最大阶码时，称为上溢，此时机器停止运算，进行中断溢出处理；当浮点数阶码小于最小阶码时，称为下溢，此时溢出的数绝对值最小，通常将尾数各位强置为零，按机器零处理，此时机器可以继续运行。

31、溢出判断：①、用一位符号位判断溢出：不论作加法还是减法，只要实际参加操作的两个数（减法时即为被减数和“求补”以后的减数）符号相同，结果又与原操作数的符号不同，即为溢出。②、用两位符号位判断溢出：当2位符号位不同时，表示溢出，否则，无溢出。不论是否发生溢出，高位（第1位）符号位永远代表真正的符号。

32、浮点加减运算步骤：①、对阶：目的是使两数的小数点位置对齐，即使两数的阶码相等。为此，首先要求出阶差，再按小阶向大阶看齐的原则，使阶小的尾数向右移位，每右移一位，阶码加1，直到两数的阶码相等为止。右移次数正好等于阶差，尾数右移时可能会发生数码丢失，影响精度。②、尾数求和：将对阶后的两尾数按定点加减运算规则求和（差）。③、规格化：为增加有效数字的位数，提高运算精度，必须将求和（差）后的尾数规格化（分为左规和右规）。④、舍入：为提高精度，要考虑右移时丢失的数位值（常用有“0舍1入”法，“恒置

1”法）。⑤、溢出判断：即为判断结果是否溢出。

33、指令的一般格式：①、操作码：是用来指明该指令所要完成的操作，如加法、减法、传送、移位、转移等，通常，其位数反映了机器的操作种类，也即机器允许的指令条数。②、地址码：用来指出该指令的源操作数的地址（一个或两个）、结果的地址以及下一条的指令的地址。

34、寻址方式：①、指令寻址分为顺序寻址和跳跃寻址两种。②、数据寻址：立即寻址（特点是操作数本身设在指令字内，即形式地址A不是操作数的地址，而是操作数本身，又称之为立即数）、直接寻址（特点是，指令字中的形式地址A就是操作数的真实地址EA）、寄存器寻址（在寄存器寻址的指令字中，地址码字段直接指出了寄存器的编号，即EA=R i）、寄存器间接寻址（R i中的内容不是操作数，而是操作数所在主存单元的地址号，即有效地址EA=（R i））。

35、RISC的主要特点：①、选取使用频度较高的一些简单指令以及一些很有用但又不复杂的指令，让复杂指令的功能有频度高的简单指令的组合实现。②、指令长度固定，指令格式种类少，寻址方式种类少。

③、只有取数/存数指令访问存储器，其余指令的操作都在寄存器内完成。④、CPU中有多个通用寄存器。⑤、采用流水线技术，大部分指令在一个时间周期内完成，采用超标量和流水线技术，可使每条指令的平均执行时间小于一个时钟周期。⑥、控制器采用组合逻辑控制，不用微程序控制。⑦、采用优化的编译程序。

36、控制单元（CU）是提供完成计算机全部指令操作的微操作命令序列部件。现代计算机中微操作命令序列的形成方法有两种：一种组合逻辑设计方法，为硬连线逻辑；另一种是微程序设计方法，为存储逻辑。

37、CPU每取出并执行一条指令所需的时间称为指令周期，也即CPU完成一条指令的时间。指令周期数据流：取指周期的数据流

（⑥PC①MAR②③CU⑥④MDR⑤IR）、间址周期的数据流

（①MAR②③CU④MDR①）、中断周期的数据流

（⑥PC④①MAR②③CU①⑥④MDR

⑤）。

38、并行性体现在不同的等级上。通常可分为4个等级：作业级或程序级、任务级或进程级、指令之间级和指令内部级。前两级为粗粒度，又称为过程级；后两级为细粒度，又称为指令集。粗粒度并行性一般用算法实现，细粒度并行性一般用硬件实现。从计算机体系上看，粗粒度并行性是在多个处理机上分别运行多个进程，由多台处理机合作完成一个程序；细粒度并行性是在处理机上的操作级和指令级得并行性，其中指令的流水作业就是一项重要技术。

39、流水过程中会出现三种相关：①、结构相关：是当指令在重叠执行的过程中，不同指令争用同一功能部件产生资源冲突产生的，故又有称资源相关之称。②、数据相关：是流水线中的各条指令因重叠操作，可能改变对操作数的读写访问顺序，从而导致了数据相关冲突。③、控制相关：主要是由转移指令引起的。

40、吞吐率：在指令级流水线中，吞吐率是指单位时间内流水线所完成指令或输出结果的数量，有最大吞吐率和实际吞吐率之分。最大吞吐率是指流水线在连续流动达到稳定状态后所获得的吞吐率。实际吞吐率是指流水线完成n条指令的实际吞吐率。

41、流水线中的多发技术：①、超标量技术：是指在每个时钟周期内可同时并发多条独立指令，即以并行操作方式将两条或两条以上指令编译并执行。②、超流水线技术：是将一些流水线寄存器插入到流水线段中，好比将流水线再分段。③、超长指令字技术：跟超标量技术类似。

42、中断源（能引起中断的各个因素）可分为：不可屏蔽中断（这类中断CPU不能禁止响应，如电源掉电）、可屏蔽中断（若未屏蔽则CPU能响应，若已屏蔽则CPU不能响应）。

43、中断判优可用硬件实现也可用软件实现，分为硬件排队、软件排队。

44、中断服务程序入口地址的寻找方法：①、硬件向量法：就是利用硬件产生向量地址，再由向量地址找到中断服务程序的入口地址。②、软件查询法：用软件寻址中断服务程序入口地址烦的方法称为软件查询法。

45、中断响应：条件：当EINT=1，且有中断请求（即中断请求标记触发器INTR=1)时，CPU可以响应中断。时间：与响应I/O中断一样，CPU 总是在指令执行周期结束后，响应任何中断源的请求。

46、取值周期中的操作：①、现行指令的地址送至存储器地址寄存器，记作PC→MAR。②、向主存发送读命令,启动主存作读操作,记作1→R。

③、将MAR（通过地址总线）所指的主存单元中的内容(指令)经数据总线读至MDR内,记作M(MAR)→MDR。④、将MDR的内容送至IR，记作MDR→IR。⑤、指令的操作码送至CU译码，记作OP（IR)→CU。⑥、形成下一条指令的地址，记作（PC）+1→PC。

47、间址周期完成取操作数有效地址的任务，具体操作如下：①、将指令的地址码部分（形式地址）送至存储器地址寄存器，记作Ad（IR）→MAR。②、向主存发送读命令，启动主存作读操作，记作1→R。③、将MAR（通过地址总线）所指的主存单元中的内容（有效地址）经数据总线读至MDR内，记作M（MAR)→MDR。④、将有效地址送至指令寄存器的地址字段，记作MDR→Ad（IR）。

48、假设程序断点存至主存的0地址单元，且采用硬件向量法寻找入口地址，则在中断周期完成如下操作：①、将特定地址“0”送至存储器地址寄存器，记作0→MAR。②、向主存发送写命令，启动存储器作写操作，记作1→W。③、将PC的内容（程序断点)送至MDR，记作

PC→MDR。④、将MDR的内容（程序断点）通过数据总线写入到MAR（通过地址总线）所指示的主存单元（0地址单元）中，记作MDR→M(MAR)。⑤、将向量地址形成的部件的输出送至PC,记作向量地址→PC，为下一条指令的取指周期作准备。⑥、关中断，将允许中断触发器清零，记作0→EINT。

49、多级时序系统：①、机器周期：机器周期可看作是所有指令执行过程中的一个基准时间，机器周期取决于指令的功能及器件速度。②、时钟周期（节拍、状态）：在一个机器周期里可完成若干个微操作，每个微操作都需要一定的时间，可时钟信号来控制产生每一条微操作命令。

③、多级时序系统：一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期（节拍），每个指令周期内的机器周期数可以不等，每个机器周期内的节拍数也可以不等。

50、控制方式：①、同步控制方式：是指，任何一条指令或指令中任何一个微操作的执行都是事先确定的，并且都是受统一基准时标的时序信号所控制的方式。分：采用定长的机器周数、采用不定长的机器周数、采用中央控制和局部控制向结合的方法。②、异步控制方式：不存在基准时标信号，没有固定的周期节拍和严格的时钟同步，执行每条指令和每个操作需要多少时间就占用多少时间。③、联合控制方式：同步控制和异步控制相结合就是联合控制方式。④、人工控制方式：人工控制是为了调机和软件开发的需要，在机器面板或内部设置一些开关或按键，来达到人工控制的目的，分：Reset（复位）键、连续或单条执行转换开关、符合停机关机。

51、组合逻辑设计步骤：列出微操作命令的时间表、写出微操作命令的最简逻辑表达式、画出微操作命令的逻辑图。

52、微指令的编码方式又称微指令的控制方式，它是指如何对微指令的控制字段进行编码，以形成控制信号，只要有以下几种：直接编码（直接控制）方式（在微指令的操作控制字段中，每一位代表一个微操作命令）、字段直接编码方式（就是将微指令的操作控制字段分成若干段，将一组互斥的微操作命令放在一个字段内，通过对这个字段译码，便可对应每一个微命令）、字段间接编码方式（一个字段的某些微命令还需由另一个字段中的某些微命令来解释）、混合编码（把直接编码和字段编码混合使用）。

53、微指令格式：水平型微指令（特点是一次背定义并执行多个并行操作的微命令）、垂直型微指令（特点是采用类似机器指令操作码的方式，在微指令字中，设置微操作码字段，由微操作码规定微指令的功能）。两种微指令格式的比较：①、水平型微指令比垂直型微指令并行操作能力强、效率高、灵活性强。②、水平型微指令执行一条机器指令所需的微指令数目少，因此速度比垂直型微指令的速度快。③、水平型微指令用较短的微程序结构换取较长的微指令结构，垂直型微指令正相反，它是较长的微程序结构换取较短的微指令结构。④、水平型微指令与机器指令差别较大，垂直型微指令与机器指令相似。

1、P67：3.15、3.16。

2、P111：计算访问效率e、例题4.7。

3、P124：道密度D t与微密度D b公式。

4、P151、153：4.1

5、4.19、4.42。

5、P19

6、19

7、199：图5.38的画法，例5.2按优先级布线，图5.42的画法。

6、P220、222、224、226：原码的定义公式，补码的定义公式，反码的定义公式，移码的表示。

7、P271：浮点加减运算，例6.29。

8、P290、292：6.5、6.26、6.28。

9、P353：实际吞吐率T p的计算公式。

10、P369、371、372：例8.2注意新屏蔽字，8.24、8.25、8.26。

11、P393：9.5、9.8。

12、P415：微程序设计举例。