组合逻辑电路分析练习题及答案.

《组合逻辑电路分析》练习题及答案

[4.1] 分析图P4.1电路的逻辑功能，写出Y 1、、Y 2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。

图P4.1

[解]

AC AB Y BC AC AB C B A ABC Y ++=+++++=21)(

真值表： A B C Y 1 Y 2 000 0 0 00 1 1 0 010 1 0 01 1 0 1 100 1 0 10 1 0 1 1

0 0 1

11 1 1 1

由真值表可知：电路构成全加器，输入A 、B 、C 为加数、被加数和低位的进位，Y 1为“和”，Y 2为“进位”。

[4.2] 图P4.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y 1～Y 4的逻辑式，列出真值表。

图P4.2

[解]

（1）COMP=1、Z=0时，TG 1、TG 3、TG 5导通，TG 2、TG 4、TG 6关断。

3232211 , ,A A Y A Y A Y ⊕===， 4324A A A Y ++=

（2）COMP=0、Z=0时，

Y 1=A 1， Y 2=A 2， Y 3=A 3， Y 4=A 4。

COMP=1、Z=0时的真值表

COMP=0、Z=0的真值表从略。

[题4.3] 用与非门设计四变量的多数表决电路。当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，输入为其他状态时输出为0。

[解] 题4.3的真值表如表A4.3所示，逻辑图如图A4.3所示。

表A4.3

ABCD D ABC D C AB CD B A BCD A Y ++++= BCD ACD ABC ABC +++=

十进制数 A 4A 3A 2A 1 Y 4Y 3Y 2 Y 1 十进制数 A 4 A 3 A 2 A 1 Y 4 Y 3 Y 2 Y 1 0 0 0 0 0 100 1 8 1000 000 1 1 000 1 1000 9 100 1 0000 2 0010 011 1 伪码 1010 011 1 3 001 1 0110 101 1 0110 4 0100 010 1 1100 010 1 5 010 1 0100 110 1 0100 6 0110 001 1 1110 001 1 7 011 1 0010 111 1 0010 A B C D Y A B C D Y 0 0 0 0 0 1000 0 000 1 0 100 1 0 0010 0 1010 0 001 1 0 101 1 1 0100 0 1100 0 010 1 0 110 1 1 0110 0 1110 1

011 1 1 111 1 1

B C D A C D A B D A B C

???=

图A4.3

[4.4] 有一水箱由大、小两台泵M L 和M S 供水，如图P4.4所示。水箱中设置了3个

水位检测元件A 、B 、C 。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。

图P4.4

[解] 题4.4的真值表如表A4.4所示。

表A4.4 A B C M S M L

000 0 0 00 1 1 0 010 × × 01 1 0 1 100 × × 10 1 × × 110 × × 1

1 1 1

真值表中的C B A 、C B A 、C B A 、C AB 为约束项，利用卡诺图图A4.4(a)化简后得

到：

图A4.4

C B A M S +=， B M L =（M S 、M L

的1状态表示工作，0状态表示停止）。

逻辑图如图A4.4(b)。

[4.5] 设计一个代码转换电路，输入为4位二进制代码，输出为4位循环码。可以采用各种逻辑功能的门电路来实现。

[解] 题4.5的真值表如表A4.5所示。

表A4.5

二进制代码循环码二进制代码循环码 A 3 A 2 A 1 A 0 Y 3 Y 2 Y 1 Y 0 A 3 A 2 A 1 A 0 Y 3 Y 2 Y 1 Y 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0 1 0 1 0 1 1 1 1 1 0 0 1 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 0 1 0 1 1 1 1 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 1 1 1 0 1 0 0 1 0

由真值表得到 33A Y =， 232A A Y ⊕=， 121A A Y ⊕=， 010A A Y ⊕= 逻辑图如图A4.5所示。

图A4.5

[4.6] 试画出用4片8线-3线优先编码器74LS148组成32线-5线优先编码器的逻辑图。74LS148的逻辑图见图P4.6。允许附加必要的门电路。

图P4.6

[解] 以310~I I 表示32个低电平有效的编码输入信号，以D 4D 3D 2D 1D 0表示输出编码，可列出D 4、D 3与Y EX4Y EX3Y EX2Y EX1关系的真值表。如表A4.6所示。

表A4.6

工作的芯片号 Y EX4 Y EX3 Y EX2 Y EX1

D 4 D 3 （4）

1 0 0 0 1 1 （3） 0 1 0 0 1 0 （2） 0 0 1 0 0 1 （1）

从真值表得到

34344EX EX EX EX Y Y Y Y D ?=+=

24243EX EX EX EX Y Y Y Y D ?=+=

逻辑电路图略。

[4.7] 某医院有一、二、三、四号病室4间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。现要求当一号病室的铵钮按下时，无论其他病室内的按钮是否按下，只有一号灯亮。当一号病室的按钮没有按下，而二号病室的按钮按下时，无论三、四号病室的按钮是否按下，只有二号灯亮。当一、二号病室的按钮都未按下而三号病室的按钮按下时，无论四号病室的铵钮是否按下，只有三号灯亮。只有在一、二、三号病室的按钮均未按下，而四号病室的按钮按下时，四号灯才亮。试分别用门电路和优先编码器74LS148及门电路设计满足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。74LS148的逻辑图如图P4.7所示，其功能表如表

P4.7所示。

表 P4.7 74LS148的功能表

图P4.7

[解]

设一、二、三、四号病室分别为输入变量A 、B 、C 、D ，当其值为1时，表示呼叫按钮按下，为0时表示没有按呼叫铵钮；设一、二、三、四号病室呼叫指示灯分别为L 1、L 2、L 3、L 4，其值为1指示灯亮，否则灯不亮，列出真值表，如表A4.7示。

表A4.7

图A4.7（a ）

则 L 1=A ，L 2=B A ?，L 3=C B A ??，L 4=D C B A ???

由上式可得出用门电路实现题目要求的电路如图A4.7(a)所示。将该真值表与表P4.7对照可知，在74LS148中 47~I I 应接1，3I 接A ，2I 接B ，1I 接C ，0I 接D 。 L 1=S Y Y Y 01， L 2=S Y Y Y 01， L 3=S Y Y Y 01， L 4=S Y Y Y 01 所以，用74LS148实现的电路如图A4.7(b)所示。

输入输出

S 76543210I I I I I I I I 012Y Y Y EX Y s Y 1 0 0 0 0 0 0 0 0 0

×××××××× 1 1 1 1 1 1 1 1 ××××××× 0 ×××××× 0 1 ××××× 0 1 1 ×××× 0 1 1 1 ××× 0 1 1 1 1 ×× 0 1 1 1 1 1 × 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1

1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

1 1 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0

A B C D L 1L 2L 3L 4 1××× 1000 01×× 0100 001× 0010 000 1 000 1 0

000 0

图A4.7（b ）

[4.8] 写出图P4.8中Z 1、Z 2、Z 3的逻辑函数式，并化简为最简的与-或表达式。74LS42为拒伪的二-十进制译码器。当输入信号A 3A 2A 1A 0为0000～1001这10种状态时，输出端从

90Y Y 到依次给出低电平，当输入信号为伪码时，输出全为1。

图P4.8

[解]

NOP M P O N M P O N M Y Y Y Z ++==7411

P O N M P O N M P O N M Y Y Y Z ++==8522

P O N M P O N M P O N M Y Y Y Z ++==9633

利用伪码用卡诺图化简，得：

NOP P O N P O N M Z +++=1

P M P O N P O N Z ++=2

MP P NO OP N Z ++=3

约束条件： 0=+MO MN

[4.9] 画出用两片4线-16线译码器74LS154组成5线-32线译码的接线图。图P4.9是74LS154的逻辑框图，图中B A S S 、是两个控制端（亦称片选端）译码器工作时应使

B A S S 、同时为低电平，输入信号A 3、A 2、A 1、A 0为0000～1111这16种状态时，输出端

从150Y Y 到依次给出低电平输出信号。

图P4.9

[解] 电路如图A4.9

所示。当A 4=0时，片（1）工作，150Y Y ???对应输出低电平；当A 4=1时，片（2）工作，3116Y Y ???对应输出低电平。

图A4.9

[4.10] 试画出用３线-８线译码器74LS138和门电路产生多输出逻辑函数的逻辑图（74LS138逻辑图如图P4.10所示，功能表如表P4.10所示）。

???

??+=++==C

AB C B Y BC C B A C B A Y AC

Y 321

图P4.10

表P4.10 74LS138 功能表

输入

输出

允许选择

32S S + A 2

A 1 A 0 0Y

× 1 × × × 1 1 1 1 1 1 1 1 0 × × × × 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1

1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1

[解] 令A=A 2，B=A 1 ,C=A O 。将Y 1Y 2Y 3写成最小项之和形式，并变换成与非-与非形

式。

∑===751Y Y )7 5i (mi Y

74312Y Y Y Y )7,4,3,1j (mj Y ===∑ ∑===6403Y Y Y 0,4,6)mk(k Y

用外加与非门实现之，如图A4.10所示。

图A4.10

[4.11] 画出用4线-16线译码器74LS154（参见题4.9）和门电路产生如下多输出逻辑函数的逻辑图。

D C B A D C B A D C B A D C B A Y 1+++= D ABC D C AB CD B A BCD A Y +++=2 B A Y =3

[解]

842184211Y Y Y Y m m m m Y =+++= 141311714131172Y Y Y Y m m m m Y =+++=

765476543Y Y Y Y m m m m Y =+++=

电路图如图A4.11所示。

图A4.11

[4.12] 用3线-8线译码器74LS138和门电路设计1位二进制全减器电路。输入为被减数、减数和来自低位的借位；输出为两数之差及向高位的借位信号。

[解] 设a i 为被减数，b i 为减数，c i-1为来自低位的借位，

首先列出全减器真值表，然后将Di ，Ci 表达式写成非-与非形式。最后外加与非门实现之。由全减器真值表知：

1111----+++=i i i i i i i i i i i i i c b a c b a c b a c b a D

7421m m m m +++=7421m m m m =7421Y Y Y Y =

全减器真值表

同理可知 7321Y Y Y Y Ci =

令a i =A 2，b i =A 1，c i-1=A 0。电路如图A4.12所示。

图A4.12

[4.13] 试分析图P4.13 电路当中A 、B 、C 、D 单独一个改变状态时是否存在竞争-冒险现象？如果存在竞争-冒险现象，那么都发生在其他变量为何种取值的情况下？

图P4.13

[解] 写出Y 的逻辑表达式：

D C C B D B A CD A D C C B D B A CD A Y +++=?=

根据“只要输出端的逻辑函数在一定条件下能化简成A A +或A A ，则必然会出现竞争冒险现象”的方法可知：

当B=0，C=D=1，A 发生变化时；当A=0，B=D=1，C 发生变化时；当A=D=1，C=0，B 发生变化时；当A=0，B=X ，C=1，D 发生变化时；当B=1，D=0，A=X ，C 发生变化时；当A=1，B=0，C=1，D 发生变化时；

电路均会产生竞争冒险现象。

[4.14] 分析图P4.14电路，写出输出Z 的逻辑函数式，并化简。CC4512为8选1数据选择器，它的逻辑功能表如表P4.14所示。

表P4.14 CC4512的功能表

图P4.14

[解] 7711m D m D m D Z O O ++=

A C

B D A B D

C A B DC A B C A B C

D A B C D +++++=

=A B D A B C B D ++

[4.15] 图P4.15是用两个4选1数据选择器组成的逻辑电路，试写出输出Z 与输入M 、

N 、P 、Q 之间的逻辑函数。已知数据选择器的逻辑函数式为

[]

S A A D A A D A A D A A D Y ?+++=013012011010

图P4.15

[解] ()()

PQ N Q P N P MQ N Q M N P NMQ Q M N Z +=+++=

[4.16] 试用4选1数据选择器74LS153产生逻辑函数BC C A C B A Y ++= [解] 4选1数据选择器表达式为： 301201101010D A A D A A D A A D A A Y +++=

而所需的函数为

ABC BC A C B A C B A C B A BC C A C B A Y ++++=++=

C AB C AB B A C B A ?+?+?+?=1

与4选1数据选择器逻辑表达式比较，则令

01A B A A ==，，C D C D D C D ====32101，，，

接线图如图A4.16所示。

图A4.16

[4.17] 用8选1数据选择器CC4512（参见题4.14）产生逻辑函数

D C B BC CD B A D C A Y +++=

[解] 令A=A 2，B=A 1，C=A 0，D=D 0～D 7，将Y 写成最小项之和的形式，找出与8选1数据选择器在逻辑上的对应关系，确定D 0～D 7所接信号。

D ABC BCD A D BC A CD B A D C AB D C B A Y +++++?=

C B A

D C AB ABCD +++111?+?+??+?+?+?=ABC C AB D C B A BC A D C B A D C B A

则，

，D D D D D ====4150017632====D D D D D ，如图A4.17所示。

图A4.17

[4.18] 用8选数据选择器CC4512（参见题4.14）设计一个组合逻辑电路。该电路有3个输入逻辑变量A 、B 、C 和1个工作状态控制变量M 。当M =0时电路实现“意见一致”功能（A 、B 、C 状态一致时输出为1，否则输出为0），而M =1时电路实现“多数表决”功能，即输出与A 、B 、C 中多数的状态一致。

[解] 根据题意可列出真值表，如表A4.18所示。以Z 表示输出。

表A4.18

M A B C Z M A B C Z 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 1 1 0 1 0 1 1 1 0 1 0 0 0 1 1 0 0 0 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1

由真值表写出逻辑式为

M ABC C AB C B A BC A M ABC C B A Y )() (+++++= 0 00 ?+?+?+?+?=C B A M BC A C B A C B A M C B A

1?+?+?+ABC M C AB M C B A

用CC4512接成的电路如图A4.18。

其中A 2=A ，A 1=B ，A 0=C ，D 0=M ，D 1=D 2=D 4=0，D 3=D 5=D 6=M ，D 7=1。

图A4.18

[4.19] 设计用3个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都控制电灯由亮变灭或由灭变亮。要求用数据选择器来实现。

[解] 以A 、B 、C 表示三个双位开关，并用0和1分别表示开关的两个状态。以Y 表示灯的状态，用1表示亮，用0表示灭。设ABC =000时Y =0，从这个状态开始，单独改变任何一个开关的状态Y 的状态要变化。据此列出Y 与A 、B 、C 之间逻辑关系的真值表。如表A4.19所示。

表A4.19

A B C Y A B C Y

0 0 0 0 0 1 1 0 0 0 1 1 1 0 1 0 0 1 0 1 1 1 0 0 1

从真值表写出逻辑式 A B C C B A C B A C B A Y +++=

取4选1数据选择器，令A 1=A ，A 0=B ，D 0=D 3=C ，D 1=D 2=C ，即得图A4.19。

图A4.19

[4.20] 人的血型有A 、B 、AB 、O 四种。输血时输血者的血型与受血者血型必须符合图P4.20中用箭头指示的授受关系。试用数据选择器设计一个逻辑电路，判断输血者与受血者的血型是否符合上述规定。（提示：可以用两个逻辑变量的4种取值表示输血者的血型，用另外两个逻辑变量的4种取值表示受血者的血型。）

[解] 以MN的4种状态组合表示输血者的4种血型，并以PQ的4种状态组合表示

受血者的4种血型，如图A4.20(a)所示。用Z表示判断结果，Z=0表示符合图A4.20(a)要求，

Z=1表示不符合要求。

据此可列出表示Z与M、N、P、Q之间逻辑关系的真值表。从真值表写出逻辑式为Q

Z+

NPQ

1?=MNP

其真值表如表A4.20所示。

表A4.20

M N P Q Z M N P Q Z

0 0 0 0 0 1 0 0 0 1

0 0 0 1 1 1 0 0 1 1

0 0 1 0 0 1 0 1 0 0

0 0 1 1 1 1 0 1 1 1

0 1 0 0 1 1 1 0 0 0

0 1 0 1 0 1 1 0 1 0

0 1 1 0 0 1 1 1 0 0

0 1 1 1 1 1 1 1 1 0

令A2=M，A1=N，A0=P，并使D0=D1=D3=D5=Q，D2=Q，D4=1，D6=D7=0，则得到图A4.20(b)

电路。

图A4.20

组合逻辑电路练习题和答案

第2章习题一、单选题 1.若在编码器中有50个编码对象，则输出二进制代码位数至少需要（ B ）位。 A）5 B）6 C）10 D）50 2.一个16选1的数据选择器，其选择控制（地址）输入端有（ C ）个，数据输入端有（ D ）个，输出端有（ A ）个。 A）1 B）2 C）4 D）16 3.一个8选1的数据选择器，当选择控制端S2S1S0的值分别为101时，输出端输出（ D ）的值。 A）1 B）0 C）D4D）D5 4.一个译码器若有100个译码输出端，则译码输入端至少有（ C ）个。 A）5 B）6 C）7 D）8 5.能实现并-串转换的是（ C ）。 A）数值比较器B）译码器C）数据选择器D）数据分配器 6.能实现1位二进制带进位加法运算的是（ B ）。 A）半加器B）全加器C）加法器D）运算器 7.欲设计一个3位无符号数乘法器（即3×3），需要（）位输入及（ D ）位输出信号。A）3，6 B）6，3 C）3，3 D）6，6 8.欲设计一个8位数值比较器，需要（）位数据输入及（ B ）位输出信号。 A）8，3 B）16，3 C）8，8 D）16，16 9. 4位输入的二进制译码器，其输出应有（ A ）位。 A）16 B）8 C）4 D）1 二、判断题 1. 在二——十进制译码器中，未使用的输入编码应做约束项处理。（） 2. 编码器在任何时刻只能对一个输入信号进行编码。（）

3. 优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效。（） 4. 编码和译码是互逆的过程。（） 5. 共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（） 6. 3位二进制编码器是3位输入、8位输出。（） 7. 组合逻辑电路的特点是：任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，与电路原来的状态无关。（） 8. 半加器与全加器的区别在于半加器无进位输出，而全加器有进位输出。（） 9. 串行进位加法器的优点是电路简单、连接方便，而且运算速度快。（） 10. 二进制译码器的每一个输出信号就是输入变量的一个最小项。（） 11. 竞争冒险是指组合电路中，当输入信号改变时，输出端可能出现的虚假信号。（）三、综合题 1．如图所示逻辑电路是一个什么电路，当A 3～A 0输入0110，B 3～B 0输入1011，Cin 输入1时，Cout 及S 3～S 0分别输出什么 +A 3B 3C in 3C out +++A 2B 2A 1B 1A 0B 0210 答：图中所示电路是4位串行进位全加器电路 C out =1，S 3S 2S 1S 0=0001 2．使用门电路设计一个4选1的数据选择器，画出逻辑图。解：4选1数据选择器有4个数据输入端（D 0D 1D 2D 3），2个选择输入端（S 1S 0），1个数据输出端（Y ）。真值表如下： D S 1 S 0 Y

组合逻辑电路的设计题目

1、在一旅游胜地，有两辆缆车可供游客上下山，请设计一个控制缆车正常运行的逻辑电路。要求：缆车A和B在同一时刻只能允许一上一下的行驶，并且必须同时把缆车的门关好后才能行使。设输入为A、B、C，输出为Y。（设缆车上行为“1”，门关上为“1”，允许行驶为“1”） (1) 列真值表；（4分）（2）写出逻辑函数式；（3分）（3）用基本门画出实现上述逻辑功能的逻辑电路图。（5分）解：（1）列真值表：（3）逻辑电路图： A B C Y 000 001 010 011 100 101 110 111 （2）逻辑函数式： 2、某同学参加三类课程考试，规定如下：文化课程（A）及格得2分，不及格得0分；专业理论课程（B）及格得3分，不及格得0分；专业技能课程（C）及格得5分，不及格得0分。若总分大于6分则可顺利过关（Y），试根据上述内容完成：（1）列出真值表；（2）写出逻辑函数表达式，并化简成最简式；（3）用与非门画出实现上述功能的逻辑电路。（3）逻辑电路图 A B C Y 000 001 010 011 100 101 110 111 (2)逻辑函数表达式3、中等职业学校规定机电专业的学生，至少取得钳工(A)、车工(B)、电工(C)中级技能证书的任意两种，才允许毕业（Y）。试根据上述要求：（1）列出真值表；（2）写出逻辑表达式，并化成最简的与非—与非形式；（3）用与非门画出完成上述功能的逻辑电路。解：（1（3）逻辑电路： A B C Y 000 001 010 011 100 101 110 111 （2）逻辑表达式：最简的与非—与非形式： 4、人的血型有A、B、AB和O型四种，假定输血规则是：相同血型者之间可输出，AB血型者可接受其他任意血型，任意血型者可接受O型血。图1是一个输血判断电路框图，其中A1A0表示供血者血型，B1B0表示受血者型，现分别用00、01、10和11表示A、B、AB和O四种血型。Y 为判断结果，Y=1表示可以输血，Y=0表示不允许输血。请写出该判断电路的真值表、最简与—或表达式，并画出用与非门组成的逻辑图。输血判断电路框图：解：（1）真值表：（3）逻辑图：输入输出 A1A0B1B0Y 0000 0001 0010 0011

3组合逻辑电路习题解答

3组合逻辑电路习题解答 33 自我检测题 1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。 2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为竞争冒险。 3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为 2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 。 4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。 5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器。 6．根据需要选择一路信号送到公共数据线上的电路叫数据选择器。 7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。 8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。 9．多位加法器采用超前进位的目的是简化电路结构 × 。（√，× ） 10．组合逻辑电路中的冒险是由于引起的。 A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同 11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？ A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲 12．当二输入与非门输入为变化时，输出可能有竞争冒险。 A ．01→10 B ．00→10 C ．10→11 D ．11→01 13．译码器74HC138的使能端321E E E 取值为时，处于允许译码状态。 A ．011 B ．100 C ．101 D ．010 14．数据分配器和有着相同的基本电路结构形式。 A ．加法器 B ．编码器 C ．数据选择器 D ．译码器 15．在二进制译码器中，若输入有4位代码，则输出有个信号。 A ．2 B ．4 C ．8 D ．16 16．比较两位二进制数A=A 1A 0和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是。

组合逻辑电路习题解答

自我检测题 1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。 2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为竞争冒险。 3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为 2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。 4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。 5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器。 6．根据需要选择一路信号送到公共数据线上的电路叫数据选择器。 7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。 8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。 9．多位加法器采用超前进位的目的是简化电路结构 × 。（√，× ） 10．组合逻辑电路中的冒险是由于引起的。 A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同 11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的 A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲 12．当二输入与非门输入为变化时，输出可能有竞争冒险。 A ．01→10 B ．00→10 C ．10→11 D ．11→01 13．译码器74HC138的使能端321E E E 取值为时，处于允许译码状态。 A ．011 B ．100 C ．101 D ．010 14．数据分配器和有着相同的基本电路结构形式。 A ．加法器 B ．编码器 C ．数据选择器 D ．译码器 15．在二进制译码器中，若输入有4位代码，则输出有个信号。 A ．2 B ．4 C ．8 D ．16 16．比较两位二进制数A=A 1A 0和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是。 A ． B A F = B ．0101B B A A F ++= ．0011B A B A F ++=

组合逻辑电路习题答案

第3章组合逻辑电路试分析图所示组合逻辑电路的逻辑功能，写出逻辑函数式，列出真值表，说明电路完成的逻辑功能。 (b) (c) (a)A B C D L =1 =1 =1 C 2 L 1L 2L 3 图题图解：由逻辑电路图写出逻辑函数表达式：图a ：D C B A L ⊕⊕⊕= 图b ：)()(21B A C AB B A C AB L C B A L ⊕+=⊕=⊕⊕= 图c ：B A B A L B A A B B A B A L B A B A L =+=+=+++==+=321 由逻辑函数表达式列写真值表： A B C D L 0 0 0 0 00 0 0 1 10 0 1 0 10 0 1 1 00 1 0 0 10 1 0 1 00 1 1 0 00 1 1 1 11 0 0 0 11 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 0 A B C L 1L 2 0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1 A B L 1L 20 0 0 1 0L 3 0 1 0 0 11 0 1 0 01 1 0 1 0 由真值表可知：图a 为判奇电路，输入奇数个1时输出为1；图b 为全加器L 1为和，L 2为进位；图c 为比较器L 1为1表示A>B ，L 2为1表示A=B, L 3为1表示A

数电组合逻辑电路练习题

数电组合逻辑电路练习题一、填空题 1．如果对键盘上108个符号进行二进制编码，则至少要位二进制数码2． C A AB Y +=，Y 的最简与或式为。 3． TTL 电路如图1，电路的逻辑表达式Ｆ。图 1 4．四输入TTL 或非门，在逻辑电路中使用时，有2个输入端是多余的，应将多余端接。 5. 在TTL 、CMOS 逻辑族中，在电源电压值相同时，噪声容限大的是_______________． 6．F=A B +BD+CDE+A D 最简的与或式是_______________． 7．试将函数F A B C AC BC AC A B AB (,,)()=++++，简化成与或表达式F =_____________． 8. 请分析图示TTL 器件组成的电路，填写所列的真值表． 9．请写出下图S 的表达式。CO 的表达式。

1． 7 ，2．AC AB +， 3．A+B ， 4．接地，接低电平或并联使用， 5．CMOS 逻辑；6. D B A +；7. F =C B +； 9．S=B A ⊕ ；CO=AB 二、是非题 (注:请在每小题后用"√"表示对,用"×"表示错) 1．图1TTL 电路逻辑表达式F=A 。图 2．图2电路输出函数 F =B A + 。 3. 凡是用与非门构成的逻辑电路一定是组合电路。 4. CMOS 门的输出结构和TTL 的类似，可以分成标准的、漏极开路及3态输出三种。 5. 十进制是7，它的8421BCD 码是0111。 6. 如果与非门输入端均为高电平，那么它所带的是灌电流负载。 7. 一个16选一的数据选择器，其地址输入（选择控制输入）端有16。 8．当与非门两个输入端AB 的状态由00→11时，将可能产生竞争冒险。 9. 若有变量均为A 、B 、C 、D 的两个逻辑函数F 和G ，且有F +G =1的关系，则F =1－G 的等式成立。 10. 对于共阳接法的发光二极管数码显示器，应采用高电平驱动的七段显示译码器。 1. ×; 2. ×; 3. × ; 4. √; 5. √; 6. √; 7. ×; 8. ×; 9. ×;10. ×; DD F A B

组合逻辑电路设计心得体会

组合逻辑电路设计心得体会篇一：实验一_组合逻辑电路分析与设计实验1 组合逻辑电路分析与设计 XX/10/2 姓名：学号：班级：15自动化2班 ? 实验内容................................................. .. (3) 二.设计过程及讨论 (4) 1.真值表................................................. .(转载于: 小龙文档网:组合逻辑电路设计心得体会)................4 2.表达式的推导................................................. .....5 3.电路图................................................. .................7 4.实验步骤................................................. .............7 5. PROTEUS软件仿真 (9)

三测试过程及结果讨论.....................................11 1.测试数据................................................. ...........11 2.分析与讨论................................................. . (13) 四思考题................................................. (16) 实验内容：题目：设计一个代码转换电路，输入为4位8421码输出为4位循环码（格雷码）。实验仪器及器件： 1.数字电路实验箱，示波器 2.器件：74LS00（简化后，无需使用，见后面） 74LS86（异或门），74LS197 实验目的： ①基本熟悉数字电路实验箱和示波器的使用 ②掌握逻辑电路的设计方法，并且掌握推导逻辑表达式的方法 ③会根据逻辑表达式来设计电路 1.真值表：

第4章_组合逻辑电路习题解答

习题写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。习题图解：B A B A B A B A B A F ⊕=+=+= 该电路实现异或门的功能分析图所示电路，写出输出函数F 。习题图解：[]B A B B B A F ⊕=⊕⊕⊕=)( 已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．解：B A B A B A AB B AB A AB B AB A F ⊕=?=???=???= 由与非门构成的某表决电路如图所示。其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。（1）试分析电路，说明决议通过的情况有几种。（2）分析A 、B 、C 、D 四个人中，谁的权利最大。习题图解：（1）ABD BC CD ABD BC CD L ++=??= （2） A C & & & & L B A =1 =1 =1 F F A B F B A

(3)根据真值表可知，四个人当中C 的权利最大。分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。习题图解：（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕?⊕= (2) (3)当S 1S 0=00和S 1S 0=11S 1S 0=01时，该电路实现两输入或非门，当S 1S 0=10时，该电路实现两输入与非门。 (2) A 10

电路逻辑功能为：“判输入ABC 是否相同”电路。已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。习题图解：（1）根据波形图得到真值表： C AB BC A C B A F ++= 、设∑= )14,12,10,9,8,4,2() ,,,(m D C B A F ，要求用最简单的方法，实现的电路最简单。 1）用与非门实现。 2）用或非门实现。 3) 用与或非门实现。解：1）（1）将逻辑函数化成最简与或式并转换成最简与非与非式。 F C B A F

组合逻辑电路的设计

\ 广州大学学生实验报告开课学院及实验室：电子信息楼410 2013年5月20日学院机械与电气工程学院年级、专业、班 11级电气1班姓名·学号实验课程名称数字电子技术实验成绩实验项目名称；实验二设计性实验——组合逻辑电路的设计指导老师一、实验目的 1、学习组合逻辑电路的设计方法； 2、掌握使用通用逻辑器件实现逻辑电路的一般方法。二、实验原理使用中、小规模集成电路来设计组合电路时最常见的逻辑电路设计方法。设计的过程通常是根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是设计组合逻辑电路时要完成的工作。 , 组合逻辑电路的设计工作通常可按如下步骤进行。（1）进行逻辑抽象（2）写出逻辑函数式（3）选定器件的类型（4）将逻辑函数化简或变换成适当形式（5）根据化简或变换后的逻辑函数式画出逻辑电路的连接图（6）工艺设计例设计一个监视交通信号灯工作状态的逻辑电路。每一组信号灯由红、黄、绿3盏灯组成，如图 3-22所示。正常工作情况下，任何时刻必有一盏灯亮，而且只允许有一盏灯亮。而当出现其他5种点亮状态时，电路发生故障，这是要求发出故障信号，以提醒维护人员前去修理。 { 首先进行逻辑抽象。取红、黄、绿3盏灯的状态为输入变量，分别用R、Y、G表示，并规定灯亮时为1，不亮为0。取故障信号为输出变量，以Z表示，并规定正常工作状态下Z=0，发生故障时Z=1。更具题意可列出表3-9 所示的逻辑真值表。表3-9真值表 R Y G Z\ R Y G Z 000[ 1 1000 00| 1 01011 0{ 1 001101

组合逻辑电路习题解答

（有些题答案错了）自我检测题 1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。 2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为竞争冒险。 3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。输入输出均为低电平有效。当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。 4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出0 7 Y ~Y = 。 5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器。 6．根据需要选择一路信号送到公共数据线上的电路叫数据选择器。 7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、

B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。 8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。 9．多位加法器采用超前进位的目的是简化电路结构 × 。（√，× ） 10．组合逻辑电路中的冒险是由于引起的。 A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同 11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的 A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲 12．当二输入与非门输入为变化时，输出可能有竞争冒险。 A ．01→10 B ．00→10 C ．10→11 D ．11→01 13．译码器74HC138的使能端321E E E 取值为时，处于允许译码状态。 A ．011 B ．100 C ．101 D ．010 14．数据分配器和有着相同的基本电路结构形式。 A ．加法器 B ．编码器 C ．数据选择器 D ．译码器

组合逻辑电路习题解答

复习思考题 3-1 组合逻辑电路的特点从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。 3-2 什么是半加什么是全加区别是什么若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。两个同位的加数和来自低位的进位三者相加，称为全加。半加是两个1位二进制数相加，全加是三个1位二进制数相加。 3-3 编码器与译码器的工作特点编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。 3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。 3-5 什么是竞争-冒险产生竞争-冒险的原因是什么如何消除竞争-冒险在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。习题 3-1试分析图所示各组合逻辑电路的逻辑功能。解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕= (2) 化简与变换：

令 D C Y B A Y ⊕=⊕=21 则 21Y Y Y ⊕= 输入中间变量中间变量输出 A B C D Y 1 Y 2 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0 (4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。 (b)图 (1) 由逻辑图逐级写出表达式： B A B A Y ⊕⊕⊕=(2) 化简与变换：Y=1 由此可见，无论输入是什么状态，输出均为1 3-2 试分析图所示各组合逻辑电路的逻辑功能，写出函数表达式。

组合逻辑电路练习题及答案.doc

组合逻辑电路练习题及答案一.填空题(10) 1．任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式不是唯一的，而其标准表达式是唯一的。 2．任意两个最小项之积为0，任意两个最大项之和为1。 3．对于逻辑函数BC F+ =，为了化简，利用逻辑代数的基本定理，可表示为C + C A AB =，但这 F+ AB A 可能引起0型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为A A+。 4．当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII码，这个ASCII码的值为39。 5．在3.3V供电的数字系统里，所谓的高电平并不是一定是3.3V，而是有一个电压范围，我们把这个电压范围称为高电平容限；同样所谓的低电平并不是一定是0V，而也是有一个电压范围，我们把这个电压范围称为低电平容限。二.选择题(10) 1．在下列程序存储器的种类中，可在线改写的有 b d。 a. PROM； b. E2PROM； c. EPROM； d. FLASH_M 2．为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是d。 a. 机械式； b.电磁式； c. 分立元件式； d. 集成电路 3．在数字电路中，根据电路是否具有反馈记忆功能，将其分为组合逻辑电路和时序逻辑电路两种。下列各项中，为组合逻辑电路的是befgi ，为时序逻辑电路的是acdh。 a. 触发器； b. 译码器； c. 移位寄存器； d. 计数器； e. 加法器； f. 编码器；ｇ. 数值比较器；h. 寄存器；i. 多路选择器 4．卡诺图上变量的取值顺序是采用b的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。 a. 二进制码； b. 循环码； c. ASCII码； d. 十进制码 5．在可编程逻辑芯片中，有PROM、PAL、GAL、CPLD等多种结构方式，其中PROM是b，PAL 是c，GAL是a，CPLD是a。 a. 与阵列可编程； b.或阵列可编程； c. 与或阵列皆可编程三.简答题(50) 1．分别画出JK和D触发器的电路符号图，并分别画出将JK触发器转换成D触发器以及将D触发器转换成JK触发器的电路连接图。 1

组合逻辑电路的设计

组合逻辑电路的设计一．实验目的 1、加深理解组合逻辑电路的工作原理。 2、掌握组合逻辑电路的设计方法。 3、掌握组合逻辑电路的功能测试方法。二．实验器材实验室提供的芯片：74LS00与非门、74LS86异或门，74LS54与或非门，实验室提供的实验箱。三．实验任务及要求 1、设计要求（1）用与非门和与或非门或者异或门设计一个半加器。（2）用与非门和与或非门或者异或门设计一个四位奇偶位判断电路。 2、实验内容（1）测试所用芯片的逻辑功能。（2）组装所设计的组合逻辑电路，并验证其功能是否正确。三．实验原理及说明 1、简述组合逻辑电路的设计方法。 (1)分析实际情况是否能用逻辑变量来表示。 (2) 确定输入、输出逻辑变量并用逻辑变量字母表示，作出逻辑规定。 (3) 根据实际情况列出逻辑真值表。 (4) 根据逻辑真值表写出逻辑表达式并化简。 (5) 画出逻辑电路图，并标明使用的集成电路和相应的引脚。 (6) 根据逻辑电路图焊接电路，调试并进一步验证逻辑关系是否与实际情况相符。 2、写出实验电路的设计过程，并画出设计电路图。 (1)半加器的设计如果不考虑有来自低位的进位将两个1位二进制数相加。 A、B是两个加数，S是相加的和，CO是向高位的进位。逻辑表达式 S=A’B+A’B=A⊕B CO=AB (2)设计一个四位奇偶位判断电路。当四位数中有奇数个1时输出结果为1;否则为0。 A, B, C, D 分别为校验器的四个输入端,Y时校验器的输出端

逻辑表达式 Y=AB’C’D’+A’BC’D’+A’B’C D’+A’B’C’D+A’BCD+AB’CD+ABC’D+ABCD’ =(A⊕B)⊕(C⊕D) 四．实验结果 1、列出所设计电路的MULTISM仿真分析结果。（1）半加器的设计，1-A被加数,2-B加数,XMMI（和数S）XMM2（进位数CO） (2)设计一个四位奇偶位判断电路。

第3章--组合逻辑电路习题解答

复习思考题 3-1 组合逻辑电路的特点？从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。 3-2 什么是半加？什么是全加？区别是什么？若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。两个同位的加数和来自低位的进位三者相加，称为全加。半加是两个1位二进制数相加，全加是三个1位二进制数相加。 3-3 编码器与译码器的工作特点？编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。 3-4 用中规模组合电路实现组合逻辑函数是应注意什么问题？中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。 3-5 什么是竞争-冒险？产生竞争-冒险的原因是什么？如何消除竞争-冒险？在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。习题 3-1试分析图3.55所示各组合逻辑电路的逻辑功能。解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕= (2) 化简与变换：

令 D C Y B A Y ⊕=⊕=21 则 21Y Y Y ⊕= (3)由表达式列出真值表，见表3.1。输入中间变量中间变量输出 A B C D Y 1 Y 2 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0 (4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。 (b)图 (1) 由逻辑图逐级写出表达式： B A B A Y ⊕⊕⊕=(2) 化简与变换：Y=1 由此可见，无论输入是什么状态，输出均为1 3-2 试分析图3.56所示各组合逻辑电路的逻辑功能，写出函数表达式。

组合逻辑电路的设计实验报告

中国石油大学现代远程教育电工电子学课程实验报告所属教学站：青岛直属学习中心姓名：杜广志学号：年级专业层次：网络16秋专升本学期：实验时间：2016-11-05实验名称：组合逻辑电路的设计小组合作：是○否●小组成员：杜广志 1、实验目的：学习用门电路实现组合逻辑电路的设计和调试方法。 2、实验设备及材料：仪器：实验箱元件：74LS00 74LS10 3、实验原理： 1．概述组合逻辑电路又称组合电路，组合电路的输出只决定于当时的外部输入情况，与电路过去状态无关。因此，组合电路的特点是无“记忆性”。在组成上组合电路的特点是由各种门电路连接而成，而且连接中没有反馈线存在。所以各种功能的门电路就是简单的组合逻辑电路。组合逻辑电路的输入信号和输出信号往往不止一个，其功能描述方法通常有函数表达式、真值表、卡诺图和逻辑图等几种。组合逻辑电路的分析与设计方法，是立足于小规模集成电路分析和设计的基本方法之一。 2．组合逻辑电路的分析方法分析的任务是：对给定的电路求解其逻辑功能，即求出该电路的输出与输入之间的逻辑关系，通常是用逻辑式或真值表来描述，有时也加上必须的文字说明。分析的步骤：（1）逐级写出逻辑表达式，最后得到输出逻辑变量与输入逻辑变量之间的逻辑函数式。（2）化简。（3）列出真值表。（4）文字说明上述四个步骤不是一成不变的。除第一步外，其它三步根据实际情况的要求而采用。 3．组合逻辑电路的设计方法设计的任务是：由给定的功能要求，设计出相应的逻辑电路。设计的步骤；（1）通过对给定问题的分析，获得真值表。在分析中要特别注意实际问题如何抽象为几个输入变量和几个输出变量之间的逻辑关系问题，其输出变量之间是否存在约束关系，从而获得真值表或简化

组合逻辑电路习题(附答案)

例1 指出下图1所示电路的输出逻辑电平是高电平、低电平还是高阻态。已知图(a)中的门电路都是74系列的TTL门电路，图(b)中的门电路为CC4000系列的CMOS门电路。图1 解：TTL门电路的输入端悬空时，相当于高电平输入，输入端接有电阻时，其电阻阻值大于1.4K时，该端也相当于高电平，电阻值小于0.8K时，该端才是低电平。而CMOS逻辑门电路，输入端不管是接大电阻还是接小电阻，该端都相当于低电平（即地电位）。所以有如下结论： (a) 1L为低电平状态；2L是低电平状态；3L是高电平状态；4L 输出为高阻状态； (b) 1L输出为高电平；2L输出是低电平状态；3L输出是低电平

状态；例2 图例2所示为用三态门传输数据的示意图，图中n 个三态门连到总线BUS ，其中D 1、D 2、…、D n 为数据输入端，EN 1、EN 2、…、EN n 为三态门使能控制端，试说明电路能传输数据的原理。图例2 解：由三态门电路符号可知，当使能端低电平时，三态门输出为高阻阻态，所以，只要给各三态门的使能端n EN EN EN ,,,21 依次为高电平时，则,1n D D 的数据就依次被传输到总线上去。例3 某功能的逻辑函数表达式为L=∑m(1,3,4,7,12,14,15); (1)试用最少量的“与-非”门实现该函数； (2)试用最少量的“或-非”门实现该函数；解： (1)设变量为A 、B 、C 、D ，用卡诺图化简，结合“1”方格

得：D B A CD A ABC D C B D B A CD A ABC D C B D C B A f L ) , , , ( (2)卡诺图中结合“0”方格，求最简的“或—与”表达式，得： D C A D C B D B B A D C A D C B D B B A L ) )( )( )( (

第章组合逻辑电路习题解答

第章组合逻辑电路习题解答公司内部档案编码：[OPPTR-OPPT28-OPPTL98-OPPNN08]

个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。习题 3-1试分析图所示各组合逻辑电路的逻辑功能。解： (a)图 (1) 由逻辑图逐级写出表达式：)()(D C B A Y ⊕⊕⊕= (2) 化简与变换：令 D C Y B A Y ⊕=⊕=21 则 21Y Y Y ⊕= (3)由表达式列出真值表，见表。输入中间变量中间变量输出 A B C D Y 1 Y 2 Y 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 1 1 0 0 0 1 1 0 1

常用组合逻辑电路设计

实验报告实验日期：学号：姓名：实验名称：常用组合逻辑电路设计总分：一、实验目的学习常用组合逻辑电路的可中和代码编写，学习并熟悉VHDL 编程思想与调试方法，掌握LPM 元件实现逻辑设计，从而完成电路设计的仿真验证和硬件验证，记录结果。二、实验原理 VHDL 设计采用层次化的设计方法，自上向下划分系统功能并逐层细化逻辑描述。层次关系中的没一个模块可以是VHDL 描述的实体，上层VHDL 代码中实例化出各个下层子模块。利用VHDL 语言和LPM 元件设计这两种方法方法实现两个二位数大小比较的电路，根据A 数是否大于、小于、等于B 数，相应输出端F1、F2、F3为1，设A=A2A1，B=B2B1(A2A1、B2B1表示两位二进制数)，当A2A1>B2B1时，F1为1；A2A1

port(a2,a1:in STD_LOGIC; b2,b1:in STD_LOGIC; f1,f2:buffer STD_LOGIC; f3:out STD_LOGIC); end bijiao; architecture bijiao_arch of bijiao is begin f1<=(a2 and(not b2))or(a1 and (not b1)and a2)or(a1 and (not b1)and(not b2)); f2<=((not a2)and b2)or((not a2)and(not a1)and b1)or((not a1)and b1 and b2); f3<=not(f1 or f2); end bijiao_arch; (2)波形仿真网格大小 100ns 结束时间 2μs 功能仿真：时序仿真：输入信号00， 01，10，11 输入信号00， 01，10，11 输出信号001， 010，100 信号均为二进制表达输入信号00， 01，10，11

组合逻辑电路习题--优选解答.docx

复习思考题 3-1组合逻辑电路的特点？从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。 3-2什么是半加？什么是全加？区别是什么？若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。两个同位的加数和来自低位的进位三者相加，称为全加。半加是两个 1位二进制数相加，全加是三个 1位二进制数相加。 3-3编码器与译码器的工作特点？编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。 3-4用中规模组合电路实现组合逻辑函数是应注意什么问题？中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。 3-5什么是竞争-冒险？产生竞争- 冒险的原因是什么？如何消除竞争- 冒险？在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。消除竞争- 冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。习题 3-1 试分析图所示各组合逻辑电路的逻辑功能。解：(a)图(1)由逻辑图逐级写出表达式：Y ( A B) (C D ) ( 2)化简与变换： Y1A B 令 Y2 C D 则Y Y1 Y2 (3)由表达式列出真值表，见表。输入中间变量中间变量输出 A B C D Y 1Y 2Y 0000000 0001011

组合逻辑电路-自测练习及答案(3)教学提纲

组合逻辑电路-自测练习及答案(3)

组合逻辑电路自测练习及答案（3）一、填空和选择题（每空4分，共28分） 1、数字电路按照是否具有记忆功能通常可分为两类：_______、________。 2、目前经常使用的编码器有和两类。 3、如果对26个英文字母进行二进制编码，则至少要位二进制数码。 4、8—3线优先编码器（74LS148）中，8条输入线0I ~7I 同时有效时，优先级最高为I 7线，则2Y 1Y 0Y 输出线的性质是。 5、当编码器 74LS147 的输入端 I1 、 I5 、 I6 、 I7 为低电平，其余输入端为高电平时，输出信号为。二、分析下图所示组合逻辑电路。（25分）三、某产品有A 、B 、C 、D 四项质量指标。规定：A 必须满足要求，其它三项指标中只要有任意两项满足要求，产品就算合格；试设计一个检验产品合格的逻辑电路。要求用与非门实现该逻辑电路。（本题25分）四、请设计一组合电路，其输入端为A ，B ，C ，输出端为D ，要求其功能为：当A=1时，D=B ；当A=0时，D=C 。设计内容包括：（1）列出真值表；（2）写出D 的最简与或表达式；（3）用最少的与或非门和与非门画出逻辑图。（22分）

模块4-1（3）分析设计和组合逻辑电路（门电路）一、填空和选择题（每空4分，共28分） 1. 组合逻辑电路；时序逻辑电路 2. 普通编码器；优先编码器 3. 5位 4. 000 5.1000 二、（25分）解：（1）写出逻辑表达式：（9分） BC A C AB ABC ABC C B A AB Y ///1)(+++=⊕+= C B A BC A C AB ABC C B A Y //////2+++=⊕⊕= （2）画出真值表：（8分）（3）说明电路功能：（8分） Y1：用来对3人的表决结果进行判定。当3人中多数（2个或3个）通过（用输入1来表示）时决议通过，Y1输出高电平1；当3人中少数（1个或没有）通过时决议被否决，Y1输出低电平0。 Y2：用来对3位二进制数据中“1”的数量的奇偶进行判断。当三位二进制数据中的“1”的数目为奇数（1个或3个）时，Y2输出高电平1；当三位二进制数据中的“1”的数目为偶数（0个或2个）时，Y2输出低电平0。