2020年半导体封装技术和工艺、封装基板的主要结构和生产技术、封装基板应用的关键市场和技术驱动因素

电子封装技术发展现状及趋势

电子封装技术发展现状及趋势 摘要 电子封装技术是系统封装技术的重要内容，是系统封装技术的重要技术基础。它要求在最小影响电子芯片电气性能的同时对这些芯片提供保护、供电、冷却、并提供外部世界的电气与机械联系等。本文将从发展现状和未来发展趋势两个方面对当前电子封装技术加以阐述，使大家对封装技术的重要性及其意义有大致的了解。 引言 集成电路芯片一旦设计出来就包含了设计者所设计的一切功能，而不合适的封装会使其性能下降，除此之外，经过良好封装的集成电路芯片有许多好处，比如可对集成电路芯片加以保护、容易进行性能测试、容易传输、容易检修等。因此对各类集成电路芯片来说封装是必不可少的。现今集成电路晶圆的特征线宽进入微纳电子时代，芯片特征尺寸不断缩小，必然会促使集成电路的功能向着更高更强的方向发展，这就使得电子封装的设计和制造技术不断向前发展。近年来，封装技术已成为半导体行业关注的焦点之一，各种封装方法层出不穷，实现了更高层次的封装集成。本文正是要从封装角度来介绍当前电子技术发展现状及趋势。

正文 近年来，我国的封装产业在不断地发展。一方面，境外半导体制造商以及封装代工业纷纷将其封装产能转移至中国，拉动了封装产业规模的迅速扩大；另一方面，国内芯片制造规模的不断扩大，也极大地推动封装产业的高速成长。但虽然如此，IC的产业规模与市场规模之比始终未超过20%，依旧是主要依靠进口来满足国内需求。因此，只有掌握先进的技术，不断扩大产业规模，将国内IC产业国际化、品牌化，才能使我国的IC产业逐渐走到世界前列。 新型封装材料与技术推动封装发展，其重点直接放在削减生产供应链的成本方面，创新性封装设计和制作技术的研发倍受关注，WLP 设计与TSV技术以及多芯片和芯片堆叠领域的新技术、关键技术产业化开发呈井喷式增长态势，推动高密度封测产业以前所未有的速度向着更长远的目标发展。 大体上说，电子封装表现出以下几种发展趋势：（1）电子封装将由有封装向少封装和无封装方向发展；（2）芯片直接贴装（DAC）技术，特别是其中的倒装焊（FCB）技术将成为电子封装的主流形式；（3）三维（3D）封装技术将成为实现电子整机系统功能的有效途径；（4）无源元件将逐步走向集成化；（5）系统级封装（SOP或SIP）将成为新世纪重点发展的微电子封装技术。一种典型的SOP——单级集成模块（SLIM）正被大力研发；（6）圆片级封装（WLP）技术将高速发展；（7）微电子机械系统（MEMS）和微光机电系统（MOEMS）正方兴未艾，它们都是微电子技术的拓展与延伸，是集成电子技术与精密

年产xx吨显示屏封装基板项目实施方案

年产xx吨显示屏封装基板项目 实施方案 参考模板

年产xx吨显示屏封装基板项目实施方案 封装基板已经成为封装材料细分领域销售占比最大的原材料，占封装材料比重超过50%，全球市场规模接近百亿美金。有机封装基板主要用于消费电子领域，目前是封装基板的主流产品，根据数据统计，有机封装基板的产值占整个IC封装基板的80%。 该显示屏封装基板项目计划总投资18446.40万元，其中：固定资产投资13216.87万元，占项目总投资的71.65%；流动资金5229.53万元，占项目总投资的28.35%。 达产年营业收入41436.00万元，总成本费用31471.17万元，税金及附加381.34万元，利润总额9964.83万元，利税总额11720.63万元，税后净利润7473.62万元，达产年纳税总额4247.01万元；达产年投资利润率54.02%，投资利税率63.54%，投资回报率40.52%，全部投资回收期 3.97年，提供就业职位634个。 报告目的是对项目进行技术可靠性、经济合理性及实施可能性的方案分析和论证，在此基础上选用科学合理、技术先进、投资费用省、运行成本低的建设方案，最终使得项目承办单位建设项目所产生的经济效益和社会效益达到协调、和谐统一。 ......

封装基板是芯片封装体的重要组成材料，主要起承载保护芯片与连接上层芯片和下层电路板作用。封装基板作为芯片封装的核心材料，一方面能够保护、固定、支撑芯片，增强芯片导热散热性能，保证芯片不受物理损坏，另一方面封装基板的上层与芯片相连，下层和印刷电路板相连，以实现电气和物理连接、功率分配、信号分配，以及沟通芯片内部与外部电路等功能。随着封装技术向多引脚、窄间距、小型化的趋势发展，封装基板已经逐渐成为主流封装材料。

关于成立显示屏封装基板公司可行性分析报告

关于成立显示屏封装基板公司可行性分析报告

报告摘要说明 封装基板是芯片封装体的重要组成材料，主要起承载保护芯片与连接 上层芯片和下层电路板作用。封装基板作为芯片封装的核心材料，一方面 能够保护、固定、支撑芯片，增强芯片导热散热性能，保证芯片不受物理 损坏，另一方面封装基板的上层与芯片相连，下层和印刷电路板相连，以 实现电气和物理连接、功率分配、信号分配，以及沟通芯片内部与外部电 路等功能。随着封装技术向多引脚、窄间距、小型化的趋势发展，封装基 板已经逐渐成为主流封装材料。 xxx实业发展公司由xxx集团（以下简称“A公司”）与xxx科技 公司（以下简称“B公司”）共同出资成立，其中：A公司出资1000.0万元，占公司股份62%；B公司出资620.0万元，占公司股份38%。 xxx实业发展公司以显示屏封装基板产业为核心，依托A公司的渠 道资源和B公司的行业经验，xxx实业发展公司将快速形成行业竞争力，通过3-5年的发展，成为区域内行业龙头，带动并促进全行业的发展。 xxx实业发展公司计划总投资18738.37万元，其中：固定资产投 资13847.08万元，占总投资的73.90%；流动资金4891.29万元，占总投资的26.10%。 根据规划，xxx实业发展公司正常经营年份可实现营业收入43589.00万元，总成本费用33777.80万元，税金及附加391.79万元，

利润总额9811.20万元，利税总额11556.26万元，税后净利润7358.40万元，纳税总额4197.86万元，投资利润率52.36%，投资利税率61.67%，投资回报率39.27%，全部投资回收期4.05年，提供就业职位795个。 集成电路产业链大致可以分为三个环节：芯片设计、晶圆制造和封装测试。封装基板属于封装材料，是集成电路产业链封测环节的关键载体，不仅为芯片提供支撑、散热和保护作用，同时为芯片与PCB之间提供电子连接，甚至可埋入无源、有源器件以实现一定系统功能。封装材料中封装基板占比46%左右，是集成电路产业链中的关键配套材料。

集成电路封装考试答案

集成电路封装考试答案 https://www.360docs.net/doc/9e18641073.html,work Information Technology Company.2020YEAR

名词解释： 1.集成电路芯片封装： 利用膜技术及微细加工技术，将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引用接线端子并通过可塑性绝缘介质灌装固定，构成整体立体结构的工艺。 2.芯片贴装： 3.是将IC芯片固定于封装基板或引脚架芯 片的承载座上的工艺过程。 4.芯片互联： 5.将芯片与电子封装外壳的I/O引线或基 板上的金属布线焊区相连接。 6.可焊接性: 指动态加热过程中，在基体表面得到一个洁净金属表面，从而使熔融焊料在基体表面形成良好润湿能力。 7.可润湿性： 8.指在焊盘的表面形成一个平坦、均匀 和连续的焊料涂敷层。 9.印制电路板： 10.为覆盖有单层或多层布线的高分子复 合材料基板。 11.气密性封装： 12.是指完全能够防止污染物（液体或固 体）的侵入和腐蚀的封装。 13.可靠性封装： 14.是对封装的可靠性相关参数的测试。 15.T/C测试： 16.即温度循环测试。17.T/S 测试： 18.测试封装体抗热冲击的能力。 19.TH测试： 20.是测试封装在高温潮湿环境下的耐久 性的实验。 21.PC测试： 22.是对封装体抵抗抗潮湿环境能力的测 试。 23.HTS测试： 24.是测试封装体长时间暴露在高温环境 下的耐久性实验。封装产品长时间放置在高温氮气炉中，然后测试它的电路通断情况。 25.Precon测试： 26.模拟包装、运输等过程，测试产品的 可靠性。 27.金线偏移： 28.集成电路元器件常常因为金线偏移量 过大造成相邻的金线相互接触从而产生短 路，造成元器件的缺陷。 29.再流焊： 30.先将微量的铅锡焊膏印刷或滴涂到印 制板的焊盘上，再将片式元器件贴放在印制板表面规定的位置上，最后将贴装好元器件分印制板放在再流焊设备的传送带上。

半导体集成电路封装技术试题汇总(李可为版)

半导体集成电路封装技术试题汇总 第一章集成电路芯片封装技术 1. (P1)封装概念：狭义：集成电路芯片封装是利用（膜技术）及（微细加工技术），将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体结构的工艺。 广义：将封装体与基板连接固定，装配成完整的系统或电子设备，并确保整个系统综合性能的工程。 2.集成电路封装的目的：在于保护芯片不受或者少受外界环境的影响，并为之提供一个良好的工作条件，以使集成电路具有稳定、正常的功能。 3.芯片封装所实现的功能：①传递电能，②传递电路信号，③提供散热途径，④结构保护与支持。 4．在选择具体的封装形式时主要考虑四种主要设计参数：性能，尺寸，重量，可靠性和成本目标。 5.封装工程的技术的技术层次？ 第一层次，又称为芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定电路连线与封装保护的工艺，使之成为易于取放输送，并可与下一层次的组装进行连接的模块元件。第二层次，将数个第一层次完成的封装与其他电子元器件组成一个电子卡的工艺。第三层次，将数个第二层次完成的封装组成的电路卡组合成在一个主电路版上使之成为一个部件或子系统的工艺。第四层次，将数个子系统组装成为一个完整电子厂品的工艺过程。 6.封装的分类？

按照封装中组合集成电路芯片的数目，芯片封装可分为：单芯片封装与多芯片封装两大类，按照密封的材料区分，可分为高分子材料和陶瓷为主的种类，按照器件与电路板互连方式，封装可区分为引脚插入型和表面贴装型两大类。依据引脚分布形态区分，封装元器件有单边引脚，双边引脚，四边引脚，底部引脚四种。常见的单边引脚有单列式封装与交叉引脚式封装，双边引脚元器件有双列式封装小型化封装，四边引脚有四边扁平封装，底部引脚有金属罐式与点阵列式封装。 7.芯片封装所使用的材料有金属陶瓷玻璃高分子 8.集成电路的发展主要表现在以下几个方面？ 1芯片尺寸变得越来越大2工作频率越来越高3发热量日趋增大4引脚越来越多 对封装的要求：1小型化2适应高发热3集成度提高，同时适应大芯片要求4高密度化5适应多引脚6适应高温环境7适应高可靠性 9.有关名词： SIP ：单列式封装 SQP：小型化封装 MCP：金属鑵式封装 DIP：双列式封装 CSP：芯片尺寸封装 QFP：四边扁平封装 PGA：点阵式封装 BGA：球栅阵列式封装 LCCC：无引线陶瓷芯片载体 第二章封装工艺流程 1.封装工艺流程一般可以分为两个部分，用塑料封装之前的工艺步骤成为前段操作，在成型之后的工艺步骤成为后段操作

封装基板技术的发展

封装基板技术的发展 芯片封装基板是印刷电路板中一个特殊的类别。它提供给先进芯片封装，例如BGA，CSP和倒装芯片使用．它的尺寸较小。通常在3、4厘米或更小。它要求在较小的区域具有较高的布线密度，以便将芯片上的所有引线脚通过金线键合或倒装芯片技术连接到封装基板上的焊盘上。制成封装体，再通过封装体上焊点连接到系统组装基板上。对用倒装芯片互连的封装体，在芯片正下方封装基板局部地区往往要求极高的布线密度。芯片封装基板都采用层积技术制造。 集成电路正在发生巨大变革。它对电子封装和印刷电路板正在产生重大影响。近几年来，集成电路芯片制造技术已进入纳米范围，并正在向物理”极限”挑战。集成电路的集成度越来越高。功能越来越强，所需引线脚数越来越多。集成电路的这种快步发展使得集成电路芯片封装基板面临着巨大的挑战。相对于半导体集成电路技术的发展，印刷电路板技术的发展却显得相对落后。两者的差距甚至在扩大。二十年来刻线能力的进展。印刷电路板工业没能跟上半导体工业的步伐。集成电路功能增强，使得管脚引线增多。在八十中叶，IBM(美国)就展示了具有10，000个焊盘的芯片。传统的周边引线封装型式已变得不可能。解决办法则是从周边引线封装型式转变为面阵列分布型封装型式。球栅阵列封装，芯片规模封装和倒装芯片等面阵列型芯片封装型式的采用和发展使得电子系统高性能化和微型化。特别是

倒装芯片技术将是下一代新型高性能电子系统内，芯片至次一级封装内连的最关键的技术。然而在设计和制造安装这些芯片的基板方面却遇到了巨大的困难。常规的印刷电路板技术包括单层板和多层板都不能满足这些新型封装的布线要求。在这种先进封装需求驱动下而发展起来的高密度互连封装基板技术已经成为了所有高端电子产品和移动电子产品，包括移动手机，笔记本电脑，游戏机，工作站，直至航天航空仪器所必需的基本技术。多年来INEMI，SIA，ITRS，IPC等学会组织了大量的学者和专家进行了长期调研，预测了今后十数年内半导体集成电路技术发展趋势和半导体工业的需求。表一展示了由ITRS发布的2005至2010年间微电子技术发展和对高端产品对倒装芯片技术的需求。可以看到在今后四至五年内，倒装芯片的引线脚将增加到4600至4800个，引线脚中心间距将减小到100微米。假设焊盘尺寸为中心间距的一半(50微米)，为在此间距内布入二至三根金属导线，则线宽和线距必需在10微米或更细．即使布入一根线，线宽和线距也必需小于16、17微米。目前最先进的印刷电路板技术约在20、30微米，与这要求还有相当大的差距。 印刷电路技术今后将继续提高布线密度，制造更薄更小的

晶圆封装测试工序和半导体制造工艺流程

A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1) 晶片切割（die saw） 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以

0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶（die mount / die bond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。 (3) 焊线（wire bond） IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。 (4) 封胶（mold） 封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热，再将框架置于压模机上的构装模上，再以树脂充填并待硬化。 (5) 剪切/成形（trim / form） 剪切之目的为将导线架上构装完成之晶粒独立分开，并把不需要的连接用材料及部份凸出之树脂切除（dejunk）。成形之目的则是将外引脚压成各种预先设计好之形状，以便于装置于

半导体封装方式

半导体封装简介: 半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。塑封之后，还要进行一系列操作，如后固化（Post Mold Cure）、切筋和成型 （Trim&Form）、电镀（Plating）以及打印等工艺。典型的封装工艺流程为： 划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。 一、DIP双列直插式封装 1. 适合在PCB(印刷电路板)上穿孔焊接，操作方便。 2. 芯片面积与封装面积之间的比值较大，故体积也较大。 二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装 QFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集 成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式 封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。 采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好 的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊 接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。 PFP（Plastic Flat Package）方式封装的芯片与QFP方式基本相同。唯一的 区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。 QFP/PFP封装具有以下特点： 1.适用于SMD表面安装技术在PCB电路板上安装布线。 2.适合高频使用。 3.操作方便，可靠性高。 4.芯片面积与封装面积之间的比值较小。 三、PGA插针网格阵列封装 一种名为ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和 拆卸上的要求。ZIF(Zero Insertion Force Socket)是指零插拔力的插座。 1. 插拔操作更方便，可靠性高。 2. 可适应更高的频率。

半导体封装过程wire bond 中 wire loop 的研究及其优化

南京师范大学 电气与自动化科学学院 毕业设计（论文） 半导体封装过程wire bond中wire loop的研究及其优化 专业机电一体化 班级学号22010439 学生姓名刘晶炎 单位指导教师储焱 学校指导教师张朝晖 评阅教师 2005年5月30日

摘要 在半导体封装过程中，IC芯片与外部电路的连接一段使用金线（金线的直径非常小0.8--2.0 mils）来完成，金线wire bond过程中可以通过控制不同的参数来形成不同的loop形状，除了金线自身的物理强度特性外，不同的loop形状对外力的抵抗能力有差异，而对于wire bond来说，我们希望有一种或几种loop形状的抵抗外力性能出色，这样，不仅在半导体封装的前道，在半导体封装的后道也能提高mold过后的良品率，即有效地抑制wire sweeping, wire open.以及由wire sweeping引起的bond short.因此，我们提出对wire loop的形状进行研究，以期得到一个能够提高wire抗外力能力的途径。 对于wire loop形状的研究，可以解决： （1）金线neck broken的改善。 （2）BPT数值的升高。 （3）抗mold过程中EMC的冲击力加强。 （4）搬运过程中抗冲击力的加强。 关键词：半导体封装，金线，引线焊接,线型。

Abstract During the process of the semiconductor assembly, we use the Au wire to connect the peripheral circuit from the IC. (The diameter of the Au wire is very small .Usually, it’s about 0.8mil~2mil.) And during the Au wire bonding, we can get different loop types from control the different parameters. Besides the physics characteristic of the Au wire, the loop types can also affect the repellence under the outside force. For the process of the wire bond, we hope there are some good loop types so that improve the repellence under the outside force. According to this, it can improve the good device ratio after molding. It not only reduces the wire sweeping and the wire open of Au wires but also avoid the bond short cause by the wire sweeping. Therefore, we do the disquisition about the loop type for getting the way to improve the repellence under outside forces. This disquisition can solve the problem about: (1)Improve the neck broken of Au wire. (2)Heighten the BST data. (3)Enhance the resist force to EMC during the molding process. (4)Decrease the possibility of device broken when it be moved. Keyword: the semiconductor assembly, Au wire, wire bond, wire loop.

集成电路封装考试答案

名词解释： 1.集成电路芯片封装： 利用膜技术及微细加工技术，将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引用接线端子并通过可塑性绝缘介质灌装固定，构成整体立体结构的工艺。 2.芯片贴装： 是将IC芯片固定于封装基板或引脚架芯片的承载座上的工艺过程。 3.芯片互联： 将芯片与电子封装外壳的I/O引线或基板上的金属布线焊区相连接。 4.可焊接性: 指动态加热过程中，在基体表面得到一个洁净金属表面，从而使熔融焊料在基体表面形成良好润湿能力。 5.可润湿性： 指在焊盘的表面形成一个平坦、均匀和连续的焊料涂敷层。 6.印制电路板： 为覆盖有单层或多层布线的高分子复合材料基板。 7.气密性封装： 是指完全能够防止污染物（液体或固体）的侵入和腐蚀的封装。 8.可靠性封装： 是对封装的可靠性相关参数的测试。 9.T/C测试： 即温度循环测试。10.T/S 测试： 测试封装体抗热冲击的能力。 11.TH测试： 是测试封装在高温潮湿环境下的耐久性的实验。 12.PC测试： 是对封装体抵抗抗潮湿环境能力的测试。 13.HTS测试： 是测试封装体长时间暴露在高温环境下的耐久性实验。封装产品长时间放置在高 温氮气炉中，然后测试它的电路通断情况。 14.Precon测试： 模拟包装、运输等过程，测试产品的可靠性。 15.金线偏移： 集成电路元器件常常因为金线偏移量过大造成相邻的金线相互接触从而产生短路，造成元器件的缺陷。 16.再流焊： 先将微量的铅锡焊膏印刷或滴涂到印制板的焊盘上，再将片式元器件贴放在印制 板表面规定的位置上，最后将贴装好元器件 分印制板放在再流焊设备的传送带上。

简答： 1.芯片封装实现了那些功能？ 传递电能、传递电路信号、提供散热途径、结构保护与支持 2．芯片封装的层次 五个层次：零级层次:在芯片上的集成电路元器件间的连线工艺 第一层次：芯片层次的封装 第二层次：将第一个层次完成的封装与其他电子元器件组成的一个电路卡的工艺 第三层次：将第一个层次完成的封装组装成的电路卡组合成在一个主电路板上使之成为一个部件或子系统的工艺 第四层次：将数个子系统组装成一个完整电子产品的工艺过程 3.简述封装技术的工艺流程 硅片减薄、硅片切割、芯片贴装、芯片互联、成型技术、去飞边毛刺、切筋成形、上焊锡、打码 4.芯片互联技术有哪几种?分别解释说明 打线健合技术（WB）：将细金属线或金属按顺序打在芯片与引脚架或封装基板的焊垫上形成电路互联。 载带自动键合技术（TAB）：将芯片焊区与电子封装外壳的I/O或基板上的金属布线焊区用具有引线图形成金属箔丝连接的技术工艺。 倒装芯片键合技术(FCB):芯片面朝下，芯片焊区与基板焊区直接相连的一种方法。5.常用的芯片贴装有哪三种？请对这三种芯片贴装方法做出简单说明。 共晶粘贴法：Au-Si共晶合金粘贴到基板上 焊接粘贴法：Pb-Sn合金焊接 导电胶粘贴法：在塑料封装中最常见的方法是使用高分子聚合物贴装到金属框架上 6.请说明热压焊和超声焊的工艺原理，并指出优缺点。 将细金属线按顺序打在芯片与引脚的封装基板的焊垫上而形成电路互连。 超声焊：优点为键合温度低、键合尺寸较小且导线回绕高度较低，缺点为必须沿着金属线回绕的方向排列 热压焊：优点为导线可以球形接点为中心改变位置 7.厚膜技术的概念 使用网印与烧结方法，用以制作电阻、电容等电路中的无源元件。 8.薄膜制备的技术有哪几种？请举例说明。 溅射、蒸发、电镀、光刻工艺 9.通过厚膜与薄膜技术的比较分析，简述它们各自的优缺点 薄膜技术使用光刻工艺形成的图形具有更窄、边缘更清晰的线条。这一特点促进了薄膜技术在高密度和高频率的使用。薄膜工艺比厚膜工艺成本高，多层结构的制造极为困难，受限于单一的方块电阻率。 10.助焊剂的主要成分是什么？ 活化剂、载剂、溶剂、和其他特殊功能的添加物。

集成电路封装工艺

集成电路封装工艺 摘要 集成电路封装的目的,在于保护芯片不受或少受外界环境的影响,并为之提供一个发挥集成电路芯片功能的良好环境,以使之稳定,可靠,正常的完成电路功能.但是集成电路芯片封装只能限制而不能提高芯片的功能. 关键词: 电子封装封装类型封装技术器件失效 Integrated Circuit Packaging Process Abstract The purpose of IC package, is to protect the chip from the outside or less environmental impa ct, and provide a functional integrated circuit chip to play a good environment to make it stable an d reliable, the completion of the normal circuit functions. However, IC chip package and not only restricted to enhance the function of the chip. 引言 电子封装是一个富于挑战、引人入胜的领域。它是集成电路芯片生产完成后不可缺少的一道工序，是器件到系统的桥梁。封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。按目前国际上流行的看法认为，在微电子器件的总体成本中，设计占了三分之一，芯片生产占了三分之一，而封装和测试也占了三分之一，真可谓三分天下有其一。封装研究在全球范围的发展是如此迅猛，而它所面临的挑战和机遇也是自电子产品问世以来所从未遇到过的；封装所涉及的问题之多之广，也是其它许多领域中少见的，它需要从材料到工艺、从无机到聚合物、从大型生产设备到计算力学等等许许多多似乎毫不关连的专家的协同努力，是一门综合性非常强的新型高科技学科。 1.电子封装 什么是电子封装(electronic packaging)? 封装最初的定义是：保护电路芯片免受周围环境的影响（包括物理、化学的影响）。所以，在最初的微电子封装中，是用金属罐(metal can) 作为外壳，用与外界完全隔离的、气密的方法，来保护脆弱的电子元件。但是，随着集成电路技术的发展，尤其是芯片钝化层技术的不断改进，封装的功能也在慢慢异化。通常认为，封装主要有四大功能，即功率分配、信号分配、散热及包装保护，它的作用是从集成电路器件到系统之间的连接，包括电学连接和物理连接。目前，集成电路芯片的I/O线越来越多，它们的电源供应和信号传送都是要通过封装来实现与系统的连接；芯片的速度越来越快，功率也越来越大，使得芯片的散热问题日趋严重；由于芯片钝化层质量的提高，封装用以保护电路功能的作用其重要性正在下降。 2.部分封装的介绍 金属封装是半导体器件封装的最原始的形式，它将分立器件或集成电路置于一个金属容器中，用镍作封盖并镀上金。金属圆形外壳采用由可伐合金材料冲制成的金属底座，借助封接玻璃，在氮气保护气氛下将可伐合金引线按照规定的布线方式熔装在金属底座上，经过引线端头的切平和磨光后，再镀镍、金等惰性金属给与保护。在底座中心进行芯片安装和在

半导体封装前沿技术

最新封装技术与发展 芯片制作流程 封装大致经过了如下发展进程： 结构方面：DIP 封装(70 年代)->SMT 工艺(80 年代LCCC/PLCC/SOP/QFP)->BGA 封装(90 年代)->面向未来的工艺(CSP/MCM) 材料方面：金属、陶瓷－>陶瓷、塑料－>塑料； 引脚形状：长引线直插－>短引线或无引线贴装－>球状凸点； 装配方式：通孔插装－>表面组装－>直接安装 封装技术各种类型 一．TO 晶体管外形封装 TO （Transistor Out-line）的中文意思是“晶体管外形”。这是早期的封装规格，例如TO-92，TO-92L，TO-220，TO-252 等等都是插入式封装设计。近年来表面贴装市场需求量增大，TO 封装也进展到表面贴装式封装。 TO252 和TO263 就是表面贴装封装。其中TO-252 又称之为D-PAK，TO-263 又称之为D2PAK。D-PAK 封装的MOSFET 有3 个电极，栅极（G）、漏极（D）、源极（S）。其中漏极（D）的引脚被剪断不用，而是使用背面的散热板作漏极（D），直接焊接在PCB 上，一方面用于输出大电流，一方面通过PCB 散热。所以PCB 的D-PAK 焊盘有三处，漏极（D）焊盘较大。

二．DIP 双列直插式封装 DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100 个。封装材料有塑料和陶瓷两种。采用DIP 封装的CPU 芯片有两排引脚，使用时，需要插入到具有DIP 结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP 封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP （含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。 DIP 封装具有以下特点： 1.适合在PCB (印刷电路板)上穿孔焊接，操作方便。 2. 比TO 型封装易于对PCB 布线。 3.芯片面积与封装面积之间的比值较大，故体积也较大。以采用40 根I/O 引脚塑料双列直插式封装(PDIP)的CPU 为例，其芯片面积/封装面积=(3×3)/(15.24×50)=1:86，离1 相差很远。（PS:衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1 越好。如果封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。） 用途：DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。Intel 公司早期CPU，如8086、80286 就采用这种封装形式，缓存(Cache )和早期的内存芯片也是这种封装形式。 三．QFP 方型扁平式封装 QFP(Plastic Quad Flat Pockage)技术实现的CPU 芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100 以上。基材有陶瓷、金属和塑料三种。引脚中心距有1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。 其特点是： 1.用SMT 表面安装技术在PCB 上安装布线。 2.封装外形尺寸小，寄生参数减小，适合高频应用。以0.5mm 焊区中心距、208 根I/O 引脚QFP 封装的CPU 为例，如果外形尺寸为28mm×28mm，芯片尺寸为10mm×10mm，则芯片面积/封装面积=(10×10)/(28×28)=1:7.8，由此可见QFP 封装比DIP 封装的尺寸大大减小。 3.封装CPU 操作方便、可靠性高。 QFP 的缺点是：当引脚中心距小于0.65mm 时，引脚容易弯曲。为了防止引脚变形，现已出现了几种改进的QFP 品种。如封装的四个角带有树指缓冲垫的BQFP(见右图)；带树脂保护环覆盖引脚前端的GQFP；在封装本体里设置测试凸点、放在防止引脚变形的专用夹具里就可进行测试的TPQFP 。 用途：QFP 不仅用于微处理器（Intel 公司的80386 处理器就采用塑料四边引出扁平封装），门陈列等数字逻辑LSI 电路，而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。四．SOP 小尺寸封装 SOP 器件又称为SOIC(Small Outline Integrated Circuit)，是DIP 的缩小形式，引线中心距为1.27mm，材料有塑料和陶瓷两种。SOP 也叫SOL 和DFP。SOP 封装标准有SOP-8、SOP-16、SOP-20、SOP-28 等等，SOP 后面的数字表示引脚数，业界往往把“P”省略，叫SO （Small Out-Line ）。还派生出SOJ （J 型引脚小外形封装）、TSOP （薄小外形封装）、VSOP （甚小外形封装）、SSOP （缩小型SOP ）、TSSOP （薄的缩小型SOP ）及SOT （小外形晶

封装技术发展趋势

微电子封装技术发展趋势 电子产品正朝着便携式、小型化、网络化和多媒体化方向发展，这种市场需求对电路组装技术提出了相应的要求，单位体积信息的提高(高密度)和单位时间处理速度的提高(高速化)成为促进微电子封装技术发展的重要因素。 片式元件：小型化、高性能 片式元件是应用最早、产量最大的表面组装元件。它主要有以厚薄膜工艺制造的片式电阻器和以多层厚膜共烧工艺制造的片式独石电容器，这是开发和应用最早和最广泛的片式元件。 随着工业和消费类电子产品市场对电子设备小型化、高性能、高可靠性、安全性和电磁兼容性的需求，对电子电路性能不断地提出新的要求，片式元件进一步向小型化、多层化、大容量化、耐高压、集成化和高性能化方向发展。在铝电解电容和钽电解电容片式化后，现在高Q 值、耐高温、低失真的高性能MLCC已投放市场；介质厚度为10um的电容器已商品化，层数高达100层之多；出现了片式多层压敏和热敏电阻，片式多层电感器，片式多层扼流线圈，片式多层变压器和各种片式多层复合元件；在小型化方面，规格尺寸从3216→2125→1608→1005发展，目前最新出现的是0603(长0.6mm，宽0.3mm)，体积缩小为原来的0.88%。 集成化是片式元件未来的另一个发展趋势，它能减少组装焊点数目和提高组装密度，集成化的元件可使Si效率(芯片面积/基板面积)达到80%以上，并能有效地提高电路性能。由于不在电路板上安装大量的分立元件，从而可极大地解决焊点失效引起的问题。 芯片封装技术：追随IC的发展而发展 数十年来，芯片封装技术一直追随着IC的发展而发展，一代IC就有相应一代的封装技术相配合，而SMT的发展，更加促进芯片封装技术不断达到新的水平。 六七十年代的中、小规模IC，曾大量使用TO型封装，后来又开发出DIP、PDIP，并成为这个时期的主导产品形式。八十年代出现了SMT，相应的IC封装形式开发出适于表面贴装短引线或无引线的LCCC、PLCC、SOP等结构。在此基础上，经十多年研制开发的QFP 不但解决了LSI的封装问题，而且适于使用SMT在PCB或其他基板上表面贴装，使QFP终于成为SMT主导电子产品并延续至今。为了适应电路组装密度的进一步提高，QFP的引脚间距目前已从1.27mm发展到了0.3mm 。由于引脚间距不断缩小，I/O数不断增加，封装体积也不断加

集成电路封装与测试复习题 - 答案

一、填空题 1、将芯片及其他要素在框架或基板上布置，粘贴固定以及连接，引出接线端子并且通过可塑性绝缘介质灌封固定的过程为狭义封装 ;在次基础之上，将封装体与装配成完整的系统或者设备，这个过程称之为广义封装。 2、芯片封装所实现的功能有传递电能；传递电路信号；提供散热途径；结构保护与支持。 3、芯片封装工艺的流程为硅片减薄与切割、芯片贴装、芯片互连、成型技术、去飞边毛刺、切筋成形、上焊锡、打码。 4、芯片贴装的主要方法有共晶粘贴法、焊接粘贴法、导电胶粘贴发、玻璃胶粘贴法。 5、金属凸点制作工艺中，多金属分层为黏着层、扩散阻挡层、表层金保护层。 6、成型技术有多种，包括了转移成型技术、喷射成型技术、预成型技术、其中最主要的是转移成型技术。 7、在焊接材料中，形成焊点完成电路电气连接的物质叫做焊料；用于去除焊盘表面氧化物，提高可焊性的物质叫做助焊剂；在SMT中常用的可印刷焊接材料叫做锡膏。 8、气密性封装主要包括了金属气密性封装、陶瓷气密性封装、玻璃气密性封装。 9、薄膜工艺主要有溅射工艺、蒸发工艺、电镀工艺、

光刻工艺。 10、集成电路封装的层次分为四级分别为模块元件（Module）、电路卡工艺（Card）、主电路板（Board）、完整电子产品。 11、在芯片的减薄过程中，主要方法有磨削、研磨、干式抛光、化学机械平坦工艺、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀等。 12、芯片的互连技术可以分为打线键合技术、载带自动键合技术、倒装芯片键合技术。 13、DBG切割方法进行芯片处理时，首先进行在硅片正面切割一定深度切口再进行背面磨削。 14、膜技术包括了薄膜技术和厚膜技术，制作较厚薄膜时常采用丝网印刷和浆料干燥烧结的方法。 15、芯片的表面组装过程中，焊料的涂覆方法有点涂、 丝网印刷、钢模板印刷三种。 16、涂封技术一般包括了顺形涂封和封胶涂封。 二、名词解释 1、芯片的引线键合技术(3种) 是将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上

IC半导体封装测试流程

IC半导体封装测试流程 更多免费资料下载请进：https://www.360docs.net/doc/9e18641073.html,好好学习社区

IC半导体封装测试流程 第1章前言 1.1 半导体芯片封装的目的 半导体芯片封装主要基于以下四个目的[10, 13]： ●防护 ●支撑 ●连接 ●可靠性 图1-1 TSOP封装的剖面结构图 Figure 1-1 TSOP Package Cross-section 第一，保护：半导体芯片的生产车间都有非常严格的生产条件控制，恒定的温度（230±3℃）、恒定的湿度（50±10%）、严格的空气尘埃颗粒度控制（一般介于1K到10K）及严格的静电保护措施，裸露的装芯片只有在这种严格的环境控制下才不会失效。但是，我们所生活的周围环境完全不可能具备这种条件，低温可能会有-40℃、高温可能会有60℃、湿度可能达到100%，如果是汽车产品，其工作温度可能高达120℃以上，为了要保护芯片，所以我们需要封装。 第二，支撑：支撑有两个作用，一是支撑芯片，将芯片固定好便于电路的连接，二是封装完成以后，形成一定的外形以支撑整个器件、使得整个器件不易损坏。 第三，连接：连接的作用是将芯片的电极和外界的电路连通。

引脚用于和外界电路连通，金线则将引脚和芯片的电路连接起来。载片台用于承载芯片，环氧树脂粘合剂用于将芯片粘贴在载片台上，引脚用于支撑整个器件，而塑封体则起到固定及保护作用。 第四，可靠性：任何封装都需要形成一定的可靠性，这是整个封装工艺中最重要的衡量指标。原始的芯片离开特定的生存环境后就会损毁，需要封装。芯片的工作寿命，主要决于对封装材料和封装工艺的选择。 1.2 半导体芯片封装技术的发展趋势 ● 封装尺寸变得越来越小、越来越薄 ● 引脚数变得越来越多 ● 芯片制造与封装工艺逐渐溶合 ● 焊盘大小、节距变得越来越小 ● 成本越来越低 ● 绿色、环保 以下半导体封装技术的发展趋势图[2,3,4,11,12,13]： 图1-2 半导体封装技术发展趋势 Figure 1-2 Assembly Technology Development Trend 小型化

集成电路封装知识

集成电路封装知识 典子封装是一个富于挑战、引人入胜的领域。它是集成电路芯片生产完成后不可缺少的一道工序，是器件到系统的桥梁。封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。按目前国际上流行的看法认为，在微电子器件的总体成本中，设计占了三分之一，芯片生产占了三分之一，而封装和测试也占了三分之一，真可谓三分天下有其一。封装研究在全球范围的发展是如此迅猛，而它所面临的挑战和机遇也是自电子产品问世以来所从未遇到过的；封装所涉及的问题之多之广，也是其它许多领域中少见的，它需要从材料到工艺、从无机到聚合物、从大型生产设备到计算力学等等许许多多似乎毫不关连的专家的协同努力，是一门综合性非常强的新型高科技学科。 集成电路封装知识 典子封装是一个富于挑战、引人入胜的领域。它是集成电路芯片生产完成后不可缺少的一道工序，是器件到系统的桥梁。封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。按目前国际上流行的看法认为，在微电子器件的总体成本中，设计占了三分之一，芯片生产占了三分之一，而封装和测试也占了三分之一，真可谓三分天下有其一。封装研究在全球范围的发展是如此迅猛，而它所面临的挑战和机遇也是自电子产品问世以来所从未遇到过的；封装所涉及的问题之多之广，也是其它许多领域中少见的，它需要从材料到工艺、从无机到聚合物、从大型生产设备到计算力学等等许许多多似乎毫不关连的专家的协同努力，是一门综合性非常强的新型高科技学科。 什么是电子封装(electronic packaging)? 封装最初的定义是：保护电路芯片免受周围环境的影响（包括物理、化学的影响）。所以，在最初的微电子封装中，是用金属罐(metal can) 作为外壳，用与外界完全隔离的、气密的方法，来保护脆弱的电子元件。但是，随着集成电路技术的发展，尤其是芯片钝化层技术的不断改进，封装的功能也在慢慢异化。通常认为，封装主要有四大功能，即功率分配、信号分配、散热及包装保护，它的作用是从集成电路器件到系统之间的连接，包括电学连接和物理连接。目前，集成电路芯片的I/O线越来越多，它们的电源供应和信号传送都是要通过封装来实现与系统的连接；芯片的速度越来越快，功率也越来越大，使得芯片的散热问题日趋严重；由于芯片钝化层质量的提高，封装用以保护电路功能的作用其重要性正在下降。电子封装的类型也很复杂。从使用的包装材料来分，我们可以 将封装划分为金属封装、陶瓷封装和塑料封装；从成型工艺来分，我们又可以将封装划分为预成型封装(p re-mold)和后成型封装（post-mold）；至于从封装外型来讲，则有SIP(single in-line pack age)、DIP(dual in-line package)、PLCC(plastic-leaded chip carrier)、PQFP(p lastic quad flat pack)、SOP(small-outline package)、TSOP(thin small-outline package)、PPGA(plastic pin grid array)、PBGA(plastic ball grid array)、CS