计算机组成原理

1计算机组成原理

第一章计算机概述

1.1计算机的基本结构

1.1.1冯诺依曼计算机基本结构

提出存储程序的思想

基本内容：

1、计算机应由运算器控制器存储器输入设备输出设备组成

2、数据和程序均以二进制代码形式不加区别的存放在存储器中，存储位置由存储器的地址

指定。

3、计算机在工作时能够自动地从存储器中取出指令加以执行。

1.1.2计算机的基本组成及功能

运算器和控制器合称为中央处理器central processing unit（CPU）。CPU和存储器构成主机，输入输出设备称为外部设备。

集成CPU称为微处理器microprocessor。

1.存储器

存储器是用来存放程序和数据信息的记忆装置。

发展：电子管或继电器→水银延迟线→磁芯→半导体存储器

分类：主存储器也叫主存或内存外存储器（外存）：硬盘磁盘磁带等

主存储器通常由存储体和有关的逻辑控制电路组成。

存储体是由存储元件（磁芯半导体电路等）组成的一个存储信息的阵列。存储体被分为若干存储单元，每个单元都有自己的地址。

CPU访问某个存储单元时，先给出地址送入存储器的地址寄存器（MAR），然后经过译码电路选取相应的存储单元。读出的信息先送入数据寄存器（MDR），在送入目标部件，写入信息先进入MDR，再根据地址送入相应位置。

2.运算器

执行加减乘除和逻辑运算。

包括：加法器和能在运算开始是提供一个操作数，并在运算结束时存放运算结果的累加

寄存器、通用寄存器以及相关的输入输出控制逻辑电路。

3.控制器

控制器指挥和控制计算机各部件协调工作。

从存储器中逐条取出指令，并翻译成代码，产生各种控制信号。

计算机的各个功能部件按照统一的时钟或节拍信号工作，通常将一条指令的整个执行时间定义为一个指令周期（instruction cycle），每个指令周期划分为几个机器周期，每个机器周期分为几个时钟周期。时钟周期由主频决定。

控制器的基本任务就是根据各种指令的要求，综合有关的逻辑条件和时间条件产生相应的微命令。

分类：

组合逻辑控制器：早期，直接由组合逻辑电路产生微操作控制信号

微程序控制器：微程序设计技术，将指令执行所需的微命令变成微程序，事先存放在控制存储器中。

4.输入设备

5.输出设备

1.2计算机系统的组成

1.2.1硬件与软件

硬件：计算机的设备实体

软件：各类程序和文档。实际上是由特定算法及其在计算机中的表示所构成。软件包括系统程序应用程序各类文档。

固件：介于软件和硬件之间的实体。

1.2.2计算机系统的基本组成

1.3微型计算机的发展

1.3.1第一台微型计算机

1.3.2微型计算机的发展阶段

微型计算机以微处理器为核心，再配上大规模集成电路制作的存储器、输入输出接口电路以

及系统总线，组成微型机。

1、第一代微型计算机inter8008

2、第二代微型计算机inter8080 inter8085

3、第三代微型计算机inter8086/8088

4、第四代微型计算机inter80386

5、第三代微型计算机Pentium……

1.4微型计算机的特点与分类

1.4.1微型计算机的特点

体积小重量轻功耗低，可靠性高环境要求低，软件丰富，结构设计灵活便于组装，价格便宜1.4.2分类

按微处理器位数（字长）4 8 16 32 64位

按组装形式：单片单板（可以输入输出）多板（普通电脑）

1.4.3微型计算机的主要技术指标

1.字长：参与运算的数的基本位数。决定了寄存器加法器数据总线的位数。也反映计算精度。

2.主存容量：主存储器所能存储的信息总量。（内存）

3.运算速度：综合折算（加减乘除按比例折算）。目前普遍采用每秒钟执行的机器指令条数作为指标。MIPS（million instruction per second）作为计量单位。

4.主频率：在计算机内部有一个按某一频率产生的时钟脉冲信号，称为主时钟信号。

主时钟信号的频率称为主频，表征运算速度。

5.平均无故障运行时间

6.允许配置的外设

7.能价格比

1.5微型计算机的基本结构

主要由微处理器存储器I/O接口电路等部件组成。各部件之间通过地址总线（address bus）,

数据总线（data bus）控制总线（control bus）相互连接通信。

1、微处理器（微处理机）

执行程序命令，完成各种运算和控制功能。均为单片型。

结构：算数逻辑部件（ALU）、累加寄存器及通用寄存器组、程序计时器、指令寄存器、指令译码器、时序和控制部件。

2、主存储器（大规模集成电路组成）

Read only memory(ROM)只读存储器

Random access memory(RAM)随机存储器

ROM只读不写，断电后不丢失数据，一旦储存资料就无法再将之改变或删除。用来存储固定不变的程序和数据，比如开机程序。

RAM可读可写，断电后丢失用来存储运行中的数据。

3、总线

总线是计算机部件与部件之间进行数据信息传输的一组公共信号线以及想换的控制逻辑。它是一组能为计算机的多个部件服务的公共信息传输通路，能分时发送与接收各部件的信息。分类：地址总线（address bus）,数据总线（data bus）控制总线（control bus）统称为系统总线。

地址总线：传送地址信息。单向，由微处理器输出，位数决定微处理器可以直接访问的主存范围（直接寻址范围），位数为N，可直接寻址范围为2N 。

控制总线：传送控制信息。

4、I/O接口电路

用以控制主机与外围设备之间的信息交换与传输。

接口适配器：连接不同信号形式和数据格式设备的接口电路。

分类：串行接口并行接口

串行通信：使用一条数据线，将数据一位一位地依次传输，每一位数据占据一个固定的时间长度。

并行通信：一组数据的各数据位在多条线上同时被传输，这种传输方式.

第二章数制与编码

2.1进位计数制

2.1.1十进制数的表示

2.1.2二进制数的表示

2.1.3其他进制数的表示

2.2数制转换

2.2.1二进制数与十进制数的转换

1整数转换

2小数转换

2.2.2八进制、十六进制与二进制转换

2.3带符号数的代码表示

2.3.1真值与机器数

直接用正负号表示带符号额二进制数叫做符号数的真值。

真值经过数值化后可以在计算机中使用，叫做机器数。

2.3.2原码

原码又称为“符号-数值表示”。第一位表示符号位，0表示正数，1表示负数。

2.3.3反码

反码：对1的补数。用反码表示时，左边第1位也为符号位，0表示正数，1表示负数。

对于负数，反码数值就是将原码数值按位求反。

对于正数，反码与原码相同。

2.3.4补码

补码：对2的补数。在补码表示法中，正数的表示同原码和反码一致。对于负数，其符号位为1，数值位是将原码取反后最右边一位数加1。

2.3.5机器数的加减运算

1原码运算

正负号不参与运算

2补码运算

两数和的补码等于两数的补码的和，差用加法实现。

3反码运算

与补码一样。运算时，符号位和数值位一样参与运算，如果产生进位则加到和数的最低位，称之为“循环进位”。

反码和补码计算可以简化减法运算

2.4数的定点表示和浮点表示

2.4.1数的定点表示

定点数表示法;小数点的位置固定不变。在机器中是一个约定位置。

分类：小数点固定在最右边的称为整数，小数点固定在最左边的称为小数。

2.4.2数的浮点表示

浮点表示法：数中小数点的位置不固定。浮点数由一个整数或定点数（即尾数）乘以某个基数（计算机中通常是2）的整数次幂得到，这种表示方法类似于基数为10的科学计数法。浮点数由两部分组成：指数部分，表示小数点浮动位位置。尾数部分,表示数的符号和有效数位。小数点的移动是通过尾数的移动和阶码（2的幂次）的相应变化来实现的。

规格化：使尾数的最高位为1。

当浮点数的尾数为0或阶码最小时称为机器0。

若一个数的阶码超过上限，产生上溢，机器停止计算。

若一个数的阶码低于下限，产生下溢，机器当做机器0处理。

2.5数码和字符的代码表示

2.5.1十进制数的二进制编码

十进制的二进制编码又称为二-十进制码BCD码。有多种编码方案。

8421BCD码

将每个十进制数码用4位二进制数表示，按自然二进制数的规律排列，并且指定前面10个代码依次表示数码0~9。8421BCD码是一种有权码，每一位都有固定的权。

2421码

也是一种有权码，权分别为2421。是一种对9的自补码，即81、72、63、45互为反码。余3码

余3码是一种特殊的8421码，是由8421BCD码后面加3（二进制11）后形成.也是对9自补。两个余3码相加后要修正保持余3。

2.5.2可靠性编码

1格雷码（gray）

又叫循环码，任意两个相邻代码之间只有一位不同。减少代码改变，从而降低误码率。

2奇偶校验码

分为两部分：一部分为信息位，即要传送的信息本身；一部分是奇偶校验位，是整个代码中1的个数按预先的规定成为奇数或偶数。个数为奇时称为奇校验，个数为偶时称为偶校验。3海明校验码

目前广泛采用，如EEC（error correcting code）。实质上是多重奇偶校验码。

原理：在有效信息位中加入几个校验位形成海明码，使码距拉大，并把海明码的每个二进制位分配到几个奇偶校验组中。

4循环冗余校验码（cycle redundancy check，CRC）

通过除法运算来建立有效信息和校验位之间的约定关系。

2.5.3字符代码ASCII码

用7位二进制数表示128个不同字符。

2.6数值的机器运算

2.6.1定点加减运算

1原码加减运算

原码运算时，用变补来（求负数）进行减法运算。包括计算前变补，后变补。

2补码运算

补码运算符号位参加运算。

补码求补：连同符号位一起求反，末尾加1。

3补码的溢出判断与检测

溢出的产生：两数相加的数值超出机器允许范围时，会产生溢出，影响符号位。

检测：采用1个符号位判断，进位位判断，变形补码（双符号位补码）

2.6.2带符号数的移位和舍入操作

乘除法的实现：软件，转换为加减，专门设置乘除法器。

1带符号数的移位操作

原码的移位规则：不论正数还是负数，在左移和右移时，符号位均不变，空出位一律由0补入。

补码的移位规则：

正数：符号位不变，不论左移还是右移，空出位一律由0补入。

负数：符号位不变，左移后的空出位补0，右移后的空出位补1.

2带符号位的舍入操作

恒舍，冯诺依曼舍入法，下舍上入（0舍1入），查表舍入

2.6.3定点乘法运算

1原码一位乘法

用两个操作数的绝对值相乘，乘积的符号为两操作数的异或值（需要三个寄存器，采用累加每一位乘数的方法）。

2补码一位乘法

校正法：先换成原码在计算

比较法（Booth法）

3补码二位乘法

每次处理乘数中的两位，提高速度。

2.6.4定点除法运算

1原码除法运算

原码比较法：与手算基本相同。

恢复余数法：直接做减法进行试探。

2补码除法运算

2.6.5规格化浮点运算

1浮点加减运算

对阶→尾数加减→尾数结果规格化→舍入→溢出判断

2浮点乘除运算

相乘：阶码相加→尾数相乘→结果规格化

相除：尾数调整→阶码相减→尾数相除

第三章逻辑代数基础

3.1逻辑代数的基本原理

3.1.1逻辑代数的基本运算

与或非

3.1.2基本公式和准则

反演规则：把函数中的与换成或，或换成与，所有原变量换为反变量，反变量换为原变量，0换成1,1换成0。获得反函数。

对偶规则：把函数中的与换成或，或换成与，0换成1,1换成0，变量不进行反变换。

3.1.3基本逻辑电路

与门，或门，非门，与非门，或非门，与或非门，异或门，同或门。

3.2逻辑函数表达式的形式

3.2.1基本形式“积之和”和“和之积”

积之和：一个函数表达式由若干个积的和组成

和之积：一个函数表达式由若干个和的积组成

3.2.2标准形式

1最小项及标准积之和表达式

如果一个具有n各变量的函数的“积”项包含全部n个变量，每个变量都以原变量或反变量的形式出现，且只出现一次，则这个项称为最小项。假如一个函数完全由最小项构成，则这种函数称为标准积之和表达式。

2最大项及标准和之积表达式

如果一个具有n各变量的函数的和项包含全部n个变量，每个变量都以原变量或反变量的形式出现，且只出现一次。则这个和项为最大项。假如一个函数完全由最大项构成，则成为标准积之和表达式。

3.3逻辑函数的化简

公式化简法卡诺图化简法

第四章存储系统

4.1存储器概述

4.1.1存储器分类

1按存取方式分

随机存储器、顺序存储器（磁带）、半顺序存储器（磁盘）

2按存储介质分

半导体器件和磁性材料

3按信息的可保存性分（断电后是否保留）

非永久记忆的存储器（半导体）永久记忆的存储器（磁性）

4按存储器的读写功能分

有些半导体存储器的存储内容固定不变，只读不写，称为只读存储器ROM

既读又写的半导体存储器称为随机存储器RAM。

5按作用分

主存储器、辅助存储器、高速缓冲存储器、控制存储器

4.1.2存储器的分级结构

高速缓冲存储器cache

主存储器

外存储器

4.1.3主存储器的技术指标

存储容量、存取时间、存储周期和存储器带宽

字存储单元：存放一个机器字的存储单元，相应的单元地址叫做字地址。

字节存储单元：存放一个字节的单元，相应的单元地址叫做字节地址。

一个字节代表八个二进制单位

带宽：单位时间内存储器所存取的信息量

存储周期：连续启动两次读操作所需间隔的最小时间。

存取时间：启动一次储存器到完成该操作所经历的时间

4.2随机读写存储器

静态MOS存储器和动态MOS存储器（DRAM）

4.2.1、SRAM存储器

由存储体、读写电路、地址译码电路和控制电路等组成。

大容量存储器中，把各个字的同一位组织在一个集成片中。

读写操作：首先由地址总线给出地址信号，发出控制信号，最后在数据总线上进行数据交流。存储器扩展方法：字扩展，位扩展，字位同时扩展

4.2.2、DRAM存储器

比SRAM集成更高。

刷新方式：集中式、分散式、异步式

4.2.3高性能主存储器

EDRAM芯片EDRAM内存条

4.3只读存储器和闪存存储器

4.3.1只读存储器

分类：掩模式只读存储器、一次编程只读存储器、多次编程只读存储器

4.3.2闪存存储器

特点：固有的非易失性、廉价的高密度、可直接执行、固态性能

4.4Cache存储器

4.4.1基本原理

功能：是主存的缓冲存储器，由高速的SRAM组成

4.4.2替换算法

最不经常使用算法、近期最少使用算法、随机替换

4.4.3写操作策略

写回法、全写法、写一次法

4.5虚拟存储器

指的是主存-外存层次。

页式虚拟存储器、段式虚拟存储器、段页式虚拟存储器

4.6内存的分类和使用

4.6.1按外观分

DRAM分类：内存条、双列直插内存芯片

4.6.2按运行特征分

FPM快速页面模式随机存取存储器、EDO扩展数据输出随机存存储器、SDRAM同步动态随机存取存储器、DDR双倍率RAM（主流）、RDRAM存储器总线是动态随机存取存储器（外加散热片）

4.6.3内存条的结构

内存芯片（电容和晶体管）、SPD（serial presence detect）内存条信息、排阻（10欧姆22欧姆）、电容、电路板（PCB）

封装技术

TSOP2封装、BGA封装、BLP封装

4.7磁带存储器

存储原理：将粒子磁化，根据磁化方向表示0和1 。

磁记录方式：归零制、归饱和制、不归零制、不归零1制、调相制、调频制、改进调频制4.8磁盘存储器

分类：软盘、硬盘

技术指标：记录密度、存储容量、寻道时间、寻区时间、寻址时间（寻道时间与寻区时间之和）

4.9光盘存储器

使用光学方式进行信息读写，

一次写入多次读出光盘原理：写“1”时，发出激光束，在写1处打洞。

只读光盘：激光打洞制作母版，复制批量生产。

可擦光盘：原理分为热致效应、光子导致效应、光子激活效应

第五章指令系统

5.1指令格式与寻址方式

格式：操作码与地址码

操作码：指定相应的硬件要完成的工作

地址码：寻找运算所需的数据，确定操作数（源操作数和目标操作数）。

源操作数存放运算数据，目标操作数还要存放运算结果。

根据地址码的个数分为零地址指令、单地址指令、双地址指令、三地址指令、多地址指令。

5.1.2简单寻址方式

寻址方式：多字长指令、不增加指令长度（改变指令结构）

5.1.3一般寻址方式

隐含寻址、立即寻址、直接寻址、间接寻址、寄存器直接寻址、寄存器间接寻址、变址寻址、自动变址寻址、基址寻址、基址加变址寻址

5.2指令种类

1.数据传送类

数据传送指令、数据交换指令、压栈与退栈指令

栈：主存中专门用来存放数据的一个特定区域。

2.算术逻辑类

算术运算指令、逻辑运算指令、移位指令

3.字符串处理指令

4.输入输出指令

5.中断指令、特权指令、陷阱指令

6.转移指令

7.转子指令与反主指令

5.3指令执行方式

顺序执行、重叠执行流水线

5.4精简指令系统计算机（RISC）技术

5.5 8086/8088指令系统

5.5.1数据传送指令

通用数据传送指令、累加器专用传送指令、地址传送指令、标志传送指令

5.5.2算术运算指令

5.5.3逻辑运算和移位指令

5.5.4串操作指令

5.5.5转移指令

5.5.6控制器控制指令

第六章中央处理器

6.1中央处理器的功能和组成

结构：控制单元、算术逻辑单元、存储单元

6.1.1功能

6.1.2结构

运算器、控制器、寄存器组

6.2控制器的功能与结构

6.2.1控制器的功能

向计算机各功能部件发出协调运行每一步所需的控制信号。

指令流出控制、指令分析与执行控制、指令流向控制、程序运行环境的建立与保护、对总线的管理和控制

控制器结构：操作控制部件、指令寄存器、指令译码器、程序计数器、变址寄存器、地址运算部件、时钟脉冲

6.3时序

6.3.1时序控制方式

同步、异步

第七章中断系统

7.1中断的基本概念

中止现行程序专区执行紧急任务的过程叫做中断

7.1.1中断问题的提出

7.1.2中断的作用

7.1.3中断过程：中断请求、中断响应、状态保存、中断屏蔽、中断处理、恢复、返回

7.1.4中断源和中断类型

引起中断的事件及发生中断请求的来源叫做中断源。

7.1.5单极中断和多级中断

7.2中断的结构

7.2.1中断请求的提出与屏蔽

7.2.2中断请求的传送和中断的优先排队

7.3中断响应及响应的条件

条件：中断源有中断请求，CPU允许中断

7.4向量中断

响应中断时，由硬件直接产生一个固定地址，由向量地址指出终端服务程序的入口，称为向量中断。又分为单向量中断、多向量中断

7.5终端服务处理

准备段、本体断、恢复段

第八章系统总线

8.1总线的出现

8.2总线的分类

8位、16位、32位、64位

片内总线、系统总线（数据总线、地址总线、控制总线）、通信总线（串行、并行）

8.3总线特性及性能指标

特性指标：总线宽度、标准传输率、时钟同步/异步、总线复用、信号线数、总线控制方式8.4总线结构

单总线、多总线

8.5总线判优控制

链式查询、计时器定时查询、独立请求方式

8.6总线通信控制

同步通信、异步通信、半同步通信、分离式通信

8.7 IEEE-796总线

8.8ISA总线、EISA总线、

8.9局部总线

8.10外部总线

通用串行总线（USB）

4线电缆，两条供电（5V），两条传输，信号线阻抗90Ω，差模方式串行标准总线RS-232C

数据终端设备和数据通信设备之间连接，25针，22个已定义。

第九章输入输出系统

9.1程序直接控制方式

9.2程序中断控制方式

9.3DMA输入输出方式

9.4通道和I/O处理机方式

9.5 I/O处理机方式