显示器驱动电路设计

顯示器驅動電路設計積體化基本實驗 顯示器驅動電路設計積體化基本實驗 設計積體化
Schematic 與 Symbol 電路設計圖繪製
一、 實驗目的：
讓學員了解積體電路設計發展環境 Cadence 之相關設定與使用，利用 其環境來設計與繪製一反向器之範例電路圖。
二、 實驗原理：
人類於數十年前發展出純固態的電晶體元件，因為這種以半導體材 (現以 Si 為主流)料為主所製作的電晶體的體積很小，且便宜，因此迅速取 代了真空管在電子工業上的地位；積體電路是將各種電路組件包括電阻、 電容及電晶體集積連接於半導體表面而形成的電路。在半導體工業裡，也 是與其他產業有一樣要持續改進的地方就是成本問題；在 1970 初期，一 種可大幅降低設計費用的革命發生，電腦輔助設計 (Computer Aided Design ;CAD) ，是個能照應許多設計細節的強力工具，雖然模擬並不會 完全消除實驗所帶來的助益，但卻可為發展新一世代的技術省下一筆昂貴 的技術。
三、 實驗儀器與設備：
個人電腦、工作站、電路模擬軟體(Hspice)、遠端連線軟體
四、 實驗步驟：
4.1 4.2 Cadence 之設定- 在使用者根目錄下開一工作目錄，copy 相關設計檔案 cds.lib 及 display.drf 至工作目錄下。 於工作目錄下執行-icfb&，則出現如下圖示CIW (Command Interpreter Window)，選取Library設定。

輸入使用者設定的 library name 和 library path
4.3 鍵入 technology file 為 035ms.tf
4.4
在 CIW 視窗下選取 New 一個 Cellview 檔案如下圖，填入 Cell Name，選 取 Tool 下拉式選單之 Composer-schematic，按 OK 後即會出現工作視窗。
4.5 電路元件拉取 - 選 Add → Component，此時會出現一Add instance form， 點 選 上 一 Browse 鈕 ， 則 出 現 一 library browse 視 窗 ， 選 取 Library 之 analogLib ，再分別將 pmos4 、nmos4、VDD 與GND按鈕上之Symbol點一 下，將 Mouse 移至schematic layout window 內適當位置點一下，你將會看 到各元件會一一出現。

4.5
I/O設定 - 選Add → pin，此時會出現一 pin form，在名稱上打入你的輸入 埠名，在下拉式選單選取所需要之Direction，將 Mouse 移至 schematic layout window 內適當位置點一下放置定位。

4.6
電路連線 - 再則一樣 Add → wire (narrow) 利用 Mouse 左鍵把適當之點 ， 連接起來，即可得一 inverter 之 schematic view。
4.7 Symbol Cellview 繪製 - 選 Design→Check and Save，看看 CIW window 是 否有錯誤，若無錯誤，則可進行 symbol view 之產生。選 Design → Create Cellview → From Cellview，接連會出現幾個 forms，Mouse 左鍵皆選 OK， 即 可 產 生 系 統 預 設 之 symbol cellview ， 如 下 圖 。

4.8 在 Symbol layout window 編輯使用者欲表示之邏輯電路圖，把紅框框 （Selection Box）與綠框框拿掉，選 Add → Shape，依照可使用之 tool 繪製 如下圖。
五、 實驗問題與討論
請問最小線寬是指什麼？

六、進階小挑戰
試畫出 NAND、NOR 之 Schematic 與 Symbol。

單元二
一、實驗目的：
HSPICE 電路模擬
藉由 HSPICE 模擬電路實作後之相關特性。
二、實驗原理：
Hspice 全名為” Simulation Program with Integrate Circuit Emphasis”， 其功能為模擬電晶體層次的電路特性，可做直流分析、穩態分析、交流小 訊號分析…等，並可將其輸出結果利用圖形輸出的方式呈現給使用者。 Hspice 檔案形式為*.sp，為描述整個電路的情形，可根據使用者的需要， 加入相關需要分析的語法。
三、實驗儀器與設備：
個人電腦、工作站、電路模擬軟體(Hspice)、遠端連線軟體
四、實驗步驟：
4.1 在 CIW 視窗，選取 File → Export → CDL…轉出 Schematic 檔案，出現 以下視窗，設定 Run Directory、Output File…後按 OK 轉出檔案。
4.2
藉由檔案傳輸軟體，抓取轉出之 invert.sp 檔至個人電腦裡，適當修改其 電路描述，將 NM→nch，PM→nch…等，與欲分析之語法，以下為反向 器之 HSPICE 語法：
*******************************************************************

* auCdl Netlist: * Library Name: inv1 * Top Cell Name: inv1 * View Name: schematic * Netlisted on: Aug 31 17:18:56 2005 ******************************************************************* *.EQUATION *.SCALE METER *.MEGA .PARAM .GLOBAL vdd! + gnd! *.PIN vdd! *+ gnd! ******************************************************************* * Library Name: inv1 * Cell Name: inv1 * View Name: schematic ******************************************************************* *.SUBCKT inv1 vin vout *.PININFO vin:I vout:O MM1 vout vin gnd! gnd! Nch W=2u L=1u MM0 vout vin vdd! vdd! Pch W=4u L=1u *.ENDS Vdd! Vdd! 0 dc 3.3v .op .option post .lib "mm0355v.l" tt Vin vin 0 pulse(0v 3.3v 0n 0n 0n 10n 20n) .tran 0.1n 100n .temp 25 .end

4.3
開啟 Hspice 軟體，載入欲模擬之檔案，選取 Simalulation 開始模擬。
4.3
模擬完成後，選取 Avanwaves，即會出現下列視窗。
4.4
選取所模擬結果，其反向器的結果如下圖所示。

五、實驗問題與討論
轉出之.sp 檔，再使用 Hspice 模擬前，須自行加入定義或描述的語法有哪 些？試舉三種。
六、進階小挑戰
試模擬 NAND、NOR 之波型圖。

單元三
一、 實驗目的：
積體電路實體 Layout 圖繪製
讓學員了解實際製作積體電路的擺置方法與位置。
二、實驗原理：
採用TSMC 0.35um 2P4M製程來layout 一反向器之實體圖，需遵照 TSMC相關的Design Rules來完成。以下為電晶體圖與積體電路實體層之對 照原理圖。
三、 實驗儀器與設備：
個人電腦、工作站、電路模擬軟體(Hspice)、遠端連線軟體
四、 實驗步驟：
4.1 在 CIW 視窗下選取 New 一個 Cellview 檔案如下圖，填入 Cell Name，選 取 Tool 下拉式選單之 Virtuoso，按 OK 後即會出現工作視窗。

左邊的視窗為 Layout 過程各層 layer 的定義名稱，稱為 Layer Selection Window (LSW)，右邊為編輯視窗。
4.2 反向器的 layout 須使用 thin oxide layer, poly layer, pimp layer for PMOS, cont (contact) layer，mt1 layer（metal1)。 4.3 根據 Design rules 來完成一 CMOS 反向器如下圖。
1.PMOS
2.這是body因為mos為四端元件 3.pmos的body加NIMP 4.pmos加PIMP
5.所以nmos同理 剛好跟pmos相反
五、 實驗問題與討論
何謂 2P4M 製程？

六、進階小挑戰
試畫出 NAND、NOR 之 Layout 佈局圖。

單元四
一、 實驗目的：
Calibre 電路驗證
完成之前三個單元實驗後，再使用 Calibre 裡的，DRC 與 LVS 檢查電 路的正確性。
二、實驗原理：
使用 Calibre 驗證軟體，對 Layout 檔進行 DRC(Design Rule Check)檢 查，是否有違反 Design Rule 的情形，再做修正。之後利用 LVS(Layout v.s Schematic)對照 Schematic 檔與 Layout 檔是否正確無誤。
三、實驗設備與儀器：
個人電腦、工作站、電路模擬軟體(Hspice)、遠端連線軟體
四、實驗步驟：
4.1 在 CIW 視窗，選取 File → Export → Stream…轉出 layout 檔案，出現以下 視窗，設定 Run Directory、Output File…後按 OK 轉出檔案。
4.2
DRC 驗證 - 選 Virtuoso 視窗上之 Calibre → Run DRC 則出現下列視窗

4.3 設定好相關檔案後，選取 Run DRC 進行驗證，如 Layout 圖無違反設計規則， 則會出現下圖，即完成電路實體佈局。

4.4 4.5
同 Hspice 轉出.sp 檔同。 LVS 驗證 - 選 Virtuoso 視窗上之 Calibre → Run LVS 則出現下列視窗
4.5
設定好相關檔案 如*.sp 檔 *.gds 檔等 選取 Run LVS 進行驗證 如 Layout ， 、 ， ， 檔與 Schematic 檔正確無誤，則會出現下圖。

五、實驗問題與討論：
何謂 DRC、LVS？
六、 進階小挑戰
試驗證 NAND、NOR 電路圖。

※單元五
一、 前言
Op-Amp 示範電路
目前液晶顯示器已經廣泛應用於各式各樣的電子產品中，如電腦螢幕、 液晶電視；及一些可攜性資訊產品，如行動電話、數位相機、個人數位助 理等。近幾年來液晶顯示器之相關產品大幅成長，主要是由於液晶顯示器 具有輕薄化、低耗電等優點，但應用於不同的產品上，液晶驅動電路設計 就有不同考量，比如在可攜性產品上，為了使液晶顯示器使用時間更長， 驅動電路相對地要具有低功率消耗特性；如果應用於大面積的顯示器上， 驅動電路就要有高速驅動大負載的能力，. 另外，一般的消費者也許會感到有點意外，液晶顯示器的刷新速度竟 然無法跟上視訊系統。他們不知道電腦顯示器等應用可以容忍較慢的像素響 應時間，但電視廣播的要求則完全不同。若以隔行掃描為例，則每半個訊框 的數據必須在 1/60 秒或 1/50 秒之內全部捕獲。運動影像的電視畫面比每訊 框影片更為細緻。此外，播放電視影像的訊框速率比電影院的播放速度更 快。電視的播放速度如此高，因此電視機需要具備較快的響應時間。對於高 解析電視機來說，響應時間尤其具有舉足輕重的作用。但對於其它視訊系統 來說，響應的快慢並不那麼重要。 基於以上的原因，液晶電視機必須採用響應時間補償(RTC)過驅動電路 模組，以便為液晶顯示器的較慢光學響應提供補償。因此，其中提供響應 時間補償的驅動電路裡，最基本且重要的基本電路，莫過於 OP-Amp 了。
二、 Op 原理簡介
運算放大器通常分為 Two stage OP-Amp 與 Fold Cascode OP-Amp 或前 ， 兩種形式折衷這三種形式。 以 Two stageOP-Amp 為例，通常可將其分成四個小區塊，來瞭解整個 運算放大器的構造以及工作原理如下： 1) Input stage：主要是以一個平衡輸出的差動放大電路為中心，它的作用除 了提供大部分的電壓增益之外，也負責提供整個運算放大器 的輸入阻抗。 2) Intermediate stage：一個非平衡輸出的差動放大電路，目的則在於提供進 一步的電壓增益。 3) Level shifting stage：它的用途是把第二級差動放大輸出信號的直流電壓 拉回零點。 4) Output stage：加以一個放大器增大電壓，增強運算放大器提供輸出電流 的能力。

三、Op-Amp 積體電路示範設計
3.1 Schematic 圖
上圖為 Two-stage Op-Amp 完整電路 3.2 Hspice 模擬波形圖
Gain=90db
Phase M arg in = 55°
增益與相位邊限模擬

3.3 晶片實體 Layout 圖