MOS阈值电压VT

MOS阈值电压VT
MOS阈值电压VT

晶体管阈值电压

晶体管阈值电压(Threshold voltage):

场效应晶体管(FET)的阈值电压就是指耗尽型FET的夹断电压与增强型FET的开启电压。

(1)对于JFET:

耗尽型JFET的沟道掺杂浓度越高, 原始沟道越宽,则夹断电压就越高;温度升高时,由于本征载流子浓度的提高和栅结内建电势的减小, 则夹断电压降低。

对于长沟道JFET,一般只有耗尽型的器件;SIT(静电感应晶体管)也可以看成为一种短沟道JFET,该器件就是增强型的器件。

(2)对于MOSFET:

*增强型MOSFET的阈值电压VT是指刚刚产生出沟道(表面强反型层)时的外加栅电压。

①对于理想的增强型MOSFET(即系统中不含有任何电荷状态,在栅电压Vgs = 0时,半导体表面的能带为平带状态),阈值电压可给出为VT = ( SiO2层上的电压V i ) + 2ψb = -[2εεo q Na ( 2ψb )] / Ci + 2ψb ,式中V i ≈ (耗尽层电荷Qb) / Ci,Qb =-( 2εεo q Na [ 2ψb ] ),Ci是单位面积的SiO2电容,ψb是半导体的Fermi势(等于本征Fermi能级Ei与Ef之差)。

②对于实际的增强型MOSFET,由于金属-半导体功函数差φms 和Si-SiO2系统中电荷的影响, 在Vgs = 0时半导体表面能带即已经发生了弯曲,从而需要另外再加上一定的电压——“平带电压”才能使表面附近的能带与体内拉平。

因为金属-半导体的功函数差可以用Fermi势来表示:φms = (栅金属的Fermi势ψG )-(半导体的Fermi势ψB ) ,ψb = ( kT/q ) ln(Na/ni) ,对多晶硅栅电极(通常是高掺杂),ψg≈±0.56 V [+用于p型, -用于n型栅]。而且SiO2/Si 系统内部和界面的电荷的影响可用有效界面电荷Qf表示。从而可给出平带电压为Vfb = φms-Qf /Ci 。

所以,实际MOSFET的阈值电压为VT = -[2εεo q Na ( 2ψb )] /Ci + 2ψb +φms-Qf /Ci 。

进一步,若当半导体衬底还加有反向偏压Vbs时,则将使沟道下面的耗尽层宽度有一定的增厚, 从而使阈值电压变化为:VT = -[2εεo q Na ( 2ψb+Vbs )] /Ci + 2ψb +φms-Qf /Ci 。

在制造MOSFET时,为了获得所需要的VT值和使VT值稳定,就需要采取若干有效的技术措施;这里主要是控制Si-SiO2系统中电荷Qf :其中的固定正电荷(直接影响到VT 值的大小) 与半导体表面状态和氧化速度等有关(可达到<1012/cm2); 而可动电荷(影响到VT值的稳定性) 与Na+等的沾污有关。因此特别需要注意在氧化等高温工艺过程中的清洁度。

*耗尽型MOSFET的阈值电压VT是指刚好夹断沟道时的栅极电压。情况与增强型器件的类似。

(3)对于BJT,阈值电压VTB是指输出电流Ic等于某一定值Ict (如1mA) 时的Vbe 值。由VTB = (kT/q) ln(Ict/Isn) 得知:a)凡是能导致Ic发生明显变化的因素(如掺杂浓度和结面积等),却对VTB影响不大,则BJT的VTB可控性较好;b) VTB 对于温度很敏感,将随着温度的升高而灵敏地降低,则可用VTB值来感测温度。[1]

MOS阈值电压VT

阈值电压vt是mos晶体管一个显要电型号参数,也是在制造工艺中显要控制型号参数。vt 大小对及一致性对电路乃到电子集成系统性能具有决定性影响。多少因素将对mos晶体管阈值电压值产生影响呢? 阈值电压数学表达式是:

式中±号对nmos管取负号,而对pmos管取正号。

式中qox 为栅氧化层中固定正电荷密度;

qss为栅氧化层中可动正电荷密度;

cox为单位面积栅氧化层电容,及栅氧化层厚度tox成反比;

qb为衬底掺杂杂质浓度耗尽层中电荷,nmos管使用p型硅为衬底,此值为负,pmos管使用n型硅为衬底,此值为正;

2φf为决定强反型环境2倍体内费米势,nmos管使用p型硅为衬底,此值为负,pmos管使用n型硅为衬底,此值为正;

φms为金属半导体功函数差,

铝栅工艺为-0.3v,硅栅工艺为+0.8v。

可见对铝栅工艺pmos晶体管该式为负值,即增强型pmos晶体管很轻松得到;而为了得到增强型nmos晶体管则条件第3项与第4项的与,大于第1项与第2项的与。

第一个影响阈值电压因素是作为介质二氧化硅(栅氧化层)中电荷qss对及电荷性质。这种电荷通常是由几种原因产生,其中一部分带正电,一部分带负电,其净电荷极性显然会对衬底表面产生电荷感应,从而影响反型层形成,或者是使元件耗尽,或者是阻碍反型层形成。qss 通常为可动正电荷。

第二个影响阈值电压因素是衬底掺杂浓度。从前面研究可知,要在衬底上表面产生反型层,必须施加能够将表面耗尽并且形成衬底少数载流子积累栅源电压,这个电压大小及衬底掺杂浓度有直接关系。衬底掺杂浓度(qb)越低,多数载流子浓度也越低,使衬底表面耗尽与反型所需电压vgs越小。

所对,衬底掺杂浓度是一个显要型号参数,衬底掺杂浓度越低,元件阈值电压数值将越小,反的则阈值电压值越高。对于一个成熟稳定工艺与元件基本构造,元件阈值电压调整,主要通过改变衬底掺杂浓度或衬底表面掺杂浓度进行。衬底表面掺杂浓度调整是通过离子注入杂质离子进行。

第三个影响阈值电压因素是由栅氧化层厚度tox决定单位面积栅电容大小。

单位面积栅电容及栅氧化层厚度tox关系由下式决定:

式中是二氧化硅栅氧化层介电常数,

是二氧化硅栅氧化层厚度。

显而易见,单位面积栅电容越大,电荷数量变化对vgs变化越敏感,元件阈值电压则越小。实际反应是,栅氧化层厚度越薄,单位面积栅电容越大,相应阈值电压数值越低。但因为栅氧化层越薄,氧化层中场强越大,因此,栅氧化层厚度受到氧化层击穿电压限制。选择使用其他介质材料做栅介质是当前工艺中一个方向。例如选择使用氮氧化硅sinxoy 代替二氧化硅是一个微电子技术信息发展方向。正在研究成果其它具有高介电常数材料,称为高k栅绝缘介质。

第四个对元件阈值电压具有显要影响型号参数是栅材料及硅衬底功函数差φms数值,这与栅材料性质对及衬底掺杂种类关于,在一定衬底掺杂环境下,栅极材料种类与栅极掺杂环境都将改变阈值电压。对于对多晶硅为栅极元件,元件阈值电压因多晶硅掺杂种类对及掺杂浓度而发生变化。

可见,在正常环境下,很轻松得到增强型pmos管。为了制得增强型nmos管,则需注意减少qss,qox,增加qb。使用硅栅工艺对制做增强型nmos管与绝对值小增强型pmos管有利。小结:影响mos晶阈值电压vt 因素:

第一个影响阈值电压因素是作为介质二氧化硅(栅氧化层)中电荷qss对及电荷性质。

第二个影响阈值电压因素是衬底掺杂浓度qb。

第三个影响阈值电压因素是由栅氧化层厚度tox决定单位面积栅电容大小。

第四个对元件阈值电压具有显要影响型号参数是栅材料及硅衬底功函数差φms数值。

铝栅φms为-0.3v,硅栅为+0.8v。所对硅栅nmos元件相对于铝栅nmos元件轻松获得增强型元件。

相关主题
相关文档
最新文档