《计算机组成原理》课程设计报告
电子信息学院实验报告书
课程名：《计算机组成原理》题目：
实验类别【验证】
班级：
学号：
姓名：
目录
第一章实训任务概述 (4)
1.1实训目的 (4)
1.2 实训任务 (4)
第二章设计内容 (6)
2.1 指令的执行流程 (6)
2.1.1“异或”指令 (6)
2.1.2读取指令 (6)
2.1.3 “ADD”指令 (6)
2.2 储存器 (7)
2.3 运算器 (7)
2.4 硬件系统 (7)
2.4.1计算机硬件组成 (7)
2.4.2 采用门电路设计一个8位的全加器电路 (9)
2.4.3 定点补码加减法装置逻辑框图 (10)
2.5 模型机综合实验 (11)
2.5.2 转移实验 (11)
第三章图表格式 (12)
2
3.1“异或”指令 (12)
3.2 读取指令 (12)
3.3“ADD ”指令 (13)
3.4 储存器 (14)
3.5 设计计算机运算器 (16)
3.6 了解计算机硬件系统 (22)
3.6.1 8位全加器 (22)
3.6.2 定点补码加减法逻辑图 (23)
3.7 运算器的逻辑组成及设计模型及综合实验 (23)
3.7.1移位/取反实验 (23)
3.7.2 转移实验 (25)
第四章个人总结 (27)
4.1 主要结论.......................................................................................................... 错误!未定义书签。
4.2 对实训的认识................................................................................................. 错误!未定义书签。参考文献 (28)
致谢 (29)
3
第一章课设任务概述
1.1课设目的
通过本周的课设，使我们对计算机组成与体系结构这门课有一个更深入的了解。主要要了解计算机的硬件组成、微操作以及储存器中的地址变换等。将我们在课堂上所学的理论知识应用于实践。
1.2 课设任务
1、参考给出的或者课本上的计算机的硬件（应有中断功能）组成，写出完成下面给定的指令格式的指令的执行流程；
（1）累加器内容完成“异或”运算
“异或”指令的指令格式
（2）把一个内存单元中的内容读到所选择的一个累加器中。
(3)以下五条机器指令为选做题目，给出指令执行流程（选做要求：(组号mod 5)+1=红色题目编号）：IN（输入）、ADD（二进制加法）、STA（存数）、OUT（输出）、JMP（无条件转移），其指令格式如下：
助记符机器指令码说明
①IN 0000 0000 “I NPUT DEVICE”中的开关状态→R0
②ADD addr 0001 0000 ×××× R0+[addr] →R0
③STA addr 0010 0000 ×××× R0→ [addr]
④OUT addr 0011 0000 ×××× [addr] →BUS
⑤JMP addr 0100 0000 ×××× addr→PC
4
2、以下三道为选做题目（选做要求：(组号mod 3)+1=红色题目编号）
①某机器中，已知配有一个地址空间为(0000—1FFF)16的ROM区域，现在用几个SRAM芯片（8K×8位）形成一个16K×16位的RAM区域，起始地址为2000H。假
设SRAM芯片有CS和WE控制端，CPU地址总线A
15——A
，数据总线为D
15
——
D
，控制信号为R / W（读 / 写），MREQ（当存储器读或写时，该信号指示地址总线上的地址是有效的）。要求：
（1）满足已知条件的存储器，画出地址码方案。
（2）画出ROM与RAM同CPU连接图。
②要求用128K×16位的SRAM芯片设计512K×16位的存储器，SRAM芯片有两个控制端：当 CS
有效时该片选中。当W/R=1时执行读操作，当W/R=0时执行写操作。用64K×16位的EPROM 芯片组成128K×16位的只读存储器。试问：。
<1>数据寄存器多少位？
<2>地址寄存器多少位？
<3>共需多少片EPROM?
画出此存储器组成框图。
③某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM芯片
(8K×8)形成40K×16位的RAM区域，起始地址为6000H,假定RAM 芯片有和信号控制端。CPU的地址总线为A15-A0，数据总线为D15-D0，控制信号为R/(读/写)，(访存)，要求：
（1）画出地址译码方案。
（2）将ROM与RAM同CPU连接。
3、设计计算机运算器（包括逻辑框图与指令系统，以及各指令的微程序流程图）
4、了解计算机的硬件系统。就计算机的某些硬件组成部分，说明对其认识。
（1）采用门电路设计一个8位的全加器电路
（2）定点补码加减法装置逻辑框图
5
5、运算器的组成及设计模型机综合实验。
第二章设计内容
2.1 指令的执行流程
2.1.1“异或”指令
“异或”指令的指令格式
（DR:数据寄存器 SR：源寄存器）
这条指令实现将目标寄存器DR的内容与源寄存器SR的内容相异或并将结果存入目标寄存器DR的功能。
2.1.2读取指令
把源寄存器SR中的内容读到目标寄存器DR中。
2.1.3 “ADD”指令
以下五条机器指令为选做题目，给出指令执行流程（选做要求：(组号mod 5)+1=红色题目编号）：IN（输入）、ADD（二进制加法）、STA（存数）、OUT（输出）、JMP（无条件转移），其指令格式如下：
助记符机器指令码说明
②ADD addr 0001 0000 ×××× R0+[addr] R0
6
2.2 储存器
②要求用128K×16位的SRAM芯片设计512K×16位的存储器，SRAM芯片有两个控制端：当 CS 有效时该片选中。当W/R=1时执行读操作，当W/R=0时执行写操作。用64K×16位的EPROM 芯片组成128K×16位的只读存储器。试问：。
<1>数据寄存器多少位？
<2>地址寄存器多少位？
<3>共需多少片EPROM?
此存储器组成框图。
2.3 运算器
设计计算机运算器（包括逻辑框图与指令系统，以及各指令的微程序流程图）。
指令系统是指计算机系统所有指令的集合，微程序是指实现一条机器指令功能的微指令序列，微指令是指实现一定操作功能的一组微命令，微命令对应着相应的微操作。
这次课程设计我们设计了TRA、JIA、JIAN、YU、HUO等微指令。
2.4 硬件系统
2.4.1计算机硬件组成
了解计算机的硬件系统。就计算机的某些硬件组成部分，说明对其认识。
答：构成计算机的一般有“5大部分”，分别为：运算器、控制器、储存器、输入设备和输出设备。
(1)运算器
7
运算器用来实现算术运算和逻辑运算。主要由：算术逻辑单元（ALU）、累加器、状态寄存器、通用寄存器组等组成。算术逻辑运算单元（ALU）的基本功能为加、减、乘、除四则运算，与、或、非、异或等逻辑操作，以及移位、求补等操作。计算机运行时，运算器的操作和操作种类由控制器决定。运算器处理的数据来自存储器；处理后的结果数据通常送回存储器，或暂时寄存在运算器中。与Control Unit共同组成了CPU的核心部分。
（2）控制器
控制器根据指令的功能产生相应的控制信号，控制其它部分的工作以便实现指令的功能。主要由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成，它是发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。控制器工作的实质就是解释程序，它每次从存储器读取一条指令，经过分析译码，产生一系列操纵计算机其他部分工作的控制信号（操作命令），发想各个部件，控制各部件动作，是整个机器连续，有条不紊地运行。高级计算机中的控制器可以改变某些指令的顺序，以改善性能。
对所有CPU而言，一个共同的关键部件是程序计数器，它是一个特殊的寄存器，记录着将要读取的下一条指令的存储器中的位置。
（3）储存器
存储器用来存放数据和程序。主要功能是存储程序和各种数据，并能在计算机运行过程中高速、自动地完成程序或数据的存取。存储器是具有“记忆”功能的设备，它采用具有两种稳定状态的物理器件来存储信息。这些器件也称为记忆元件。在计算机中采用只有两个数码“0”和“1”的二进制来表示数据。记忆元件的两种稳定状态分别表示为“0”和“1”。日常使用的十进制数必须转换成等值的二进制数才能存入存储器中。计算机中处理的各种字符，例如英文字母、运算符号等，也要转换成二进制代码才能存储和操作。
（4）输入设备
用于把原始数据和处理这些数据的程序输入到计算机中。是计算机与用户或其他设备通信的桥梁。输入设备是用户和计算机系统之间进行信息交换的主要装置之一。键盘，鼠标，摄像头，扫描仪，光笔，手写输入板，游戏杆，语音输入装置等都属于输入设备。输入设备（InputDevice）是人或外部与计算机进行交互的一种装置，用于把原始数据和处理这些数的程序输入到计算机中。计算机
8
能够接收各种各样的数据，既可以是数值型的数据，也可以是各种非数值型的数据，如图形、图像、声音等都可以通过不同类型的输入设备输入到计算机中，进行存储、处理和输出。
（5）输出设备
用于数据的输出。是计算机的终端设备，用于接收计算机数据的输出显示、打印、声音、控制外围设备操作等。也是把各种计算结果数据或信息以数字、字符、图像、声音等形式表示出来。常见的有显示器、打印机、绘图仪、影像输出系统、语音输出系统、磁记录设备等。
2.4.2 采用门电路设计一个8位的全加器电路
图2.4.2.1 1位全加器
输入输出
9
Si=Ai⊕Bi⊕Ci-1
Ci=AiBi+(Ai⊕Bi)Ci-1
2.4.3 定点补码加减法装置逻辑框图
进行加减运算时，最少要有两个数据寄存器，存放加数和被加数。还要设置一个实现加法运算的全加器。运算结果通常放在被加数寄存器中，所以被加数寄存器又叫累加寄存器。
定点补码加减法装置的逻辑框图如图3-3所示，其中A寄存器为累加寄存器，用于存放被加数或被减数以及运算结果；B寄存器为接收数据寄存器，用于接收由主存读出的数据，存放加数或减数；Q为加法器，实现加法运算。加法器的数据输入端有两个，分别接收A寄存器和B寄存器的数据，加法过程中相邻各位间的进位关系在内部已逐位连好，图３-３中未表示出来。加法器最低位之进位Cn+1单独引出，以便实现变补运算时，末位加1的需要。
加法器的B数据输入端用于在加法运算时送入B的值，由B寄存器的触发器Q端输出；在做减法运算时，实际上送入加法器的数据是B的反码，加法器末位再加1，即实现送入（-B）补码的要求，B的反码由B寄存器触发器之反向端引
10
出。加法器的B输入端实际上是两路输入，由二选一的与或门实现。
在做加法运算时，加法装置需要3个控制信号，全加器Q有2个输入端，A 输入端需要控制器送来A→
Q的信号，把A寄存器的内容送入Q，B输入端需要控制器送来B→Q的信号，把B寄存器内容送入Q，加法结果存入A寄存器还需要Q →A的控制信号，才能完成加法运算。当然，这里假定A寄存器已经放入被加数，B寄存器已经放入加数。
2.5 模型机综合实验
2.5.1 实验数据：01H
图2.5.1 移位/取反实验源程序
2.5.2 转移实验
实验数据：01H
图2.5.2 转移实验源程序
11
第三章 实现结果
3.1“异或”指令
译码
图3-1.“异或”指令 3.2 读取指令
译码
图3-2. 读取指令3.3“ADD ”指令
14
图3-3.“ADD ”指令
3.4 储存器
1.存储器的总容量为：512k ×16位（SRAM ）+128k ×16位(EPROM)=640K ×16位。
数据寄存器为16位 。
2.因为2^10=1024k>640k,所以地址寄存器为20位。
3.所需EPROM 芯片数为（128K ×2B ）/(64K ×2B)=2(片)
设存储器地址空间分配如下：
128K
SRAM
512K
ROM与RAM同CPU连接图：
图3.4.1 ROM与RAM同CPU连接图
15
3.5 设计计算机运算器
图3.5.1 运算器逻辑框图
图3.5.2 设计的指令
16
图3.5.3 设计出的指令对应的微程序指令流程图：
图3.5.4 TRA A，#*指令流程图
17
A
图3.5.5、3.5.6 将立即数01H转入累加器
18
A
图3.5.8、3.5.9 累加器A中的值加01H存入累加器
19
A
图3.5.11、3.5.12 累加器A中值减01H存入累加器
20