半导体测试原理
半导体测试公司简介
Integrated Device Manufacturer (IDM):
半导体公司，集成了设计和制造业务。
IBM：（International Business Machines Corporation）国际商业机器公司，总部在美国纽约州阿蒙克市。
Intel：英特尔，全球最大的半导体芯片制造商，总部位于美国加利弗尼亚州圣克拉拉市。
Texas Instruments：简称TI，德州仪器，全球领先的数字信号处理与模拟技术半导体供应商。总部位于美国得克萨斯州的达拉斯。
Samsung：三星，韩国最大的企业集团，业务涉及多个领域,主要包括半导体、移动电话、显示器、笔记本、电视机、电冰箱、空调、数码摄像机等。
STMicroelectronics：意法半导体，意大利SGS半导体公司和法国Thomson半导体合并后的新企业，公司总部设在瑞士日内瓦。是全球第五大半导体厂商。
Strategic Outsourcing Model（战略外包模式）：
一种新的业务模式，使IDM厂商外包前沿的设计，同时保持工艺技术开发
Motorola：摩托罗拉。总部在美国伊利诺斯州。是全球芯片制造、电子通讯的领导者。
ADI：（Analog Devices, Inc）亚德诺半导体技术公司，公司总部设在美国，高性能模拟集成电路（IC）制造商，产品广泛用于模拟信号和数字信号处理领域。
Fabless:
是半导体集成电路行业中无生产线设计公司的简称。专注于设计与销售应用半导体晶片，将半导体的生产制造外包给专业晶圆代工制造厂商。一般的fabless公司至少外包百分之七十五的晶圆生产给别的代工厂。
Qualcomm：高通，公司总部在美国。以CDMA(码分多址)数字技术为基础，开发并提供富于创意的数字无线通信产品和服务。如今，美国高通公司正积极倡导全球快速部署3G网络、手机及应用。
Broadcom：博通，总部在美国，全球领先的有线和无线通信半导体公司。
Marvell：迈威尔，总部在美国硅谷。是存储、通信和消费型硅解决方案开发领域的领先企业。
Nvidia：英伟达，总部在美国。创立于1993年1月，是一家以设计显示芯片和主板芯片组为主的半导体公司。
Foundries:硅晶片制造商铸造厂
TSMC：台积电，全球最大的专业集成电路制造服务公司，拥有两座先进的十二寸晶圆厂、四座八寸晶圆厂和一座六寸晶圆厂，总部在台湾。
UMC：联华电子公司 ,利用先进的工艺技术专为主要的半导体应用方案生产各种集成电路（IC）,有三间晶圆芯片制造厂，台湾一家、新加坡两家。
Chartered：特许半导体，新加坡特的一家晶圆代工厂。
Foundries
SMIC：中芯国际，总部位于上海，是中国内地规模最大、技术最先进的集成电路芯片制造企业。主要业务是根据客户本身或第三者的集成电路设计为客户制造集成电路芯片。目前公司的绝大多数高管为台湾籍。
Silterra：马来西亚的公司，全套半导体生产业务供应厂商。
1st Silicon：马来西亚新成立的晶圆代工厂。
IBM Microelectronics：IBM微电子
Sub-Contractors (SubCon):分包商
提供wafer测试，芯片封装，成品测试的公司
ASE：日月光，台湾
Amkor：安靠，美国的的封测公司
StatsChipPAC：新科金朋，新加坡
KYEC：King Yuan Electronics Co.ltd,京元电子，总部台湾
UTAC：新加坡，优特半导体（上海）
接触测试检查如下问题：
1. 器件问题—器件引脚开短路。器件引脚的开短路有可能是在制造过程中的造成的，也有可能是在封装过程中造成，如，引脚短路，引脚静电损坏，bond wire缺失等。
2. 测试系统问题—待测器件和测试系统间的接触不好。如，ProbeCard或器件的Socket没有正确的连接。
●此项测试通常放在测试程序的最前面.
●此项测试能检查 bond wire缺失的问题.（开路）
●此项测试能检查引脚间的短路.
●此项测试很简单，能够快速完成，这样减少了坏器件的测试时间
Open-short串行静态测试方法
1>测试上方接电源的保护二极管
●将器件所有引脚接0V，包括电源和地引脚。
●连接PMU(每分钟测试的封装好的芯片)到单个DUT(device under testing)引
脚，施加+100微安的电流。（100μA to 500 μA）
●测量连接点的电压。
●测得的电压在0.7V左右，则测试通过。
●测得的电压大于1.5V，则为开路。
●测得的电压小于0.2V，则为短路。
2>测试下方接地的保护二极管
●将器件所有引脚接0V，包括电源和地引脚。
●连接PMU到单个DUT引脚，施加-100微安的电流。（-100μA to -500 μA）●测量连接点的电压。
●测得的电压在-0.7V左右，则测试通过。
●测得的电压小于-1.5V，则为开路。如-3V。
●测得的电压大于-0.2V，则为短路.如-0.01V。
Open-short测试注意事项
●必须设置电压钳制，去限制Open管脚引起的电压。
●Open-Short测试的钳制电压一般设置为3V——当一个Open的管脚被测试
到，它的测试结果将会是3V。
●此方法仅限于测试信号管脚（输入、输出及IO口），不能应用于电源管脚
如VDD和VSS。
Open-short串行静态测试方法优缺点
优点
●当一个失效（failure）发生时，其准确的电压测量值会被数据记录
（datalog）显示出来，不管它是Open引起还是Short导致。
缺点
●要求测试系统对DUT的每个管脚都有相应的独立的DC测试单元。对于拥有
Per Pin PMU结构的测试系统来说，这个缺点就不存在了。
Open-short Functional测试方法
测VDD保护二极管
●所有的信号管脚预置为“0”，定义所有管脚为输入并由测试机施加VIL；
●所有的电源管脚，VDD和VSS，都连接到地（Ground）；
●动态电流负载单元将在3V的参考电压（VREF）下为前端偏置的VDD保护二
极管提供400uA的电流；
●定义输出比较电平，以确定中央的Pass区域（称为“中间带”或“Z
态”），VOL设置为+0.2V，VOH设置为+1.5V。
测试向量将按照以下顺序运行：
1. 定义所有信号管脚为输入并施加VIL，即pattern中为一行“0” ；
2. 定义待测信号管脚为输出管脚，关闭其上的测试机驱动电路，打开比较单元，判断pass/fail；pattern中的“Z”将指引测试机完成这一步骤。
3. 把上一周期测试的管脚切换回测试机驱动电路，在下一管脚上重复步骤2；
4. 重复步骤2、3直到全部管脚均已测试。（pin to pin 短路）
00000 /* cycle 1 ground all pins */
Z0000 /* cycle 2 test for diode on first pin */
0Z000 /* cycle 3 test for diode on second pin */
00Z00 /* cycle 4 test for diode on third pin */
000Z0 /* cycle 5 test for diode on fourth pin */
0000Z /* cycle 6 test for diode on fifth pin */
ZZZZZ /* cycle 7 turn drivers off and test all pins*/
●向量运行时，第一个信号管脚在第2个周期测试，测试机管脚驱动电路关
闭，动态电流负载单元通过VREF将管脚电压向+3V拉升，如果VDD的保护二极管正常工作，当电压升至约+0.65V时它将导通，从而将VREF的电压钳制住，同时从可编程电流负载的IOL端吸收约+400uA的电流。
●此时输出比较的结果将是pass，因为+0.65V在VOH（+1.5V）和VOL
（+0.2V）之间，即属于“Z态”。
●如果短路，输出比较将检测到0V；如果开路，输出端将检测到+3V，功能测
试结果为fail。
Open-short功能测试优缺点
优点
相对于DC串行/静态法，运行测试向量要快得多。
缺点
datalog显示的结果信息有限，当fail产生时，我们无法直接判断失效的具
体情况和产生原因。
源电流 (IDD)
理论讲Drain对Source是高阻的状态，在D-S,G-S间没有偏置电压时，导电沟道关闭，D到S间没有电流。但实际上由于自由电子的存在，自由电子的附着在SiO2和N+，导致D-S有漏电流，此漏电流就是IDD。
在COMS电路中称为IDD，在TTL电路中称ICC。
Gross IDD 意义
●Gross IDD测量的是流入VDD管脚的电流。
●Gross意味着测试条件通常比较宽松
●在Open-Short测试之后，尽早地挑选出功耗较大的电路，功耗较大意味着
器件存在结构缺陷，或已经损坏。一般说来，器件的Gross IDD越大，其功耗越大。
Gross IDD测试方法
●1、将所有的输入管脚设置为固定的状态——低或者高，VIL设置为0V，VIH
设置为VDD；
●2、所有的输出管脚与负载断开——输出电流会增加IDD的测量值。
●3、正确地并且尽可能简单地预处理相应的功能，使器件进入稳定的状态。
●4、测量进入器件的整体供电电流，电流超出界限则表示功耗过大、器件失
效，直接退出测试。
Gross IDD电阻计算
Gross IDD注意点
●VDD pin的旁路电容会影响IDD的测试。
●IC与测试座接触不好，也会导致IDD较大
●测试条件通常比较宽松，通常将边界设置为器件规格书中额定参数的2-3倍
●电流为0时，0电流在datalogger中可能显示的不是0.0，不同的量程，有
着相应的分辨率。
●例如对于20mA的量程，它的0电流显示在datalogger上可能是0.01mA。Gross IDD故障寻找
当测试不通过的情况发生时，需要找找非器件的原因：
●将器件从socket上拿走，运行测试程序空跑一次，测试结果应该为0电
流；
●如果不是0电流，表明有器件之外的地方消耗了电流，找出测试硬件上的
问题所在并解决它。
●我们也可以用精确点的电阻代替器件去验证测试机的结果的精确度。
IDD分为两种:
● IDD 静态电流测试: DUT is inactive（非活动状态）
● IDD 动态电流测试: DUT is active （活动状态）
动态IDD是器件在正常工作时，Drain对GND的漏电流
静态IDD是器件在静态时Drain对GND的漏电流
IDD 静态电流测试
●与Gross IDD不同，测试IDD时，器件被预置为消耗电流最低的状态
●测试目的：确保器件被预置为消耗电流最低的状态时，电流消耗不超过规范
规定的最大值
IDD 静态电流测试方法
●1、运行一定的测试向量将器件进入低功耗状态
●2、器件保持在低功耗装态下，测量流入VDD的电流
●3、将测量值与spec中定义的参数对比，判断测试通过与否
静态IDD测试注意点
●测试前需把器件预置为消耗电流最低的状态
●预置条件spec上不一定明确写出
●CMOS IDD受下列因素影响：
-输入电平 -输入上拉/下拉电阻
-VDD电平 -输出电流负载
-输出电容负载
IDD 测试注意事项：
●如果待测的IDD数值很小，则在测电流之前，需要较长的延迟时间。
●外围电路的旁路电容会影响测到的电流值。有时需要使用relay在测量电流
前将旁路电容断开。
●VDDMAX是测IDD的最苛刻的条件。
●如果器件只有一个电源，且电源值为正，则测到的IDD为正。
●VIL、VIH、VDD、向量序列和输出负载等条件会影响测试结果，这些参数必
须严格按照spec的定义去设置
静态IDD阻抗计算
●静态IDD测的是器件电源到地之间的总阻抗
IDDQ (Quiescent IDD)
IDDQ是指当CMOS集成电路中的所有管子都处于静止状态时的电源总电流。
通过测器件静止状态时的电流，检测CMOS器件中的缺陷
IDDQ 已成为检测可靠性缺陷的标准测试技术
IDDQ对于检测长期可靠性失效很有用,因为有些功能逻辑失效在其他测试中检测不到
IDDQ测试目的是测量逻辑状态改变时的静止（稳定不变）的电流，并与标准静态电流相比较以提升测试覆盖率。
IDDQ测试运行一组静态IDD测试的功能向量，在功能向量内部的各个独立的断点，进行6-12次独立的电流测量。
测试向量序列的目标是，在每个断点验证总的IDD电流时，尽可能多地将内部逻辑门进行开-关的切换。
IDDQ测试能直接发现器件电路核心是否存在其他方法无法检测出的较小的损伤。
IDDQ 测试方法
?VDD取VDDmax.
?运行IDDQ 测试向量.
?停止在测试点，使器件保持一个确定的状态.
?测量VDD到VSS间的电流
IDDQ测试的优点
有些缺陷，传统的功能测试方法无法检测到，通过IDDQ测试却能检测到，且成本很低。
测试提高产品质量，缩短了上市时间
IDDQ能够检测到得一些潜在的问题包括：
加工过程缺陷：搭桥bridging ，变形的路径deformed traces ，掩模问题mask problems ，刻蚀不完全incomplete etching ，逻辑上的多余缺陷
logically redundant defects.
设计缺陷：悬空门Floating gates, 争用逻辑
logic contention, 掩模产生缺陷mask generation errors.
IDD动态电流测试
●IDD动态电流就是指器件活动状态时Drain到GND消耗的电流
●测试目的：确保器件工作状态下的电流消耗在规格书定义的范围内
1、器件在最高工作频率下运行一段连续的测试向量
2、在运行向量的同时，测试流入VDD管脚的总电流
3、测试结果与spec中定义的参数对比，判断测试通过与否
IDD动态电流测试注意事项
●测试前，通过向量将器件带入最高功耗的工作状态
●外围电路的旁路电容会影响测到的电流值。
●与静态IDD相似，动态IDD受下列因素影响：
-输入电平 -VDD电平
-输出电流负载 -输出电容负载
-向量序列
功能测试是测试器件的逻辑功能：分别在最宽松和最苛刻的条件下测试.
功能测试检查器件的时序（频率，脉冲宽度，建立和保持时间，延迟等） 每个参数的上下限
一些交流参数
- 传播延迟 -占空比
- 上升/下降时间 -脉冲宽度
- 频率 -建立保持时间
各种不同的spec:
功能规范（ Functional Spec）
直流规范（ DC Spec）
交流规范（AC Spec）
直流规范
直流规范定义了如下器件参数:
1>最大功率额定值
2>工作范围
3>直流特性
4>电容
VOH/IOH
VOH 输出pin脚逻辑值为1时，输出pin脚的最小电压
IOH 输出pin脚逻辑值为1时，输出pin脚流出的最大电流VOH/ IOH意义
1、 VOH/IOH测量的是：
器件输出状态为高时，待测器件输出pin脚的电阻
2、测量VOH/IOH的目的：
检查器件输出pin在输出指定电压时，提供输出电流IOH的能力VOH/IOH测试方法
1.静态测试方法
2.动态测试方法
VOH/IOH静态测试方法
1、器件的所有输出管脚预置为逻辑高状态
2、对待测的输出管脚施加spec上指定的电流IOH（拉电流）
3、测量待测输出管脚的电压
4、和spec上VOH的最小值比较，比最小值小，则器件fail
5、重复此过程，测量其他输出管脚
VOH/ IOH 电阻计算
VOH = VDD – IOH*R
VOH/ IOH注意点
1、VDD（min）
VDD取最小值是测试VOH的最苛刻条件
2、IOH符号为负
IOH从器件的输出pin脚流向测试机，流向测试机的电流符号规定为负3、测试时需要设置电压钳制
半导体器件综合参数测试
研究生《电子技术综合实验》课程报告 题目：半导体器件综合参数测试 学号 姓名 专业 指导教师 院（系、所） 年月日
一、实验目的： （1）了解、熟悉半导体器件测试仪器，半导体器件的特性，并测得器件的特性参数。掌握半导体管特性图示仪的使用方法，掌握测量晶体管输入输出特性的测量方法。 （2）测量不同材料的霍尔元件在常温下的不同条件下（磁场、霍尔电流）下的霍尔电压，并根据实验结果全面分析、讨论。 二、实验内容： （1）测试3AX31B、3DG6D的放大、饱和、击穿等特性曲线，根据图示曲线计算晶体管的放大倍数； （2）测量霍尔元件不等位电势，测霍尔电压，在电磁铁励磁电流下测霍尔电压。 三、实验仪器： XJ4810图示仪、示波器、三极管、霍尔效应实验装置 四、实验原理： 1.三极管的主要参数： （1）直流放大系数h FE：h FE=（I C-I CEO）/I B≈I C/I B。其中I C为集电极电流，I B为基极电流。 基极开路时I C值，此值反映了三极管热稳定性。 （2）穿透电流I CEO ： （3）交流放大系数β：β=ΔI C/ΔI B （4）反向击穿电压BV CEO：基极开路时，C、E之间击穿电压。 2.图示仪的工作原理： 晶体管特性图示仪主要由阶梯波信号源、集电极扫描电压发生器、工作于X-Y方式的示波器、测试转换开关及一些附属电路组成。晶体管特性图示仪根据器件特性测量的工作原理，将上述单元组合，实现各种测试电路。阶梯波信号源产生阶梯电压或阶梯电流，为被测晶体管提
供偏置；集电极扫描电压发生器用以供给所需的集电极扫描电压，可根据不同的测试要求，改变扫描电压的极性和大小；示波器工作在X-Y状态，用于显示晶体管特性曲线；测试开关可根据不同晶体管不同特性曲线的测试要求改变测试电路。（原理如图1） 上图中，R B、E B构成基极偏置电路。当E B》V BE时，I B=（E B-V BE）/R B基本恒定。晶体管C-E之间加入锯齿波扫描电压，并引入小取样电阻RC，加到示波器上X轴Y轴电压分别为：V X=V CE=V CA+V AC=V CA-I C R C≈V CA V Y=-I C·R C∝-I C I B恒定时，示波器屏幕上可以看到一根。I C-V CE的特征曲线，即晶体管共发射极输出特性曲线。为了显示一组在不同I B的特征曲线簇I CI=φ应该在X轴锯齿波扫描电压每变化一个周期时，使I B也有一个相应的变化。应将E B改为能随X轴的锯齿波扫描电压变化的阶梯电压。每一个阶梯电压能为被测管的基极提供一定的基极电流，这样不同变化的电压V B1、V B2、V B3…就可以对应不同的基极注入电流I B1、I B2、I B3….只要能使没一个阶梯电压所维持的时间等于集电极回路的锯齿波扫描电压周期。如此，绘出I CO=φ（I BO，V CE）曲线与I C1=φ（I B1，V CE）曲线。 3.直流电流放大系数h FE与工作点I,V的关系 h FE是晶体三极管共发射极连接时的放大系数，h FE=I C/I B。以n-p-n晶体管为例，发射区的载流子（电子）流入基区。这些载流子形成电流I E，当流经基区时被基区空穴复合掉一部分，这复合电流形成IB，复合后剩下的电子流入集电区形成电流为IC，则I E=IB+IC。因IC>>IB 所以一般h FE=IC/IB都很大。
晶圆封装测试工序和半导体制造工艺流程
A.晶圆封装测试工序 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1) 晶片切割（die saw） 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶（die mount / die bond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。 (3) 焊线（wire bond） IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。
模拟电路习题
第一章 半导体器件基础 ⒈ 讨论题与思考题 ⑴ PN 结的伏安特性有何特点？ ⑵ 二极管是非线性元件,它的直流电阻和交流电阻有何区别？用万用表欧姆档测量的二极管电阻属于哪一种？为什么用万用表欧姆档的不同量程测出的二极管阻值也不同？ ⑶ 硅二极管和锗二极管的伏安特性有何异同？ ⑷ 在结构上，三极管是由两个背靠背的PN 结组成的，那么，三极管与两只对接的二极管有什么区别？ ⑸ 三极管是由两个背靠背的PN 结组成的，由很薄的基区联系在一起。那么，三极管的发射极和集电极是否可以调换使用？ ⑹ 场效应管的性能与双极型三极管比较有哪些特点？ ⒉ 作业题 题1.1 在硅本征半导体中掺入施主杂质，其浓度为3 17d cm 10 =N ，分别求出在250K 、300K 、350K 时电子和空穴的浓度。 题 1.2 若硅PN 结的317a cm 10 =N ，3 16d cm 10=N ，求T =300K 时PN 结的内建电位差。 题1.3 流过硅二极管的电流I D =1mA 时，二极管两端压降U D =0.7V ，求电流I D =0.1mA 和10mA 时，二极管两端压降U D 分别为多少？ 题1.4 电路如图题1.4中二极管是理想的，t U u ωsin m i ?=： ① 画出该电路的传输特性； ② 画出输出电压波形。 题图 1.4 题1.5 题图 1.5中二极管是理想的，分别求出题图1.5(a)、(b)中电压U 和电流I 的值。 (a) (b) 题图1.5 题1.6 在图题1.6所示电路中，取5-V最新半导体器件基础测试题
第一章 半导体器件基础测试题（高三） 姓名 班次 分数 一、选择题 1、N 型半导体是在本征半导体中加入下列 ___________ 物质而形成的。 A 、电子； B 、空穴； C 、三价元素； D 、五价元素。 2、在掺杂后的半导体中，其导电能力的大小的说法正确的是 A 、掺杂的工艺； B 、杂质的浓度: C 、温度； D 、晶体的缺陷。 3、晶体三极管用于放大的条件，下列说法正确的是 _______________ 。 A 、发射结正偏、集电结反偏； B 、发射结正偏、集电结正偏; C 、发射结反偏、集电结正偏； D 、发射结反偏、集电结反偏; 4、晶体三极管的截止条件，下列说法正确的是 _____________________ 。 A 、发射结正偏、集电结反偏； B 、发射结正偏、集电结正偏; C 、发射结反偏、集电结正偏； D 、发射结反偏、集电结反偏; 5、晶体三极管的饱和条件，下列说法正确的是 A 、发射结正偏、集电结反偏； C 、发射结反偏、集电结正偏； 6、理想二极管组成的电路如下图所示，其 A 、一 12V ； B 、一 6V ； C 、+6V ； D 、+12V 。 7、要使普通二极管导通，下列说法正确的是 __________________ 。 A 、运用它的反向特性； B 、锗管使用在反向击穿区； C 、硅管使用反向区域，而锗管使用正向区域； D 、都使用正向区域。 8、对于用万用表测量二极管时，下列做法正确的是 _______________________ A 、 用万用表的R X 100或R X 1000的欧姆，黑棒接正极，红棒接负极，指针偏转; B 、 用万用表的R X 10K 的欧姆，黑棒接正极，红棒接负极，指针偏转； C 、 用万用表的R X 100或R X 1000的欧姆，红棒接正极，黑棒接负极，指针偏转; D 、用万用表的R X 10，黑棒接正极，红棒接负极，指针偏转; 9、电路如下图所示，则 A 、B 两点的电压正确的是 ________________ B 、发射结正偏、集电结正偏; D 、发射结反偏、集电结反偏; AB 两端的电压是 _____________
ic半导体测试基础(中文版)
本章节我们来说说最基本的测试——开短路测试（Open-Short Test），说说测试的目的和方法。 一．测试目的 Open-Short Test也称为ContinuityTest或Contact Test，用以确认在器件测试时所有的信号引脚都与测试系统相应的通道在电性能上完成了连接，并且没有信号引脚与其他信号引脚、电源或地发生短路。 测试时间的长短直接影响测试成本的高低，而减少平均测试时间的一个最好方法就是尽可能早地发现并剔除坏的芯片。Open-Short测试能快速检测出DUT是否存在电性物理缺陷，如引脚短路、bond wire缺失、引脚的静电损坏、以及制造缺陷等。 另外，在测试开始阶段，Open-Short测试能及时告知测试机一些与测试配件有关的问题，如ProbeCard或器件的Socket没有正确的连接。 二．测试方法 Open-Short测试的条件在器件的规格数或测试计划书里通常不会提及，但是对大多数器件而言，它的测试方法及参数都是标准的，这些标准值会在稍后给出。 基于PMU的Open-Short测试是一种串行（Serial）静态的DC测试。首先将器件包括电源和地的所有管脚拉低至“地”（即我们常说的清0），接着连接PMU到单个的DUT 管脚，并驱动电流顺着偏置方向经过管脚的保护二极管——一个负向的电流会流经连接到地的二极管（图3-1），一个正向的电流会流经连接到电源的二极管（图3-2），电流的大小在100uA到500uA之间就足够了。大家知道，当电流流经二极管时，会在其P-N结上引起大约0.65V的压降，我们接下来去检测连接点的电压就可以知道结果了。 既然程序控制PMU去驱动电流，那么我们必须设置电压钳制，去限制Open管脚引起的电压。Open-Short测试的钳制电压一般设置为3V——当一个Open的管脚被测试到，它的测试结果将会是3V。 串行静态Open-Short测试的优点在于它使用的是DC测试，当一个失效（failure）发生时，其准确的电压测量值会被数据记录（datalog）真实地检测并显示出来，不管它是Open引起还是Short导致。缺点在于，从测试时间上考虑，会要求测试系统对DUT的每个管脚都有相应的独立的DC测试单元。对于拥有PPPMU结构的测试系统来说，这个缺点就不存在了。 当然，Open-Short也可以使用功能测试（Functional Test）来进行，我会在后面相应的章节提及。
第1章课后习题参考答案
第一章半导体器件基础 1．试求图所示电路的输出电压Uo，忽略二极管的正向压降和正向电阻。 解： （a）图分析： 1）若D1导通，忽略D1的正向压降和正向电阻，得等效电路如图所示，则U O=1V，U D2=1-4=-3V。即D1导通，D2截止。 2）若D2导通，忽略D2的正向压降和正向电阻，得等效电路如图所示，则U O=4V，在这种情况下，D1两端电压为U D1=4-1=3V，远超过二极管的导通电压，D1将因电流过大而烧毁，所以正常情况下，不因出现这种情况。 综上分析，正确的答案是U O= 1V。 （b）图分析： 1.由于输出端开路，所以D1、D2均受反向电压而截止，等效电路如图所示，所以U O=U I=10V。
2．图所示电路中， E 解： （a）图 当u I＜E时，D截止，u O=E=5V； 当u I≥E时，D导通，u O=u I u O波形如图所示。 u I ωt 5V 10V uo ωt 5V 10V （b）图 当u I＜-E=-5V时,D1导通D2截止，uo=E=5V； 当-E＜u I＜E时，D1导通D2截止，uo=E=5V； 当u I≥E=5V时，uo=u I 所以输出电压u o的波形与（a）图波形相同。 5．在图所示电路中，试求下列几种情况下输出端F的电位UF及各元件(R、DA、DB)中通过的电流：( 1 )UA=UB=0V；( 2 )UA= +3V，UB = 0 V。( 3 ) UA= UB = +3V。二极管的正向压降可忽略不计。 解：（1）U A=U B=0V时，D A、D B都导通，在忽略二极管正向管压降的情况下，有：U F=0V mA k R U I F R 08 .3 9.3 12 12 = = - = 半导体材料吸收光谱测试分析 一、实验目的 1.掌握半导体材料的能带结构与特点、半导体材料禁带宽度的测量原理与方法。 2.掌握紫外可见分光光度计的构造、使用方法和光吸收定律。 二、实验仪器及材料 紫外可见分光光度计及其消耗品如氘灯、钨灯、绘图打印机，玻璃基ZnO 薄膜。 三、实验原理 1.紫外可见分光光度计的构造、光吸收定律 UV762双光束紫外可见分光光度计外观图： (1)仪器构造：光源、单色器、吸收池、检测器、显示记录系统。 a ．光源：钨灯或卤钨灯——可见光源，350~1000nm ；氢灯或氘灯——紫外光源，200~360nm 。 b ．单色器：包括狭缝、准直镜、色散元件 色散元件：棱镜——对不同波长的光折射率不同分出光波长不等距； 光栅——衍射和干涉分出光波长等距。 c ．吸收池：玻璃——能吸收UV 光，仅适用于可见光区；石英——不能吸收紫外光，适用于紫外和可见光区。 要求：匹配性（对光的吸收和反射应一致） d ．检测器：将光信号转变为电信号的装置。如：光电池、光电管（红敏和蓝敏）、光电倍增管、二极管阵列检测器。 紫外可见分光光度计的工作流程如下： 光源 单色器 吸收池 检测器 显示 双光束紫外可见分光光度计则为： 双光束紫外可见分光光度计的光路图如下： (2)光吸收定律 单色光垂直入射到半导体表面时，进入到半导体内的光强遵照吸收定律： x x e I I ?-=α0 d t e I I ?-=α0 (1) I 0：入射光强；I x ：透过厚度x 的光强；I t ：透过膜薄的光强；α：材料吸收系数，与材料、入射光波长等因素有关。 透射率T 为： d e I I T ?-==α0 t (2) 盛年不重来，一日难再晨。及时宜自勉，岁月不待人 盛年不重来，一日难再晨。及时宜自勉，岁月不待人 A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electro n Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dime nsioi n Measureme nt) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic )及塑胶(plastic )两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割( die saw)、黏晶(die mount / die bond)、焊线(wire bon d)、圭寸胶(mold )、剪切/ 成形(trim / form )、印字(mark )、电镀(plating )及检验(inspection )等。 (1) 晶片切割(die saw ) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die )切割分离。举例来说：以 0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之 晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mou nt / die bo nd ) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线 架则经由传输设备送至弹匣( magazi ne )内，以送至下一制程进行焊线。 ⑶焊线(wire bond ) IC构装制程(Packaging )则是利用塑胶或陶瓷包装晶粒与配线以成集成电路( Integrated Circuit ;简称IC)，此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械 第1章半导体测试基础 第1节基础术语 描述半导体测试的专业术语很多，这里只例举部分基础的： 1．DUT 需要被实施测试的半导体器件通常叫做DUT（Device Under Test，我们常简称“被测器件”），或者叫UUT（Unit Under Test）。 首先我们来看看关于器件引脚的常识，数字电路期间的引脚分为“信号”、“电源”和“地”三部分。 信号脚，包括输入、输出、三态和双向四类， 输入：在外部信号和器件内部逻辑之间起缓冲作用的信号输入通道；输入管脚感应其上的电压并将它转化为内部逻辑识别的“0”和“1” 电平。 输出：在芯片内部逻辑和外部环境之间起缓冲作用的信号输出通道；输出管脚提供正确的逻辑“0”或“1”的电压，并提供合适的驱动 能力（电流）。 三态：输出的一类，它有关闭的能力（达到高电阻值的状态）。 双向：拥有输入、输出功能并能达到高阻态的管脚。 电源脚，“电源”和“地”统称为电源脚，因为它们组成供电回路，有着与信号引脚不同的电路结构。 VCC：TTL器件的供电输入引脚。 VDD：CMOS器件的供电输入引脚。 VSS：为VCC或VDD提供电流回路的引脚。 GND：地，连接到测试系统的参考电位节点或VSS，为信号引脚或其他电路节点提供参考0电位；对于单一供电的器件，我们称VSS为 GND。 2．测试程序 半导体测试程序的目的是控制测试系统硬件以一定的方式保证被测器件达到或超越它的那些被具体定义在器件规格书里的设计指标。 测试程序通常分为几个部分，如DC测试、功能测试、AC测试等。DC测试验证电压及电流参数；功能测试验证芯片内部一系列逻辑功能操作的正确性；AC测试用以保证芯片能在特定的时间约束内完成逻辑操作。 程序控制测试系统的硬件进行测试，对每个测试项给出pass或fail的结果。Pass指器件达到或者超越了其设计规格；Fail则相反，器件没有达到设计要求，不能用于最终应用。测试程序还会将器件按照它们在测试中表现出的性能进行相应的分类，这个过程叫做“Binning”，也称为“分Bin”. 举个例子，一个微处理器，如果可以在150MHz下正确执行指令，会被归为最好的一类，称之为“Bin 1”；而它的某个兄弟，只能在100MHz下做同样的事情，性能比不上它，但是也不是一无是处应该扔掉，还有可以应用的领域，则也许会被归为“Bin 2”，卖给只要求100MHz的客户。 程序还要有控制外围测试设备比如Handler 和Probe 的能力；还要搜集和提供摘要性质（或格式）的测试结果或数据，这些结果或数据提供有价值的信息给测试或生产工程师，用于良率(Yield)分析和控制。 A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1) 晶片切割（die saw） 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以 0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶（die mount / die bond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。 (3) 焊线（wire bond） IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。 (4) 封胶（mold） 封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热，再将框架置于压模机上的构装模上，再以树脂充填并待硬化。 (5) 剪切/成形（trim / form） 剪切之目的为将导线架上构装完成之晶粒独立分开，并把不需要的连接用材料及部份凸出之树脂切除（dejunk）。成形之目的则是将外引脚压成各种预先设计好之形状，以便于装置于 学校代码： 学号： HENAN INSTITUTE OF ENGINEERING 文献综述 题目仓储温湿度报警系统的设计 学生姓名 专业班级电气工程及其自动化二班 学号 系（部）电气信息工程系 指导教师(职称)蒋威（讲师） 完成时间 2011年 3 月 1日 仓储温湿度报警系统的设计综述 摘要：为保证日常工作的顺利进行，首要问题是加强仓库内温度与湿度的监测 工作，并及时报警提示。本文根据粮仓环境测试的特点，应用现代检测理论，对温室的温度、湿度等环境因子进行自动检测，并实现报警功能，首先介绍了粮仓自动监测系统的发展背景及现状，指出在控制监测方面存在的问题和需要进一步深入探讨、研究的各个方面。 关键词：粮仓、单片机、监测、传感器 目前，关于这类监测系统的研究，国内外公开发表的文献不多，下面是关于 单片机自动监测的一些主要文献： 文献[1] 这本书从应用角度出发，精选了国内外最新流行的智能仪器与数据采集系统中的一些有特色、功能很强的新型集成电路20多类100余种。内容涉及仪用放大器，运算放大器，隔离放大器，变送器，A／D、 D／A变换器， LED、LCD驱动器，看门狗定时器，UP电源监控器，数字电位器，闪烁存储器，实时时钟等器件。所优选的每一种器件除阐述其基本功能、电路特点、性能参数和管脚说明之外，更突出器件的使用方法和应用电路。对智能仪器设计、数据采集、自动控制、数字通信和计算机接口这部分设计具有很高的使用和参考价值。 文献[2] 这本书是"单片机应用技术丛书"中专门介绍单片机应用系统软件 设计的一本著作。书中总结了作者多年来在80C51系列单片机应用系统软件设计 中的实践经验，归纳出一整套应用程序设计的方法和技巧。在内容安排上，不仅 有实现功能要求的应用程序设计步骤、子程序、监控程序及常用功能模块设计方法，还以较大篇幅介绍了提高系统可靠性的抗干扰设计和容错设计技术以及程序测试的正确思想方法。附录中向读者提供了完整的系统程序设计样本和经过多年使用考验的定点运算子程序库与浮点运算子程序库的程序文本、注释及使用方法。对于本次设计主要参考的是应用程序设计步骤、子程序、监控程序及常用功能模块设计方法这一部分的内容。 文献[3] 提出MCS-51系列单片机应用系统的构成和设计方法。详细地阐述 了应用系统的前向通道（传感器通道接口）、后向通道（伺服驱动、控制通道接 口）、人机对话通道和相互通道（单片机应用系统之间的通信接口）的结构设计、 半导体放电管检测要求及测试方法 1 本要求遵循的依据 1.1YD/T940—1999《通信设备过电压保护用半导体管》 1.2YD/T694—1999《总配线架》 1.3GB/T2828.1—2003/ISO 2859—1：1999《计数抽样检验程序》 2 测试前准备及测试环境条件 2.1对测试设备进行校验，检查是否正常，正常后才能使用。 2.2在标准大气条件下进行试验 2.2.1温度：15～35℃ 2.2.2相对湿度：45％～75％ 2.2.3大气压力：86～106Ｋpa 所有的电测量以及测量之后的恢复应在以下大气条件下进行： 温度：25±5℃ 相对湿度：45％～75％ 大气压力：86～106Ｋpa 在进行测量前应使半导体管温度与测量环境温度达到平衡，测量过程的环境温度应记录在试验报告中。 2.3按GB/T2828.1—2003《计数抽样检验程序》的规定。按一定抽样正常方案，一般检查水平Ⅱ，抽取一定数量的样本。 3 检测要求和测试方法 3.1外形检查 3.1.1要求放电管两头封口平直无歪斜，外形整洁，无污染、腐蚀和其他多余物，封装无破损、裂纹、伤痕、引出线不短裂、不松动。 3.1.2金属镀层不起皮、不脱离、不生锈、不变色。 3.1.3外形尺寸公差符合SJ1782—81中4级公差，即公称尺寸＞3—6，其公差为±0.1，公称尺寸＞6—10，其中公差为±0.12，合格率要达到≥97.5%。 3.1.4产品标志应清晰耐久 3.1.5包装箱应标记生产厂家、产品名称、型号、标准号、重量及生产日期或批号，且包装材料应保持干燥、整洁、对产品无腐蚀作用 3.2直流击穿电压测试 3.2.1用XJ4810半导体管特性图示仪对经过上一项目测试合格的放电管进行初始检测，用正极性测试后进行反极性测试，正、反极性各测2次，每次测试间隔时间为1～2min。 3.2.1半导体管的最高限制电压应不大于表１给出的极限值，试验电流应在1A～10A之间试验是加在半导体管上的电流变化率应≤30A/μs。 3.2.3试验所用的电压发生器必须保持表1所示的开路电压上升速率，上升速率应在一定的范围之内。试验电路如图1、图2所示。 图 1 电压上升速率的范围 a) 电压上升速率为100KV/S 注：为了得到足够的试验电流以使样品击穿，图（a）中的电阻R和图（b）中的电阻R4可能需要进行调整，一般取为50Ω。 晶圆封装测试工序和半导体制造工艺流程 A.晶圆封装测试工序 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic)及塑胶(plastic)两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割(die saw)、黏晶(die mount / die bond)、焊线(wire bond)、封胶(mold)、剪切/成形(trim / form)、印字(mark)、电镀(plating)及检验(inspection)等。 (1) 晶片切割(die saw) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die)切割分离。 举例来说:以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M 微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mount / die bond) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣(magazine)内，以送至下一制程进行焊线。 (3) 焊线(wire bond) IC构装制程(Packaging)则是利用塑胶或陶瓷包装晶粒与配线以成集成电路(Integrated Circuit;简称IC)，此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架(Pin)，称之为打线，作为与外界电路板连接之用。 (4) 封胶(mold) 封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热，再将框架置于压模机上的构装模上，再以树脂充填并待硬化。 (5) 剪切/成形(trim / form) 剪切之目的为将导线架上构装完成之晶粒独立分开，并把不需要的连接用材料及部份凸出之树脂切除(dejunk)。成形之目的则是将外引脚压成各种预先设计好之形状，以便于装置于电路板上使用。剪切与成形主要由一部冲压机配上多套不同制程之模具，加上进料及出料机构所組成。 (6) 印字(mark)及电镀(plating) 印字乃将字体印于构装完的胶体之上，其目的在于注明商品之规格及制造者等资讯。 半导体C-V测量基础 作者：Lee Stauffer 时间：2009-07-29 来源:吉时利仪器公司 C-V测量为人们提供了有关器件和材料特征的大量信息 通用测试 电容-电压（C-V）测试广泛用于测量半导体参数，尤其是MOSCAP和MOSFET结构。此外，利用C-V测量还可以对其他类型的半导体器件和工艺进行特征分析，包括双极结型晶体管（BJT）、JFET、III-V族化合物器件、光伏电池、MEMS器件、有机TFT显示器、光电二极管、碳纳米管（CNT）和多种其他半导体器件。 这类测量的基本特征非常适用于各种应用和培训。大学的研究实验室和半导体厂商利用这类测量评测新材料、新工艺、新器件和新电路。C-V测量对于产品和良率增强工程师也是极其重要的，他们负责提高工艺和器件的性能。可靠性工程师利用这类测量评估材料供货，监测工艺参数，分析失效机制。 采用一定的方法、仪器和软件，可以得到多种半导体器件和材料的参数。从评测外延生长的多晶开始，这些信息在整个生产链中都会用到，包括诸如平均掺杂浓度、掺杂分布和载流子寿命等参数。在圆片工艺中，C-V测量可用于分析栅氧厚度、栅氧电荷、游离子（杂质）和界面阱密度。在后续的工艺步骤中也会用到这类测量，例如光刻、刻蚀、清洗、电介质和多晶硅沉积、金属化等。当在圆片上完全制造出器件之后，在可靠性和基本器件测试过程中可以利用C-V测量对阈值电压和其他一些参数进行特征分析，对器件性能进行建模。 半导体电容的物理特性 MOSCAP结构是在半导体制造过程中形成的一种基本器件结构（如图1所示）。尽管这类器件可以用于真实电路中，但是人们通常将其作为一种测试结构集成在制造工艺中。由于这种结构比较简单而且制造过程容易控制，因此它们是评测底层工艺的一种方便的方法。 半导体激光器常用参数的测定 一 实验目的：掌握半导体激光器常用的电学参数及其测试方法 一 实验基本原理 1、 普通光源的发光——受激吸收和自发辐射 普通常见光源的发光（如电灯、火焰、太阳等地发光）是由于物质在受到外来能量（如光能、电能、热能等）作用时，原子中的电子就会吸收外来能量而从低能级跃迁到高能级，即原子被激发。激发的过程是一个“受激吸收”过程。处在高能级（E2）的电子寿命很短（一般为10－8～10－9秒），在没有外界作用下会自发地向低能级（E1）跃迁，跃迁时将产生光（电磁波）辐射。辐射光子能量为 12E E h -=ν 这种辐射称为自发辐射。原子的自发辐射过程完全是一种随机过程，各发光原子的发光过程各自独立，互不关联，即所辐射的光在发射方向上是无规则的射向四面八方，另外未位相、偏振状态也各不相同。由于激发能级有一个宽度，所以发射光的频率也不是单一的，而有一个范围。在通常热平衡条件下，处于高能级E2上的原子数密度N2，远比处于低能级的原子数密度低，这是因为处于能级E 的原子数密度N 的大小时随能级E 的增加而指数减小，即N ∝exp(-E/kT)，这是著名的波耳兹曼分布规律。于是在上、下两个能级上的原子数密度比为 ]/)(ex p[/1212kT E E N N --∝ 式中k 为波耳兹曼常量，T 为绝对温度。因为E2>E1，所以N2《N1。例如，已知氢原子基态能量为E1＝－13.6eV ，第一激发态能量为E2=-3.4eV ，在20℃时，kT≈0.025eV，则 0)400ex p(/12≈-∝N N 可见，在20℃时，全部氢原子几乎都处于基态，要使原子发光，必须外界提供能量使原子到达激发态，所以普通广义的发光是包含了受激吸收和自发辐射两个过程。一般说来，这种光源所辐射光的能量是不强的，加上向四面八方发射，更使能量分散了。 2、 受激辐射和光的放大 由量子理论知识知道，一个能级对应电子的一个能量状态。电子能量由主量子数n(n=1,2,…)决定。但是实际描写原子中电子运动状态，除能量外，还有轨道角动量L 和自旋角动量s ，它们都是量子化的，由相应的量子数来描述。对轨道角动量，波尔曾给出了量子化公式Ln ＝nh ，但这不严格，因这个式子还是在把电子运动看作轨道运动基础上得到的。严格的能量量子化以及角动量量子化都应该有量子力学理论来推导。 量子理论告诉我们，电子从高能态向低能态跃迁时只能发生在l （角动量量子数）量子数相差±1的两个状态之间，这就是一种选择规则。如果选择规则不满足，则跃迁的几率很小，甚至接近零。在原子中可能存在这样一些能级，一旦电子被激发到这种能级上时，由于不满足跃迁的选择规则，可使它在这种能级上的寿命很长，不易发生自发跃迁到低能级上。这种能级称为亚稳态能级。但是，在外加光的诱发和刺激下可以使其迅速跃迁到低能级，并放出光子。这种过程是被“激”出来的，故称受激辐射。受激辐射的概念世爱因斯坦于1917年在推导普朗克的黑体辐射公式时，第一个提出来的。他从理论上预言了原子发生受激辐射的可能性，这是激光的基础。 受激辐射的过程大致如下：原子开始处于高能级E2，当一个外来光子所带的能量hυ正好为某一对能级之差E2-E1,则这原子可以在此外来光子的诱发下从高能级E2向低能级E1跃迁。这种受激辐射的光子有显著的特点，就是原子可发出与诱发光子全同的光子，不仅频 第一章半导体器件基础测试题（高三） 姓名班次分数 一、选择题 1、N型半导体是在本征半导体中加入下列____________ 物质而形成的。 A、电子； B、空穴； C、三价元素； D、五价元素。 2、在掺杂后的半导体中，其导电能力的大小的说法正确的是 ________________ 。 A、掺杂的工艺； B、杂质的浓度： C、温度； D、晶体的缺陷。 3、晶体三极管用于放大的条件，下列说法正确的是 A、发射结正偏、集电结反偏； C、发射结反偏、集电结正偏； 4、晶体三极管的截止条件，下列说法正确的是 A、发射结正偏、集电结反偏； C、发射结反偏、集电结正偏； 5、晶体三极管的饱和条件，下列说法正确的是 A、发射结正偏、集电结反偏； C、发射结反偏、集电结正偏； 9、电路如下图所示，则A、B两点的电压正确 的是 A、U A=3.5V , U B=3.5V , D 截止； B、发射结正偏、集电结正偏; D、发射结反偏、集电结反偏; B、发射结正偏、集电结正偏; D、发射结反偏、集电结反偏; B、发射结正偏、集电结正偏; D、发射结反偏、集电结反偏; 6、理想二极管组成的电路如下图所示，其AB两端的电压是 A、一12V ; C、+6V ;B、一6V ; D、 7、要使普通二极管导通，下列说法正确的是 A、运用它的反向特性； C、硅管使用反向区域，而锗管使用正向区域; 锗管使用在反向击穿区； D、都使用正向区 8、对于用万用表测量二极管时，下列做法正确的是 A、用万用表的 B、用万用表的 C、用万用表的 D、用万用表的R X 100 R X 10K R X 100 R X 10 , 或R X 1000的欧姆，黑棒接正极，红棒接负极，指针偏转; 的欧姆，黑棒接正极，红棒接负极，指针偏转； 或R X 1000的欧姆，红棒接正极，黑棒接负极，指针偏转; 黑棒接正极，红棒接负极，指针偏转； 半导体测试理论1 测量可重复性和可复制性(GR&R) GR&R是用于评估测试设备对相同的测试对象反复测试而能够得到重复读值的能力的参数。也就是说GR&R是用于描述测试设备的稳定性和一致性的一个指标。对于半导体测试设备，这一指标尤为重要。 从数学角度来看，GR&R就是指实际测量的偏移度。测试工程师必须尽可能减少设备的GR&R值，过高的GR&R值表明测试设备或方法的不稳定性。 如同GR&R名字所示，这一指标包含两个方面：可重复性和可复制性。可重复性指的是相同测试设备在同一个操作员操作下反复得到一致的测试结果的能力。可复制性是说同一个测试系统在不同操作员反复操作下得到一致的测试结果的能力。 当然，在现实世界里，没有任何测试设备可以反复获得完全一致的测试结果，通常会受到5个因素的影响： 1、测试标准 2、测试方法 3、测试仪器 4、测试人员 5、环境因素 所有这些因素都会影响到每次测试的结果，测试结果的精确度只有在确保以上5个因素的影响控制到最小程度的情况下才能保证。 有很多计算GR&R的方法，下面将介绍其中的一种，这个方法是由Automotive Idustry Action Group(AIAG)推荐的。首先计算由测试设备和人员造成的偏移，然后由这些参数计算最终GR&R 值。 Equipment Variation (EV)：代表测试过程（方法和设备）的可重复性。它可以通过相同的操作员对测试目标反复测试而得到的结果计算得来。 Appraiser Variation (AV)：表示该测试流程的可复制性。可以通过不同操作员对相同测试设备和流程反复测测试所得数据计算得来。 GR&R的计算则是由上述两个参数综合得来。 必须指出的是测试的偏移不仅仅是由上述两者造成的，同时还受Part Variation（PV）的影响。PV表示测试目标不同所造成的测试偏差，通常通过测试不同目标得到的数据计算而来。 现在让我们来计算总偏差：Total Variation （TV），它包含了由R&R和PV所构成的影响。 TV = sqrt((R&R)**+ PV**) 在一个GR&R报表中，最终的结果往往表示成：%EV, %AV, %R&R,和 %PV。他们分别表示EV,AV,R&R 和PV相对TV的百分比。因此 %EV=(EV/TV)x100% %AV=(AV/TV)x100% %R&R=(R&R/TV)x100% %PV=(PV/TV)x100% %R&R如果大于10%，则此测试设备和流程是良好的；%R&R在10%和30% 之间表示可以接受；如果大于30%则需要工程人员对此设备和流程进行改良。 电气测试可信度（Electrical Test Confidence） 半导体封装简介: 半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。塑封之后，还要进行一系列操作，如后固化（Post Mold Cure）、切筋和成型 （Trim&Form）、电镀（Plating）以及打印等工艺。典型的封装工艺流程为： 划片装片键合塑封去飞边电镀打印切筋和成型外观检查成品测试包装出货。 一、DIP双列直插式封装 1. 适合在PCB(印刷电路板)上穿孔焊接，操作方便。 2. 芯片面积与封装面积之间的比值较大，故体积也较大。 二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装 QFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集 成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式 封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。 采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好 的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊 接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。 PFP（Plastic Flat Package）方式封装的芯片与QFP方式基本相同。唯一的 区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。 QFP/PFP封装具有以下特点： 1.适用于SMD表面安装技术在PCB电路板上安装布线。 2.适合高频使用。 3.操作方便，可靠性高。 4.芯片面积与封装面积之间的比值较小。 三、PGA插针网格阵列封装 一种名为ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和 拆卸上的要求。ZIF(Zero Insertion Force Socket)是指零插拔力的插座。 1. 插拔操作更方便，可靠性高。 2. 可适应更高的频率。8、半导体材料吸收光谱测试分析
晶圆封装测试工序和半导体制造工艺流程0001
半导体测试基础
晶圆封装测试工序和半导体制造工艺流程
温湿度文献综述
半导体放电管检测及测试方法
晶圆封装测试工序和半导体制造工艺流程
半导体C-V测量基础
半导体激光器常用参数的测定
电学半导体器件基础测试题
半导体测试理论
半导体封装方式