半导体制程
半导体制程概要
PIE 03
DIFF 10
IMP 15
VACUUM 17
WET 19
CVD 21
PVD 24
CMP 27
PHOTO 30
ETCH 41
MFG 49
FAC 69
Accounting 73
FA 75
PIE
1, 300mm wafer代表何意义？
答：12寸芯片直径为300mm即12寸wafer.
2, 为何需要300mm?
答：wafer size变大，单一wafer上的芯片数变多，单位成本降低。200->300面积增加2.25倍，芯片数目约增加2.5倍。
3, 300mm wafer所用的原材料type?
答：P-type。
4, 何谓p-type的wafer?
答：P-type的wafer是指掺杂positive dopant（3价电荷元素）的芯片。
5, 何谓N-type的wafer?
答：N-type的wafer是指掺杂negative dopant（5价电荷元素）的芯片。
6, 目前常用的芯片阻值?
答：P-type的芯片，阻值为8~12Ω。
7, 为何需要长start oxide?
答：不希望有机成分的光阻直接碰触Si表面。
8, 何谓Laser mark?
答：Laser mark是用来刻wafer ID。
9, 何谓wafer ID?
答：wafer ID就如同晶片上的身份证一样，一个ID代表一片晶片的身份。
10, 为何需要zero layer?
答：作为将来曝光机对准的标识，芯片的制程需要许多不同道题，非导体层，层与层相迭对就有了对准的为题，一般来说ASML曝光机需要有zero mark用来对准，而canon曝光机是把对准做在芯片曝光区内的，是不需要另外的zero mark的。
11, 为何需要把元件(device)越做越小呢？
答：1，增加单位面积组件的密度。2，增加组件的电流速度。
12, 芯片制程里为何需要用SiO2?
答：1，SiO2是一种稳定的非导体，用来当介质(dielectric)。
2，SiO2可用于当绝缘层(isolation)。
3，SiO2可由高温的制程产生。
13, 那SiO2在芯片的制程中有何功用？
答：1, for screen. 2, diffusion mask. 3, PAD OX. 4, SAC OX. 5, Gate OX. 6, Barrier layer.
14, 何谓screen oxide?
答：在芯片进入离子植入时，当成表面保护层，避免在离子植入中造成芯片伤害。
15, 何谓diffusion mask?
答：用于当绝缘层，来阻挡dopant的扩散。
16, 何谓dopant?
答：掺杂的物质。
17, 何谓PAD OX?
答：用于当垫层，当做SiN与Si的中间层，因为SiN的stress（应力）太大，会造成peeling （剥裂）
18, 何谓SAC oxide?
答：在芯片进行离子植入时，当成表面保护层，避免在离子植主中造成芯片伤害，SAC oxide也是一种子screen oxide，用于保护N-Well，P-WII的离子植入。
19, 何谓Cate oxide?
答：用来当组件的介电层，利用不同厚度的gate oxide，可对不同组件进行开关。
20, STI 是什么的缩写?
答：Shallow Trench Isolation
21, 为何需要STI?
答：当做两个组件的阻隔，避免两个组件间的短路。
22, AA 是哪两个字的缩写?
答：Active area
23, 简单说明AA 的用途?
答：建立晶体管主体的位置所在，在其上形成源、漏和栅。
24, 黄光的制程后通常接下来是那二种制程呢?
答：1）Etch (蚀刻) ，2）Implantation（离子植入）
25, Dopant (Imp area) 的目的为何？
答：添加dopant 来改变导电率，电性，Dopant 的浓度越高，电阻值越低。
26, 为何在离子植入后，需要热退火的制程？
答：1）为恢复经离子植入后造成的晶片表面损伤
2）启动植入离子3）使植入离子移动到适当位置
27, RPO 是什么的缩写?
答：PRO: Resist Protect Oxide
28, RPO的目的为何?
答：用于保护芯片表面，在oxide 的保护下不于其它Ti, Co形成salicide
29, 何谓salicide?
答：Si与Ti或Co形成TiSi或CoSi，一般来说是用来降低电阻的。
30, LDD是什么的缩写?用途为何?
答：LDD: Lightly Doped Drain
使用较低浓度的源/漏极，用来防止元件产生热载子效应的一项制程
31, 何谓Hot carrier effect（热载子效应）？
答：因为源/漏极间的高浓度，导致载子在移动时产生热载子效应，此热载子效应会导致对gate oxide破坏，造成元件损伤。
32, BJT是什么的缩写?
答：BJT: Bipolar junction transistor 双载子电晶体。
33, DRAM是什么的缩写?
答：DRAM: Dynamic random access memory.
34, SRAM是什么的缩写?
答：SRAM: Static random access memory.
35, EPROM是什么的缩写?
答：EPROM: Electrically programmable read only memory.
36, ROM是什么的缩写?
答：ROM: Read only memory.
37, Passivation（护层）的作用为何？
答：为芯片的最后制层，用于保护位于阻挡层以下的所有图形。
38, 何谓阻挡层?
答：使用于oxide或SiN层，用来保护下层的线路。
39, Alloy的目的为何？
答：1）Release 各层间的stress，形成良好的层与层接面。
2）降低层与层接面间的电阻。
40, WAT的制程的目的?
答：Wafer Acceptance Test，芯片完成制程待出货前，预先测试芯片的电性参数部份是否合乎客户的规格。
41, WAT测试的种类?
答：1）最终产品测试（每片芯片测5点）
2）制程过程中抽测（每片芯片测5点）
3）MAPPING TEST （全片test line皆测试；工程异常时常如此做）
SEMI-S2半导体制程设备安全准则
SEMI S2半导体制程设备安全准则 2003年9月29日 Content: 1. 目的；2. 范围；3. 注意事项；4. 参考标准；5. 术语；6. 安全理念；7. 一般准则；8. 评估过程；9. 提供给使用者的文件；10. 危险性警告标志； 11. 安全连锁装置；12. 紧急停机；13. 电气安全；14. 消防安全；15. 化学物质加热槽； 16. 人体工学；17. 危险能量隔离；18. 机械设计安全；19. 地震保护；20. 自动机械设备；21. 环境因素；22. 排气；23. 化学品安全；24. 游离辐射安全；25. 非游离辐射安全； 26. 激光安全；27. 噪音 1. 目的(PURPOSE) 为半导体制程设备提供一套实用的环保、安全和卫生准则。 2. 范围(SCOPE) 适用于所有用于芯片制造、量测、组装和测试的设备。 3. 注意事项(LIMITATIONS) 3.1 不可作为检验是否符合本地法规要求的依据； 3.2 没有提供非常详细的半导体制程设备ESH准则； 3.3 参考了众多的国际性法规、标准等。但只是被引用的条文适用于此标准，并不是被引用的标准或法规等所有条文都适用。 4. 参考标准(REFERENCED STANDARDS) 4.1 SEMI Standards 4.2 ANSI Standards (Radio Frequency) 4.3 CEN/CENELEC Standards (Explosion)
4.4 IEC Standards (Electrical) 4.5 ISO Standards (Robot manipulation) 4.6 NFPA Standards 4.7 ACGIH (Industrial Ventilation Manual) 5. 术语(TERMINOLOGIES) 5.1不可燃物质（Non-combustible material）：在一般条件（anticipated conditions）下，受热或在火焰中不可燃烧，也不支持燃烧或遇热不可释放出易燃蒸汽之物质。典型不可燃物质有金属、陶瓷、石英等。 5.2 可燃物质(Combustible material)：具有火焰传播能力或不满足上述“不可燃物质”定义之物质。 5.3 易燃气体(Flammable gas)：在101.3KPa和20℃下，可以和空气形成可被点燃的混合物的气体。 5.4 自燃物质(Pyrophoric material)：54.4℃以下在空气中可以自燃的化学品。 5.5 易燃液体(Flammable liquid)：闪点小于37.8℃ （100F）之液体。 5.6 游离辐射(Ionizing radiation)：α、β、γ粒子，X射线，中子，高速离子，高速质子等所有在人体器官内可产生离子之粒子或射线。 5.7 非游离辐射(Non-ionizing radiation)：电磁波长在100nm以上者，包括普通电频、微波、红外线、紫外线及可见光等。 5.8 质量平衡(Mass balance)：输入与输出的质量流率定性(或定量)平衡。 5.9 灾祸(Mishap)：对人体造成死亡、伤害、职业病或对设备、财产、环境造成损失的未预计的或一系列的事件(events)。 5.10 职业曝露浓度极限(Occupational exposure limits, OELs)：以一天工作8小时为计算
半导体全制程介绍
《晶圆处理制程介绍》 基本晶圆处理步骤通常是晶圆先经过适当的清洗（Cleaning）之后，送到热炉管 （Furnace）内，在含氧的环境中，以加热氧化（Oxidation）的方式在晶圆的表面 形成一层厚约数百个的二氧化硅层，紧接着厚约1000到2000的氮化硅层 将以化学气相沈积Chemical Vapor Deposition；CVP）的方式沈积（Deposition）在刚刚长成的二氧化硅上，然后整个晶圆将进行微影（Lithography）的制程，先在 晶圆上上一层光阻（Photoresist），再将光罩上的图案移转到光阻上面。接着利用蚀刻（Etching）技术，将部份未被光阻保护的氮化硅层加以除去，留下的就是所需要的线路图部份。接着以磷为离子源（Ion Source），对整片晶圆进行磷原子的植入（Ion Implantation），然后再把光阻剂去除（Photoresist Scrip）。制程进行至此，我们已将构成集成电路所需的晶体管及部份的字符线（Word Lines），依光罩所提供的设计图案，依次的在晶圆上建立完成，接着进行金属化制程（Metallization），制作金属导线，以便将各个晶体管与组件加以连接，而在每一道步骤加工完后都必须进行一些电性、或是物理特性量测，以检验加工结果是否在规格内（Inspection and Measurement）；如此重复步骤制作第一层、第二层．．．的电路部份，以在硅晶圆上制造晶体管等其它电子组件；最后所加工完成的产品会被送到电性测试区作电性量测。 根据上述制程之需要，FAB厂内通常可分为四大区： 1）黄光本区的作用在于利用照相显微缩小的技术，定义出每一层次所需要的电路图，因为采用感光剂易曝光，得在黄色灯光照明区域内工作，所以叫做「黄光区」。 2）蚀刻经过黄光定义出我们所需要的电路图，把不要的部份去除掉，此去除的步骤就> 称之为蚀刻，因为它好像雕刻，一刀一刀的削去不必要不必要的木屑，完成作品，期间又利用酸液来腐蚀的，所 以叫做「蚀刻区」。 3）扩散本区的制造过程都在高温中进行，又称为「高温区」，利用高温给予物质能量而产生运动，因为本区的机台大都为一根根的炉管，所以也有人称为「炉管区」，每一根炉管都有不同的作用。 4）真空
半导体封装制程简介
（Die Saw） 晶片切割之目的乃是要將前製程加工完成的晶圓上一顆顆之芯片（Die）切割分離。首先要在晶圓背面貼上蓝膜（blue tape）並置於鋼 製的圆环上，此一動作叫晶圓粘片（wafer mount），如圖一，而後再 送至晶片切割機上進行切割。切割完後，一顆顆之芯片井然有序的排 列在膠帶上，如圖二、三，同時由於框架之支撐可避免蓝膜皺摺而使 芯片互相碰撞，而圆环撐住膠帶以便於搬運。 圖一 圖二
（Die Bond） 粘晶（装片）的目的乃是將一顆顆分離的芯片放置在导线框架（lead frame）上並用銀浆（epoxy ）粘着固定。引线框架是提供芯片一個粘着的位置+ （芯片座die pad），並預設有可延伸ＩＣ芯片電路的延伸腳（分為內 引腳及外引腳inner lead/outer lead）一個引线框架上依不同的設計可以有 數個芯片座，這數個芯片座通常排成一列，亦有成矩陣式的多列排法 。引线框架經傳輸至定位後，首先要在芯片座預定粘着芯片的位置上点
上銀浆（此一動作稱為点浆），然後移至下一位置將芯片置放其上。 而經過切割的晶圓上的芯片則由焊臂一顆一顆地置放在已点浆的晶 粒座上。装片完後的引线框架再由传输设备送至料盒（magazine） 。装片后的成品如圖所示。 引线框架装片成品 胶的烧结 烧结的目的是让芯片与引线框晶粒座很好的结合固定，胶可分为银浆（导电胶）和绝缘胶两种，根据不同芯片的性能要求使用不同的胶，通常导电胶在200度烤箱烘烤两小时；绝缘胶在150度烤箱烘烤两个半小时。 （Wire Bond） 焊线的目的是將芯片上的焊点以极细的金或铜线（18~50um）連接到引线框架上的內引腳，藉而將ＩＣ芯片的電路訊號傳輸到外界。當
半导体制程安全
半導體製程安全期末考試題 選擇題（答案可選0） 1. 半導體安全衛生環保應注意 預防危害因子暴露 加強化學性生命週期 管理 了解製程排氣特性 降低能源的使用 以上皆是 2. 下列何者不是世界半導體產業協會在安全衛生環保上未來幾年內的主要 重點？ 全氟化物排放減量 8吋晶圓製程危害 節水 節能 化學品安全管理 3. 新竹科學園區積體電路製造業職業千人率（不含交通事故）近4年來約為 全國製造業的 1倍 4/5倍 3/5倍 1/3倍 1/6倍 4. 有關半導體元件封裝製程下列何者為非？ Kr-85常用為封裝測漏之放射 源 Kr-85可放出 射線屬游離輻射 測試室內需保存正壓 Kr-85之填充之人員須著鉛衣 Kr-85操作室之排風管口高度應儘可能高於鄰近之建物 5. 當何種器官或系統受到傷害時，丙酮脢就被會釋放到血液中？ 腎 肝 造血系統 內分泌系統 消化系統 6. 有關無塵室工作人員移動對工作檯附近污染源流場之影響，下列何者為 非？ 人員為無塵室動態污染源之一 通常描述流體運動有Lagrangian 和Eulerian兩種參考座標系統 人員可為動態污染源之一 人員接近工作平台，停止移動一段時間後會造成污染物擴散至工作平台 描述流體的雷諾數其值愈高，流體愈接近層流狀態 7. 毒性氣體HCl的PEL是5 ppm，一般用來測試其30秒感應時間之測試濃 度為 3 ppm 5 ppm 8 ppm 10 ppm 15 ppm 8. 下列何種類型的監測器，可測定的濃度最高？ 光學色帶式 觸媒燃燒 式 質譜式 半導體反應式 電極式 9. 下列元素或其它化合物何者不是半導体離子植入製程常用原物料？ 砷 磷 矽 硫 硼 10. 下列何者為非？ FM指Factory Mutual SEMI指Semiconductor Equipment Manufacture International NFPA指National Fire Protection Association UBC指Uniform Building Code SIA指Semiconductor Industry Association 11. 下列何者不是無塵室的工作環境安全範圍？ 緊急疏散 停電因應 與 有害物接觸 異味 密閉空間缺氧 12. 矽甲烷的特性下列何者為非？ 空氣中燃燒範圍1.37﹪-96﹪ 和空氣接觸 燃燒最終產生SiO2和H2 FMRC建議鋼瓶櫃內最大平均矽甲烷濃度應限制在0.2﹪避免在釋放初期壓力上快速 SEMI F5為有關規排氣之安全
晶圆(Wafer) 制程工艺学习
晶圆（Wafer）制程工藝學習 晶圆（Wafer）的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成冶炼级的硅，再经由盐酸氯化，产生三氯化硅，经蒸馏纯化后，透过慢速分解过程，制成棒状或粒状的「多晶硅」。一般晶圆制造厂，将多晶硅融解后，再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长，重76.6公斤的8吋硅晶棒，约需2天半时间长成。经研磨、拋光、切片后，即成半导体之原料晶圆片。光学显影 光学显影是在光阻上经过曝光和显影的程序，把光罩上的图形转换到光阻下面的薄膜层或硅晶上。光学显影主要包含了光阻涂布、烘烤、光罩对准、曝光和显影等程序。小尺寸之显像分辨率，更在 IC 制程的进步上，扮演着最关键的角色。由于光学上的需要，此段制程之照明采用偏黄色的可见光。因此俗称此区为黄光区。 干式蚀刻技术 在半导体的制程中，蚀刻被用来将某种材质自晶圆表面上移除。干式蚀刻（又称为电浆蚀刻）是目前最常用的蚀刻方式，其以气体作为主要的蚀刻媒介，并藉由电浆能量来驱动反应。 电浆对蚀刻制程有物理性与化学性两方面的影响。首先，电浆会将蚀刻气体分子分解，产生能够快速蚀去材料的高活性分子。此外，电浆也会把这些化学成份离子化，使其带有电荷。 晶圆系置于带负电的阴极之上，因此当带正电荷的离子被阴极吸引并加速向阴极方向前进时，会以垂直角度撞击到晶圆表面。芯片制造商即是运用此特性来获得绝佳的垂直蚀刻，而后者也是干式蚀刻的重要角色。 基本上，随着所欲去除的材质与所使用的蚀刻化学物质之不同，蚀刻由下列两种模式单独或混会进行： 1. 电浆内部所产生的活性反应离子与自由基在撞击晶圆表面后，将与某特定成份之表面材质起化学反应而使之气化。如此即可将表面材质移出晶圆表面，并透过抽气动作将其排出。 2. 电浆离子可因加速而具有足够的动能来扯断薄膜的化学键，进而将晶圆表面材质分子一个个的打击或溅击（sputtering）出来。 化学气相沉积技术 化学气相沉积是制造微电子组件时，被用来沉积出某种薄膜(film)的技术，所沉积出的薄膜可能是介电材料(绝缘体)(dielectrics)、导体、或半导体。在进行化学气相沉积制程时，包含有被沉积材料之原子的气体，会被导入受到严密控制的制程反应室内。当这些原子在受热的昌圆表面上起化学反应时，会在晶圆表面产生一层固态薄膜。而此一化学反应通常必须使用单一或多种能量源(例如热能或无线电频率功率)。
半导体制造基本概念
半导体制造基本概念 晶圆（Wafer） 晶圆（Wafer）的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成冶炼级的硅，再经由盐酸氯化，产生三氯化硅，经蒸馏纯化后，透过慢速分解过程，制成棒状或粒状的「多晶硅」。一般晶圆制造厂，将多晶硅融解后，再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长，重76.6公斤的8?? 硅晶棒，约需2天半时间长成。经研磨、??光、切片后，即成半导体之原料晶圆片。 光学显影 光学显影是在光阻上经过曝光和显影的程序，把光罩上的图形转换到光阻 下面的薄膜层或硅晶上。光学显影主要包含了光阻涂布、烘烤、光罩对准、曝光和显影等程序。小尺寸之显像分辨率，更在IC 制程的进步上，扮演着最关键的角色。由于光学上的需要，此段制程之照明采用偏黄色的可见光。因此俗称此区为黄光区。 干式蚀刻技术 在半导体的制程中，蚀刻被用来将某种材质自晶圆表面上移除。干式蚀刻（又称为电浆蚀刻）是目前最常用的蚀刻方式，其以气体作为主要的蚀刻媒介，并藉由电浆能量来驱动反应。 电浆对蚀刻制程有物理性与化学性两方面的影响。首先，电浆会将蚀刻气体分子分解，产生能够快速蚀去材料的高活性分子。此外，电浆也会把这些化学成份离子化，使其带有电荷。 晶圆系置于带负电的阴极之上，因此当带正电荷的离子被阴极吸引并加速向阴极方向前进时，会以垂直角度撞击到晶圆表面。芯片制造商即是运用此特性来获得绝佳的垂直蚀刻，而后者也是干式蚀刻的重要角色。 基本上，随着所欲去除的材质与所使用的蚀刻化学物质之不同，蚀刻由下列两种模式单独或混会进行：
1. 电浆内部所产生的活性反应离子与自由基在撞击晶圆表面后，将与某特定成份之表面材质起化学反应而使之气化。如此即可将表面材质移出晶圆表面，并透过抽气动作将其排出。 2. 电浆离子可因加速而具有足够的动能来扯断薄膜的化学键，进而将晶圆表面材质分子一个个的打击或溅击（sputtering）出来。 化学气相沉积技术 化学气相沉积是制造微电子组件时，被用来沉积出某种薄膜(film)的技术，所沉积出的薄膜可能是介电材料(绝缘体)(dielectrics)、导体、或半导体。在进行化学气相沉积制程时，包含有被沉积材料之原子的气体，会被导入受到严密控制的制程反应室内。当这些原子在受热的昌圆表面上起化学反应时，会在晶圆表面产生一层固态薄膜。而此一化学反应通常必须使用单一或多种能量源(例如热能或无线电频率功率)。 CVD制程产生的薄膜厚度从低于0.5微米到数微米都有，不过最重要的是其厚度都必须足够均匀。较为常见的CVD薄膜包括有： ■二气化硅（通常直接称为氧化层） ■氮化硅 ■多晶硅 ■耐火金属与这类金属之其硅化物 可作为半导体组件绝缘体的二氧化硅薄膜与电浆氮化物介电层（plasmas nitride dielectrics）是目前CVD技术最广泛的应用。这类薄膜材料可以在芯片内部构成三种主要的介质薄膜：内层介电层（ILD）、内金属介电层（IMD）、以及保护层。此外、金层化学气相沉积（包括钨、铝、氮化钛、以及其它金属等）也是一种热门的CVD应用。 物理气相沉积技术 如其名称所示，物理气相沉积（Physical Vapor Deposition）主要是一种物理制程而非化学制程。此技术一般使用氩等钝气，藉由在高真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质（通常为铝、钛或其合金）如雪片般沉积在晶圆表面。制程反应室内部的高温与高真空环境，可使这些金属原子结成晶粒，再透过微影图案化（patterned）与蚀刻，来得到半导体组件所要的导电电路。 解离金属电浆（IMP）物理气相沉积技术
半导体业危害鉴别及风险评估实务
半导体业危害鉴别及风险评估实务 姚嘉文*沈洲**林冠佑***张堂安**** 摘要 半导体厂由于制程特殊需求，必须使用各种化学品，其中不乏具有惰性、毒性、自/助燃及可燃性之气体；与强酸、强碱及有机溶剂之液态化学品，而这些气态或液态之化学品经由储存、搬运、换酸/换钢瓶、管路输送、制程反应、管末处理后，若因操作不当，即可能造成重大损失而产生立即性的危害。 有鉴于此，国内各半导体厂莫不藉由各种管理手法来达到风险的适当控制，常见有危险性工作场所制程危害评估，自护制度之建立并加强安全巡检及各类管理制度之推动，并配合保险公司之要求，以作为安全卫生管理之基础；然而进一步强化系统化之管理，即是『职业安全卫生管理系统(OHSAS 18001)』建立。 各公司在OHSAS 18001初期，多藉由基线审查为公司建立职业安全卫生管理系统之基础架构。而基线审查中最繁琐且为系统架构之主轴，即为『危害鉴别(hazard identification)』及『风险评估(risk assessment)』工作；而目前常用风险评估方法甚多，以半导体厂而言，如何选择适当之技术，以建立日后具体可行之风险评估技术，将为本文讨论之重点。 * 旺宏电子股份有限公司职业安全卫生部-高级工程师 ** 旺宏电子股份有限公司职业安全卫生部-部经理 *** 旺宏电子股份有限公司职业安全卫生部-经理 **** 旺宏电子股份有限公司薄膜工程部-工程师 壹、前言 半导体厂由于制程要求，必须使用各种多样少量之化学品，其中不乏具有特殊毒性、易燃性及可燃性之特殊气体与强酸、强碱及有机溶剂之液态化学品，而这些气态或液态之化学品在制程反应过程，若因操作或管理控制不当，即有可能产生灾害，再加上作业场所多属于密闭系统，在防灾管理上其安全风险性相对较高。
半导体各工艺简介5
Bubbler Wet Thermal Oxidation Techniques
Film Deposition Deposition is the process of depositing films onto a substrate. There are three categories of these films: * POLY * CONDUCTORS * INSULATORS (DIELECTRICS) Poly refers to polycrystalline silicon which is used as a gate material, resistor material, and for capacitor plates. Conductors are usually made of Aluminum although sometimes other metals such as gold are used. Silicides also fall under this category. Insulators refers to materials such as silicon dioxide, silicon nitride, and P-glass (Phosphorous-doped silicon dioxide) which serve as insulation between conducting layers, for diffusion and implantation masks,and for passivation to protect devices from the environment.
90 年度期末考试题 半导体制程安全期末考
半導體製程安全期末考試題 學號：___________________ 姓名：__________________ 是非題（每題2.5 分） 1. 矽晶體中若摻雜砷（As）元素會形成正型（p-type）半導體。 2. 依危險物及有害物通識規則物質安全資料表至少應三年更新一次。 3. 微影成像（photolithography）可對晶體材料進行摻雜（doping）。 4. 正型光阻劑的溶解度隨曝光程度的增加而降低。 5. 依NFPA 規範，當風管貫穿半導體廠防火結構時，在防火牆兩側之防火 結構延伸距離應選擇六公尺或兩倍管徑中較大者。 6. FM 之耐燃材料規範，係測試材料之火焰傳播指標與煙產生指標。 7. UL 以Cone Calorimeter 材料測試方法，測試材料之耐燃特性。 8. 機械設備用語「Fail-Safe」係指「失效也安全」。 9. ITRS 國際半導體技術里程每年修訂一次，資料可由美國SEMATECH 機 構取得。 10. SEMI S2是有關於半導體排氣安全的規範。 11. 隨著半導體製程限距的縮小，元素週期表中之過度金屬越被使用，環安工 程師應注意過度金屬及其氧化物對員工的危害。 選擇題（單選，每題2.5 分） ●答案可能為0 1. 所謂負型（n-type）半導體係指?接近或位於導帶的電子洞較電子多?半導 體中淨電荷為負?半導體中淨電荷為正 為本徵半導體 接近或位於導帶的電子較電子洞多。 2. 下列何族元素的化合物不可做為半導體基質材料？?IV-IV ?III-V ?II-VI IV-VI III-V。 3. 各級積體電路所含的元件數，何者為是？? MSI < LSI < ULSI < VLSI ? MSI < LSI < VLSI < ULSI ? MSI > LSI > VLSI > ULSI MSI > LSI > ULSI > VLSI LSI > MSI > VLSI > ULSI。 4. 有關半導體的導帶（conduction band）與價帶（valence band），以下何者為是？ ?導帶與價帶有重疊區域?導帶最低能量低於價帶最高能量?價帶最高能
半导体制程气体介绍
一、半導體製程氣體介紹: A.Bulk gas: ---GN2 General Nitrogen : 只經過Filter -80℃ ---PN2 Purifier Nitrogen ---PH2 Purifier Hydrgen (以紅色標示) ---PO2 Purifier Oxygen ---He Helium ---Ar Argon ※“P”表示與製程有關 ※台灣三大氣體供應商: 三福化工(與美國Air Products) 亞東氣體(與法國Liquid合作) 聯華氣體(BOC) 中普Praxair B.Process gas : Corrosive gas (腐蝕性氣體) Inert gas (鈍化性氣體) Flammable gas (燃燒性氣體) Toxic gas (毒性氣體) C.General gas : CDA : Compressor DryAir (與製程無關，只有Partical問題)。 ICA : Instrument Compressor Air (儀表用壓縮空氣)。 BCA: Breathinc Compressor Air (呼吸系統用壓縮空氣)。 二、氣體之物理特性: A.氣體分類: 1.不活性氣體: N2、Ar、He、SF6、CO2、CF4 , ….. (惰性氣體) 2.助燃性氣體: O2、Cl2、NF3、N2O ,….. 3.可燃性氣體: H2、PH3、B2H6、SiH2Cl2、NH3、CH4 ,….. 4.自燃性氣體: SiH4、SC2H6 ,….. 5.毒性氣體: PH3、Cl2、AsH3、B2H6、HCl、SiH4、Si2H6、NH3 ,…..
半导体全制程介绍
半导体全制程介绍 《晶圆处理制程介绍》 基本晶圆处理步骤通常是晶圆先经过适当的清洗 （Cleaning）之后，送到热炉管（Furnace）内，在含氧的 环境中，以加热氧化（Oxidation）的方式在晶圆的表面形 成一层厚约数百个的二氧化硅层，紧接着厚约1000到 2000的氮化硅层将以化学气相沈积Chemical Vapor Deposition；CVP）的方式沈积（Deposition）在刚刚长成的二氧化硅上，然后整个晶圆将进行微影（Lithography）的制程，先在晶圆上上一层光阻（Photoresist），再将光罩上的图案移转到光阻上面。接着利用蚀刻（Etching）技术，将部份未被光阻保护的氮化硅层加以除去，留下的就是所需要的线路图部份。接着以磷为离子源（Ion Source），对整片晶圆进行磷原子的植入（Ion Implantation），然后再把光阻剂去除（Photoresist Scrip）。制程进行至此，我们已将构成集成电路所需的晶体管及部份的字符线（Word Lines），依光罩所提供的设计图案，依次的在晶圆上建立完成，接着进行金属化制程（Metallization），制作金属导线，以便将各个晶体管与组件加以连接，而在每一道步骤加工完后都必须进行一些电性、或是物理特性量测，以检验加工结果是否在规格内（Inspection and Measurement）；如此重复步骤制作第一层、第二层的电路部份，以在硅晶圆上制造晶体管等其它电子组件；最后所加工完成的产品会被送到电性测试区作电性量测。 根据上述制程之需要，FAB厂内通常可分为四大区： 1）黄光本区的作用在于利用照相显微缩小的技术，定义出每一层次所需要的电路图，因为采用感光剂易曝光，得在黄色灯光照明区域内工作，所以叫做「黄光区」。
半导体制程及摩尔定律
神秘的处理器制程工艺 摩尔定律指导集成电路(IC，Integrated Circuit)工业飞速发展到今天已经40多年了。在进入21世纪的第8个年头，各类45nm芯片开始批量问世，标志着集成电路工业终于迈入了低于50nm的纳米级阶段。而为了使45nm工艺按时“顺产”，保证摩尔定律继续发挥作用，半导体工程师们做了无数艰辛的研究和改进—这也催生了很多全新的工艺特点，像大家耳熟能详的High-K、沉浸式光刻等等。按照业界的看法，45nm工艺的特点及其工艺完全不同于以往的90nm、65nm，反而很多应用在45nm制程工艺上的新技术，在今后可能贯穿到32nm甚至22nm阶段。今天就让我们通过一个个案例，来探索一下将伴随我们未来5年的技术吧。 你能准确说出45nm是什么宽度吗？ 得益于厂商与媒体的积极宣传，就算非科班出身，不是电脑爱好者的大叔们也能知道45nm比65nm更加先进。但如果要细问45nm是什么的长度，估计很多人都难以给出一个准确的答案。而要理解这个问题，就要从超大规模集成电路中最基本的单元 —MOS(Metal Oxide Semiconductor金属氧化物半导体)晶体管说起。 我们用半导体制作MOS管就是利用其特殊的导电能力来传递0或者1的数字信号。在栅极不通电的情况下，源区的信号很难穿过不导电的衬底到达漏区，即表示电路关闭(数字信号0)；如果在栅极和衬底间加上电压，那么衬底中的电荷就会在异性相吸的作用下在绝缘氧化层下大量聚集，形成一条细窄的导电区，使得源区和漏区导通，那么电流就可以顺利从源区传递到漏区了(信号1)。这便是MOS最基本的工作原理。
在一块高纯硅晶圆上(在工艺中称为“P型半导体衬底”)通过离子扩散的方法制作出两个N型半导体的阱——通俗地讲P型是指带正电的粒子较多，N型则是带负电的粒子比较多。再通过沉积、光刻、氧化、抛光等工艺制造成如图中所示的MOS管，两个阱的上方分别对应源区(source)和漏区(drain)，中间的栅区(gate)和下方的衬底中间用一层氧化绝缘层隔开。我们通常说的90nm或者45nm工艺，就是指的栅极下方两个阱之间的长度，称之为导电沟道长度。 上图中给我们勾勒出来的是一个NMOS，当栅极接正向电压时，NMOS会导通。事实上还存在另外一种PMOS，其性质完全相反，当栅极接负电时，通过在绝缘区下方聚集正电荷来导通。 在实践中，工程人员很快就发现了单个MOS管在作为逻辑电路导通时，会有源源不断的电流通过，这使得MOS管功率居高不下。而事实上我们只需要传递信号就行了，无论是用电流，又或者是用电压方式，而不需要MOS管有较高的功耗。为了降低MOS管的工作功耗，可科学家们又开发了CMOS (Complementary Metal-Oxide Semiconductor 互补金属氧化物半导)电路。 CMOS的电路结构
半导体技术-半导体制程
半导体制程 一、洁净室 一般的机械加工是不需要洁净室(clean room)的，因为加工分辨率在数十微米以上，远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界，空间单位都是以微米计算，因此微尘颗粒沾附在制作半导体组件的晶圆上，便有可能影响到其上精密导线布局的样式，造成电性短路或断路的严重后果。 为此，所有半导体制程设备，都必须安置在隔绝粉尘进入的密闭空间中，这就是洁净室的来由。洁净室的洁净等级，有一公认的标准，以class 10为例，意谓在单位立方英呎的洁净室空间内，平均只有粒径0.5微米以上的粉尘10粒。所以class后头数字越小，洁净度越佳，当然其造价也越昂贵。 为营造洁净室的环境，有专业的建造厂家，及其相关的技术与使用管理办法如下： 1．内部要保持大于一大气压的环境，以确保粉尘只出不进。所以需要大型鼓风机，将经滤网的空气源源不绝地打入洁净室中。 2．为保持温度与湿度的恒定，大型空调设备须搭配于前述之鼓风加压系统中。换言之，鼓风机加压多久，冷气空调也开多久。 3．所有气流方向均由上往下为主，尽量减少突兀之室内空间设计或机台摆放调配，使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。 4．所有建材均以不易产生静电吸附的材质为主。 5．所有人事物进出，都必须经过空气吹浴 (air shower) 的程序，将表面粉尘先行去除。 6．人体及衣物的毛屑是一项主要粉尘来源，为此务必严格要求进出使用人员穿戴无尘衣，除了眼睛部位外，均需与外界隔绝接触(在次微米制程技术的工厂内，工作人员几乎穿戴得像航天员一样。) 当然，化妆是在禁绝之内，铅笔等也禁止使用。 7．除了空气外，水的使用也只能限用去离子水 (DI water, de-ionized water)。一则防止水中粉粒污染晶圆，二则防止水中重金属离子，如钾、钠离子污染MOS晶体管的载子信道（channel），影响半导体组件的工作特性。去离子水以电阻率 (resistivity) 来定义好坏，一般要求至17.5M?-cm以上才算合格；为此需动用多重离子交换树脂、RO逆渗透、与UV紫外线杀菌等重重关卡，才能放行使用。由于去离子水是最佳的溶剂与清洁剂，其在半导体工业之使用量极为惊人！ 8．洁净室所有用得到的气源，包括吹干晶圆及机台空压所需要的，都得使用氮气 (98%)，吹干晶圆的氮气甚至要求99.8%以上的高纯氮！以上八点说明是最基本的要求，另还有污水处理、废气排放的环保问题，再再需要大笔大笔的建造与维护费用! 二、晶圆制作 硅晶圆 (silicon wafer) 是一切集成电路芯片的制作母材。既然说到晶体，显然是经过纯炼与结晶的程序。目前晶体化的制程，大多是采用「柴可拉斯基」(Czycrasky) 拉晶法 (CZ法)。拉晶时，将特定晶向 (orientation) 的晶种 (seed)，浸入过饱和的纯硅熔汤 (Melt) 中，并同时旋转拉出，硅原子便依照晶种晶向，乖乖地一层层成长上去，而得出所谓的晶棒 (ingot)。晶棒的阻值如果太低，代表其中导电杂质 (impurity dopant) 太多，还需经过FZ法 (floating-zone) 的再结晶 (re-crystallization)，将杂质逐出，提高纯度与阻值。辅拉出的晶棒，外缘像椰子树干般，外径不甚一致，需予以机械加工修边，然后以X光绕射法，定出主切面 (primary flat) 的所在，磨出该平面；再以内刃环锯，削下一片片的硅晶圆。最后经过粗磨 (lapping)、化学蚀平 (chemical etching) 与拋光 (polishing) 等程序，得出表面粗糙度在0.3微米以下拋光面之晶圆。(至于晶圆厚度，与其外径有关) 三、半导体制程设备 半导体制程概分为三类：(1)薄膜成长 (2)微影罩幕 (3)蚀刻成型。设备也跟着分为四类：(a)高温炉管 (b)微影机台 (c)化学清洗蚀刻台 (d)电浆真空腔室。其中(a)~(c)机台依序对应(1)~(3)制程，而新近发展的第(d)项机台，则分别应用于制程(1)与(3)。
半导体安全与环保管理通用范本
内部编号：AN-QP-HT985 版本/ 修改状态：01 / 00 In A Group Or Social Organization, It Is Necessary T o Abide By The Rules Or Rules Of Action And Require Its Members To Abide By Them. Different Industries Have Their Own Specific Rules Of Action, So As To Achieve The Expected Goals According T o The Plan And Requirements. 编辑：__________________ 审核：__________________ 单位：__________________ 半导体安全与环保管理通用范本
半导体安全与环保管理通用范本 使用指引：本管理制度文件可用于团体或社会组织中，需共同遵守的办事规程或行动准则并要求其成员共同遵守，不同的行业不同的部门不同的岗位都有其具体的做事规则，目的是使各项工作按计划按要求达到预计目标。资料下载后可以进行自定义修改，可按照所需进行删减和使用。 要做好半导体业的环保安全卫生管理工作，首先必需要了解半导体整体产业的特性，基本上半导体产业具有三大产业特性，第一是资本密集、第二是技术密90 集，第三则是产业的变动性很大，故因应此产业的三大特性，相对衍生出以下几点产业的现况对工安环保人员来说相当重要并且必需密切注意，第一个部份是关于设备机台方面，因为产业资本密集所以厂房内的设备机台不只种类及数量繁多而且区域集中，第二个部份由于半导体技术密集复杂，所以运用于机台的原物料化学品的种类多样且相对特性相当的复杂且变动性大，会对整
半导体简介
《晶柱成长制程》 硅晶柱的长成，首先需要将纯度相当高的硅矿放入熔炉中，并加入预先设定好的金属物质，使产生出来的硅晶柱拥有要求的电性特质，接着需要将所有物质融化后再长成单晶的硅晶柱，以下将对所有晶柱长成制程做介绍。 长晶主要程序︰ 融化（MeltDown） 此过程是将置放于石英坩锅内的块状复晶硅加热制高于摄氏1420度的融化温度之上，此阶段中最重要的参数为坩锅的位置与热量的供应，若使用较大的功率来融化复晶硅，石英坩锅的寿命会降低，反之功率太低则融化的过程费时太久，影响整体的产能。 颈部成长（Neck Growth） 当硅融浆的温度稳定之后，将<1.0.0>方向的晶种渐渐注入液中，接着将晶种往上拉升，并使直径缩小到一定（约6mm），维持此直径并拉长10-20cm，以消除晶种内的排差（dislocation），此种零排差（dislocation-free）的控制主要为将排差局限在颈部的成长。 晶冠成长（Crown Growth） 长完颈部后，慢慢地降低拉速与温度，使颈部的直径逐渐增加到所需的大小。 晶体成长（Body Growth） 利用拉速与温度变化的调整来迟维持固定的晶棒直径，所以坩锅必须不断的上升来维持固定的液面高度，于是由坩锅传到晶棒及液面的辐射热会逐渐增加，此辐射热源将致使固业界面的温度梯度逐渐变小，所以在晶棒成长阶段的拉速必须逐渐地降低，以避免晶棒扭曲的现象产生。 尾部成长（Tail Growth） 当晶体成长到固定（需要）的长度后，晶棒的直径必须逐渐地缩小，直到与液面分开，此乃避免因热应力造成排差与滑移面现象。
《晶柱切片后处理》 硅晶柱长成后，整个晶圆的制作才到了一半，接下必须将晶柱做裁切与检测，裁切掉头尾的晶棒将会进行外径研磨、切片等一连串的处理，最后才能成为一片片价值非凡的晶圆，以下将对晶柱的后处理制程做介绍。 切片（Slicing） 长久以来经援切片都是采用内径锯，其锯片是一环状薄叶片，内径边缘镶有钻石颗粒，晶棒在切片前预先黏贴一石墨板，不仅有利于切片的夹持，更可以避免在最后切断阶段时锯片离开晶棒所造的破裂。切片晶圆的厚度、弓形度（bow）及挠屈度（warp）等特性为制程管制要点。影响晶圆质量的因素除了切割机台本身的稳定度与设计外，锯片的张力状况及钻石锐利度的保持都有很大的影响。 圆边（Edge Polishing） 刚切好的晶圆，其边缘垂直于切割平面为锐利的直角，由于硅单晶硬脆的材料特性，此角极易崩裂，不但影响晶圆强度，更为制程中污染微粒的来源，且在后续的半导体制成中，未经处理的晶圆边缘也为影响光组与磊晶层之厚度，固须以计算机数值化机台自动修整切片晶圆的边缘形状与外径尺寸。 研磨（Lapping） 研磨的目的在于除去切割或轮磨所造成的锯痕或表面破坏层，同时使晶圆表面达到可进行抛光处理的平坦度。 蚀刻（Etching） 晶圆经前述加工制程后，表面因加工应力而形成一层损伤层（damaged layer），在抛光之前必须以化学蚀刻的方式予以去除，蚀刻液可分为酸性与碱性两种。 去疵（Gettering） 利用喷砂法将晶圆上的瑕疵与缺陷感到下半层，以利往后的.. IC制程。 抛光（Polishing） 晶圆的抛光，依制程可区分为边缘抛光与表面抛光两种
半导体制程简史
半导体制程简史 当线宽远高于10 微米时，纯净度还不像今天的器件生产中那样至关 紧要。旦随着器件变得越来越集成，超净间也变得越来越干净。今天，工厂 内是加压过滤空气，来去除哪怕那些可能留在芯片上并形成缺陷的最小的粒子。 半导体制造车间里的工人被要求着超净服来保护器件不被人类污染。 在利润增长的推动下，在1960 年代半导体器件生产遍及得克萨斯州和 加州乃至全世界，比如爱尔兰、以色列、日本、台湾、韩国、新加坡和中国， 且在今天已是一个全球商业。 半导体生产商的领袖大都在全世界拥有生产车间。英特尔，世界最大的 生产商，以及在美其他顶级生产商包括三星(韩国)、德州仪器(美国)、AMD(超 微半导体)(美国)、东芝(日本)、NEC 电子(日本)、意法半导体(欧洲)、英飞凌 (欧洲)、瑞萨(日本)、台积电(台湾，参见TSMC 网站)、索尼(日本)，以及恩智 浦半导体(欧洲)在欧洲和亚洲都有自己的设备。 在2006 年，在美国有大约5000 家半导体和电子零件生产商，营业额达1650 亿美元(摘自Barnes 报告《2006 美国工业和市场展望》)。 以下为各半导体工艺节点出现时间和主要代表产品 ITRS : International Technology Roadmap for Semiconductors(国际半导体技术蓝图) ITRS 是由欧洲、日本、韩国、台湾、美国五个主要的芯片制造地区发起 的。发起组织分别是European Semiconductor IndustryAssociation(ESIA，欧洲半导体工业协会)，the Japan Electronics and InformationTechnology Industries
LED五大原物料及四大制程工艺
LED五大原物料及四大制程工艺 一LED简介 LED(Light Emitting Diode)俗称发光二级体或发光二极管，它包含了可见光和不可见光。 它是一种依靠半导体PN结发光的光电元件，它分为lamp,TOP,COB,食人鱼…。以lamp来讲，它是有电子原材料（chip,金线或铝线，支架，银胶或绝缘胶），封装材料（环氧树脂“EP400,EP700,EP800,2015,5012,T等等”），以及辅助材料（色剂，扩散剂）三大材料构成。 定义：LED就是由电子材料，封装材料，辅助材料联结而成的一个发光的闭路电子元件。 二LED五大原物料 LED五大原物料分别是指：晶片，支架，银胶，金线，环氧树脂 1晶片 1.1晶片的构成：由金垫，P极，N极，PN结，背金层构成（双pad晶片无背金层）。 1.2定义：晶片是由P层半导体元素，N层半导体元素靠电子移动而重新排列组合成的PN结合体。也正是这种变化使晶片能够处于一个相对稳定的状态。 1.3晶片的发光原理： 在晶片被一定的电压施加正向电极时，正向P区的空穴则会源源不断的游向N区，N区的电子则会相对于孔穴向P区运动。在电子，空穴相对移动的同时，电子空穴互相结对，激发出光子，产生光能。 1.4晶片的分类： 1.4.1按组成分： 二元：如GaAs(砷化镓)，GaP（磷化镓）等 三元：InGaN(氮化铟镓)，GaAlAs(砷化镓铝)，GaAsP(磷化镓砷)等 四元：AlInGaP,AlInGaAs 1.4.2按极性分：N/P,P/N 1.4.3按发光类型分： 表面发光型：光线大部分从晶片表面发出 五面发光型：表面，侧面都有较多的光线射出 1.4.4按发光颜色分：红，橙，黄，黄绿，纯绿，标准绿，蓝绿，蓝 2支架： 2.1支架的结构：1层铁，2层镀铜（导电性好，散热快）3层镀镍（防氧化），4层镀银（反光性好，易焊线） 2.2型号分类：2号，3号，4号，6号，9号，食人鱼… 3银胶：(因种类较多，我们依H20E为例) 3.1种类:H20E,826-1DS,84-1A… 3.2组成：银粉（导电，散热，固定晶片）＋环氧树脂（固化银粉）＋稀释剂（易于搅拌） 3.3使用条件: 储藏条件：银胶的制造商一般将银胶以－40 °C 储藏，应用单位一般将银胶以－5 °C 储藏。单剂为25 °C/1年（干燥，通风的地方），混合剂25 °C/72小时（但在上线作业时因其他的因素“温湿度、通风的条件”,为保证产品的质量一般的混合剂使用时间为4小时） 烘烤条件：150 °C/1.5H 搅拌条件：顺一个方向均匀搅拌15分钟 4 绝缘胶：也叫白胶，乳白色，绝缘粘合作用（烘烤温度为：100°C/1.5H） 5金线：（依φ1.0mil为例）LED所用到的金线有φ1.0mil、φ1.2mi l 金线材质：LED用金线的材质一般含金量为99.9％ 金线用途：利用其含金量高材质较软、易变形且导电性好、散热性好的特性，让晶片与支架间形成一闭合电路。 6 环氧树脂（以EP400为例） 6.1组成：A、B两组剂份: A胶：是主剂，由环氧树脂＋消泡剂＋耐热剂＋稀释剂 B剂：是固化剂，由酸酣＋离模剂＋促进剂 6.2使用条件： 混合比：A/B＝100/100（重量比） 混合粘度：500-700CPS/30 °C 胶化时间：120 °C*12分钟或110 °C*18分钟
《芯片制造-半导体工艺制程实用教程》学习笔记
《芯片制造－半导体工艺制程实用教程》 学习笔记 整理：Anndi 来源：电子胶水学习指南（https://www.360docs.net/doc/d92672547.html,） 本人主要从事IC封装化学材料（电子胶水）工作，为更好的理解IC封装产业的动态和技术，自学了《芯片制造－半导体工艺制程实用教程》，貌似一本不错的教材，在此总结出一些个人的学习笔记和大家分享。此笔记原发在本人的“电子胶水学习指南”博客中，有兴趣的朋友可以前去查看一起探讨之！ 前言及序言（点击链接查看之）-----------------------------------1第1章半导体工业-----------------------------------------2—3第2章半导体材料和工艺化学品---------------------------4—5第3章晶圆制备-----------------------------------------------6第4章芯片制造概述---------------------------------------7—8第5章污染控制-------------------------------------------9—10第6章工艺良品率----------------------------------------11—12第7章氧化-----------------------------------------------13—14第8章基本光刻工艺流程—从表面准备到曝光------------15—17第9章基本光刻工艺流程—从曝光到最终检验------------18—20第10章高级光刻工艺-------------------------------------21—23第11章掺杂----------------------------------------------24—26第12章淀积----------------------------------------------27—29第13章金属淀积-----------------------------------------30—31第14章工艺和器件评估----------------------------------32—33第15章晶圆加工中的商务因素---------------------------34—35第16章半导体器件和集成电路的形成-------------------------36第17章集成电路的类型----------------------------------37—38第18章封装----------------------------------------------39—41 个人感慨----------------------------------------------------------41