计算机组成原理
计算机组成原理大型实验
报告
(2010/2011第2学期------第19周)
指导教师：
班级：
姓名：
学号：
计算机组成原理课程设计实验报告
一、目的和要求
目的：
深入了解计算机各种指令的执行过程，以及控制器的组成，指令系统微程序设计的具体知识，进一步理解和掌握动态微程序设计的概念；完成微程序控制的特定功能计算机的指令系统设计和调试。
要求：
（1）、内容自行设计相关指令微程序；（务必利用非上机时间设计好微程序）（2）、测试程序、实验数据并上机调试；
（3）、报告内容：
包括
1、设计目的
2、设计内容
3、微程序设计（含指令格式、功能、设计及微程序）
4、实验数据（测试所设计指令的程序及结果）。（具体要求安最新规范为
准）
二、实验环境
TEC—2机与PC机。
三、具体内容
实验内容：
（1）把用绝对地址表示的内存单元A中的内容与内存单元B中的内容相加，结果存于内存单元C中。
指令格式：D4××，ADDR1，ADDR2，ADDR3四字指令（控存入口100H）
功能：[ADDR3]=[ADDR1]+[ADDR2]
（2）将一通用寄存器内容减去某内存单元内容，结果放在另一寄存器中。
指令格式：E0DRSR，ADDR（SR，DR源、目的寄存器各4位）双字指令（控存入口130H）
功能：DR=SR-[ADDR]
（3）转移指令。判断两个通用寄存器内容是否相等，若相等则转移到指定绝对地址，否则顺序执行。
指令格式：E5DRSR，ADDR双字指令（控存入口140H）
功能：ifDR==SRgotoADDRelse 顺序执行。
设计：利用指令的CND字段，即IR
10~8，令IR
10~8
=101，即CC=Z
则当DR==SR时Z=1，微程序不跳转，接着执行MEMPC（即），而当DR!=SR 时Z=0，微程序跳转至A4。
实验设计并分析：
第一条：把用绝对地址表示的内存单元A中的内容与内存单元B中的内容相加，结果存于内存单元C中。
指令格式：D4××，ADDR1，ADDR2，ADDR3四字指令（控存入口100H）
功能：[ADDR3]=[ADDR1]+[ADDR2]
指令格式：
微程序：
PC→AR，PC+1→PC：00000E00A0B55402
MEM→AR：00000E00 10F00002
MEM→Q：00000E00 00F00000
PC→AR，PC+1→PC：00000E00 A0B5 5402
MEM→AR：00000E00 10F0 0002
MEM+Q→Q：00000E01 00E0 0000
PC→AR，PC+1→PC：00000E00 A0B5 5402
MEM→AR：00000E0010F0 0002
Q→MEM，CC#=0：00290300 10200010
指令分析：
PC->AR,PC+1->PC
MEM->AR
MEM->Q
PC->AR,PC+1->PC
MEM->AR
MEM+Q->Q
PC->AR,PC+1->PC
MEM->AR
Q->MEM,CC#=0
假设从地址[0828]开始执行微程序，此时程序计数器PC的值是0829。因为运行程序的时候[0829]和[0830]中存了加法的两个加数的内存地址，所以要想方设法1）把这两个加数传到运算器的寄存器中，2）在运算器中相加，3）将结果输出到内存单元[ADDR1]。以下分别进行分析。
1）取每个加数要访问两次内存，第一次是取得加数所在的内存地址的值(MEM→AR),第二次是取得加数本身并保存在Q寄存器中（MEM→Q）。注意，取第二个加数的时候，第一次仍是MEM→AR，而第二次MEM+Q→Q的同时也把加法给完成了，请见接下来的分析。
2）相加的操作是MEM+Q→Q。MEM是从内存中取得的第二个加数的值，左边的Q是刚才取得的第一个加数的值。他俩相加的和传给Q寄存器，覆盖掉了Q寄存器刚才保存的值（第一个加数）。
3）现在Q寄存器中存有加法的运算结果，最后的工作是把这个结果写到内存单元[ADDR1]中去。如果AR或者PC指向[ADDR1]的话就好办了，难点在于现在AR
已经到了[ADDR2]处，PC已经到了[ADDR2+1]处，而且又不知道如何让寄存器的值减一。后来问同学，得到了解决办法：利用IP寄存器。IP正好还呆在[ADDR1-1]，即内存地址[0828]。显然，让IP+1就得到了[ADDR1]，即[0829]。微指令是IP+1→AR 以及MEM→AR，这时AR的值为第一个加数所在的单元[ADDR1]。
现在Q的值是运算结果，AR的值是运算结果要传给的内存地址。显而易见，最后一步就是“存储器写”操作Q→MEM。
其它要注意的地方：
1）微程序中有两处PC+1→PC，第一处是为了取得第二个加数所在的内存地址，第二处是为了把PC指向下一句，在这里是RET，才能使程序正常结束。
2）程序最后要转向A4H执行后续处理程序。此处下地址的转换方法：将A4H 从左到右用八位二进制数写出，左边补两个“0”，右边加两个“0”（备用位B45、44），得到001010010000B，再把这个十二位二进制数翻译成十六进制，结果是290H。3）使用Q寄存器的好处有：第一，不修改通用寄存器R0，R1等，因为别的程序可能用到它们。第二，程序易读、风格优美。
程序调试：
第二条：将一通用寄存器内容减去某内存单元内容，结果放在另一寄存器中。
指令格式：E0DRSR，ADDR（SR，DR源、目的寄存器各4位）双字指令（控
存入口130H）
功能：DR=SR-[ADDR]
微程序：PC→AR，PC+1→PC：0000 0E00A0B55402
MEM→AR：00000E00 10F00002
SR-[ADDR]→DR：0029030131D00088
指令格式：
指令分析：
根据指令的功能和指令格式，先读取地址ADDR单元内容暂时放置于Q寄
存器中，然后再读取内存单元中的DATA，同时与Q寄存器内容相减，结果
存放在DR寄存器中。
每条指令系统微操作详细：
PC->AR,PC+1->PC
MEM->AR
SR-MEM->DR
调试：
第三条：转移指令。判断两个通用寄存器内容是否相等，若相等则转移到指定绝对地址，否则顺序执行。
指令格式：E5DRSR，ADDR双字指令（控存入口140H）
功能：ifDR==SRgotoADDRelse 顺序执行。
设计：利用指令的CND字段，即IR
10~8，令IR
10~8
=101，即CC=Z
则当DR!=SR时Z=1，微程序不跳转，接着执行MEMPC（即ADDRPC）
而当DR==SR时Z=0，微程序跳转至A4。
微程序：
SR-DR： 00000E0191900088
PC→AR，CC#=CND，PC+1→PC：002903E0 A0B55402
MEM→PC：0029030030F05000
指令格式：
指令分析：
1、SR-DR，运算器接受标志位，设定标志位
2、PC→AR，PC+1→PC，,SCC=7，IR10-8=101，CC#=Z
DR=SR，CC#=Z=1，顺序执行102，DR≠SR转移到下地址为103的指令继续转移
3、(DR=SR)偏移量OFFSET加IP(R4)，结果赋给PC(R5)，然后令CC#=0，用3号命令条件转移到A4H，结束微程序
4、PC→AR，PC+1→PC SCC=101，SC=1，使CC#=S#，DR>SR,SR-DR<0,S=1,CC#=S#=0,3号命令条件转移到下地址为A4H的指令结束程序，DR
5、(DR 结束微程序 每条指令系统微操作详细： SR-DR PC->AR,PC+1->PC MEN->PC 调试： >E900 09000000:00000000:0E010000:91900000:00880000:0029 09050000:03E00000:A0B50000:54020000:00290000:0300 090A0000:30F00000:5000 >D900 090000000E0191900088002903E0A0B55402.........).αá╡T. 09080029030030F050000000000000000000.)..0≡P......... 091000000000000000000000000000000000................ 091800000000000000000000000000000000................ 092000000000000000000000000000000000................ 092800000000000000000000000000000000................ 093000000000000000000000000000000000................ 093800000000000000000000000000000000................ >A800 0800:MOVR1,900 0802:MOVR2,3 0804:MOVR3,140 0806:LDMC 0807:RET 0808: >G800 >A820 0820:MOVR8,0011 0822:MOVR9,0011 0824:NOP 0825:NOP 0826:MOVR9,0002 0828:RET 0829: >E824 08240000:E4890000:0828 >U820 0820:2C800011MOVR8,0011 0822:2C900011MOVR9,0011 0824:E489DWE489 0825:0828ADCR2,R8 0826:2C900002MOVR9,0002 0828:AC00RET 0829:0000NOP 082A:0000NOP 082B:0000NOP 082C:0000NOP 082D:0000NOP 082E:0000NOP 082F:0000NOP 0830:0000NOP 0831:0000NOP >G820 结果显示： >R R0=0000R1=090CR2=0000R3=0143SP=0FD0PC=0820IP=00CDR7=0000R8=0011 R9=0002R10=0000R11=0000R12=0000R13=0000R14=0000R15=0000F=01001111 0820:2C800011MOVR8,0011 > 四．实验心得 通过这次的课程设计，使得我们进一步地熟悉了PC机与TEC-2机，同时也更深层次的了解了计算机各种指令的执行过程，以及控制器的组成，指令系统微程序设计的具体知识，同时在一定程度上理解和掌握了动态微程序设计的概念。更加深入的了解了指令、微程序、微码的关系和构成，通过设计、调试指令，熟悉了计算机内部的控制器与算术逻辑单元的运行过程，对计算机内部结构更加熟悉。 成绩评定表 签字：年月日 第一章 1．比较数字计算机和模拟计算机的特点 解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的；数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。两者主要区别见 P1 表 1.1 。 2．数字计算机如何分类？分类的依据是什么？ 解：分类：数字计算机分为专用计算机和通用计算机。通用计算机又分为巨型机、大型机、 中型机、小型机、微型机和单片机六类。分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。 通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、 指令系统规模和机器价格等因素。 3．数字计算机有那些主要应用？（略） 4．冯 . 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？ 解：冯 . 诺依曼型计算机的主要设计思想是：存储程序和程序控制。存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。 主要组成部分有：控制器、运算器、存储器、输入设备、输出设备。 5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB MB GB来度量，存储 容 量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。单元地址：单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地 址。 数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。 6．什么是指令？什么是程序？ 解：指令：计算机所执行的每一个基本的操作。程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。 7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。 第四章作业答案 解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory. 解：1主存：主存又称为内存，直接与CPU交换信息。 2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。 3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。 4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。 5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。靠触发器原理存储信息，只要不掉电，信息就不会丢失。 6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。 7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。 8 PROM: 是可一次性编程的只读存储器。 9 EPROM 是可擦洗的只读存储器，可多次编程。 10 EEPROM: 即电可改写型只读存储器，可多次编程。 11 CDROM 即只读型光盘存储器。 12 Flash Memory 即可擦写、非易失性的存储器。 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？ 答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。 Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。 主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。 综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。 主存与Cache之间的信息调度功能全部由硬件自动完成。而主存—辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。 第5章习题参考答案 1．请在括号内填入适当答案。在CPU中： (1)保存当前正在执行的指令的寄存器是（IR ）； (2)保存当前正在执行的指令地址的寄存器是（AR ） (3)算术逻辑运算结果通常放在（DR ）和（通用寄存器）。 2．参见图5.15的数据通路。画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。标出各微操作信号序列。 解： STO R1, (R2)的指令流程图及微操作信号序列如下： STO R1, (R2) R/W=R DR O, G, IR i R2O, G, AR i R1O, G, DR i R/W=W 3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。 解： LAD R3, (R0)的指令流程图及为操作信号序列如下： PC O , G, AR i R/W=R DR O , G, IR i R 3O , G, AR i DR O , G, R 0i R/W=R LAD (R3), R0 4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。 解： 5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。 解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令 211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下： 第4章习题参考答案 1．ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？ 答：不合理。指令最好半字长或单字长，设16位比较合适。一个字符的ASCII 是7位，如果设计主存单元字长为32位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，要多花些时间而已，不过，一条指令至少占一个单元，但只占一个单元的12位，而另20位就浪费了，这样看来就不合理，因为通常单字长指令很多，浪费也就很大了。 2．假设某计算机指令长度为32位，具有双操作数、单操作数、无操作数三类指令形式，指令系统共有70条指令，请设计满足要求的指令格式。 答：字长32位，指令系统共有70条指令，所以其操作码至少需要7位。 双操作数指令 单操作数指令 无操作数指令 3．指令格式结构如下所示，试分析指令格式及寻址方式特点。 答：该指令格式及寻址方式特点如下： (1) 单字长二地址指令。 (2) 操作码字段OP可以指定26=64种操作。 (3) 源和目标都是通用寄存器（可分指向16个寄存器）所以是RR型指令，即两个操作数均在寄存器中。 (4) 这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。 4．指令格式结构如下所示，试分析指令格式及寻址方式特点。 15 10 9 8 7 4 3 0 答：该指令格式及寻址方式特点如下： (1)双字长二地址指令，用于访问存储器。 (2)操作码字段OP可以指定26=64种操作。 (3)RS型指令，一个操作数在通用寄存器（选择16个之一），另一个操作数 在主存中。有效地址可通过变址寻址求得，即有效地址等于变址寄存器（选择16个之一）内容加上位移量。 第 1 章 计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解：P3 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 5. 冯?诺依曼计算机的特点是什么？ 解：冯?诺依曼计算机的特点是：P8 ● 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； ● 指令和数据以同同等地位存放于存储器内，并可以按地址访问； ● 指令和数据均用二进制表示； ● 指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操 作数在存储器中的位置； ● 指令在存储器中顺序存放，通常自动顺序取出执行； ● 机器以运算器为中心（原始冯?诺依曼机）。 7. 解释下列概念： 主机、CPU 、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、 机器字长、指令字长。 解：P9-10 主机：是计算机硬件的主体部分，由 CPU 和主存储器 MM 合成为主机。 CPU ：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和 控制器不在同一芯片上，现在的 CPU 内除含有运算器和控制器外还集成了 CACHE ）。 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随 机存取；由存储体、各种逻辑部件及控制电路组成。 存储单元：可存放一个机器字并具有特定存储地址的存储单位。 存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元 或存储元，不能单独存取。 存储字：一个存储单元所存二进 制代码的逻辑单位。 存储字长：一个存储单元所存二进制代码的位数。 存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。 机器字长：指 CPU 一次能处理的二进制数据的位数，通常与 CPU 的寄存器位数有关。 指令字长：一条指令的二进制代码位数。 8. 解释下列英文缩写的中文含义： CPU 、PC 、IR 、CU 、ALU 、ACC 、MQ 、X 、MAR 、MDR 、I/O 、MIPS 、CPI 、FLOPS 解：全面的回答应分英文全称、中文名、功能三部分。 CPU ：Central Processing Unit ，中央处理机（器），是计算机硬件的核心部件，主要由运 算器和控制器组成。 PC ：Program Counter ，程序计数器，其功能是存放当前欲执行指令的地址，并可自动计数 计算机组成原理第四章课后题参考答案 第四章课后题参考答案 3．指令格式结构如下所示，试分析指令格式及寻址方式特点。 解：指令格式及寻址方式特点如下： ① 单字长二地址指令； ② 操作码OP可指定=64条指令； ③ RR型指令，两个操作数均在寄存器中，源和目标都是通用寄存器（可分别指定16个寄存器之一）； ④ 这种指令格式常用于算术逻辑类指令。 4．指令格式结构如下所示，试分析指令格式及寻址方式特点。 解：指令格式及寻址方式特点如下： ① 双字长二地址指令； ② 操作码OP可指定=64条指令； ③ RS型指令，两个操作数一个在寄存器中（16个寄存器之一），另一个在存储器中（由变址寄存器和偏移量决定），变址寄存器可有16个。 6．一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。I，X，D组成该指令的操作数有效地址E。设R为变址寄存器，R1 为基值寄存器，PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。 解：① 直接寻址 ② 相对寻址 ③ 变址寻址 ④ 基址寻址 ⑤ 间接寻址 ⑥ 基址间址寻址 12. 根据操作数所在位置，指出其寻址方式（填空）： （1）操作数在寄存器中，为（A）寻址方式。 （2）操作数地址在寄存器，为（B）寻址方式。 （3）操作数在指令中，为（C）寻址方式。 （4）操作数地址（主存）在指令中，为（D）寻址方式 （5）操作数的地址，为某一寄存器内容与位移量之和可以是（E，F，G）寻址方式。 解：A：寄存器直接（或寄存器）； B：寄存器间接； C：立即； D：直接； E：相对； F：基址；G：变址 补充一下，间接寻址可以表述为： 操作数地址（主存）在内存中 或者 操作数地址的地址（主存）在指令中 第五章指令系统测试 1、以下四种类型指令中，执行时间最长的是（）(单选) A、RR型指令 B、RS型指令 C、SS型指令 D、程序控制类指令 2、程序控制类指令的功能是（）（单选） A、进行算术运算和逻辑运算 B、进行主存与CPU之间的数据传送 C、进行CPU和I/O设备之间的数据传送 D、改变程序执行的顺序 3、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用的寻址方式是( ）（单选） A、立即数寻址 B、寄存器寻址 C、隐含寻址 D、直接寻址 4、下列属于指令系统中采用不同寻址方式的目的主要是（）（单选） A、为了实现软件的兼容和移植 B、缩短指令长度，扩大寻址空间，提高编程灵活性 C、为程序设计者提供更多、更灵活、更强大的指令 D、丰富指令功能并降低指令译码难度 5、寄存器间接寻址方式中，操作数存放在（）中（单选） A、通用寄存器 B、主存 C、数据缓冲寄存器MDR D、指令寄存器 6、指令采用跳跃寻址方式的主要作用是（) (单选) A、访问更大主存空间 B、实现程序的有条件、无条件转移 C、实现程序浮动 D、实现程序调用 7、下列寻址方式中，有利于缩短指令地址码长度的是（）（单选） A、寄存器寻址 B、隐含寻址 C、直接寻址 D、间接寻址 8、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数的有效地址为( ) (单选) A、1200H B、12FCH C、3888H D、88F9H 9、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数为( ) (单选) A、1200H B、12FCH C、3888H D、88F9H 10、某计算机按字节编址，采用大端方式存储信息。其中，某指令的一个操作数的机器数为ABCD 00FFH，该操作数采用基址寻址方式，指令中形式地址（用补码表示）为FF00H，当前基址寄存器的内容为C000 0000H，则该操作数的LSB(即该操作数的最低位FFH)存放的地址是( ) (单选) A、C000 FF00H B、C000 FF03H C、BFFF FF00H D、BFFF FF03H 11、假定指令地址码给出的是操作数所在的寄存器的编号，则该操作数采用的寻址方式是( )(单选) A、直接寻址 B、间接寻址 C、寄存器寻址 D、寄存器间接寻址 12、相对寻址方式中，操作数有效地址通过( )与指令地址字段给出的偏移量相加得到(单选) A、基址寄存器的值 B、变址寄存器的值 C、程序计数器的值 D、段寄存器的值 13、下列关于二地址指令的叙述中，正确的是( ) (单选) A、运算结果通常存放在其中一个地址码所指向的位置 B、地址码字段一定是操作数 C、地址码字段一定是存放操作数的寄存器编号 第1章计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？ 解： 计算机系统：由计算机硬件系统和软件系统组成的综合体。 计算机硬件：指计算机中的电子线路和物理装置。 计算机软件：计算机运行所需的程序及相关资料。 硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 2. 如何理解计算机的层次结构？ 答：计算机硬件、系统软件和应用软件构成了计算机系统的三个层次结构。 （1）硬件系统是最内层的，它是整个计算机系统的基础和核心。 （2）系统软件在硬件之外，为用户提供一个基本操作界面。 （3）应用软件在最外层，为用户提供解决具体问题的应用系统界面。 通常将硬件系统之外的其余层称为虚拟机。各层次之间关系密切，上层是下层的扩展，下层是上层的基础，各层次的划分不是绝对的。 3. 说明高级语言、汇编语言和机器语言的差别及其联系。 答：机器语言是计算机硬件能够直接识别的语言，汇编语言是机器语 言的符号表示，高级语言是面向算法的语言。高级语言编写的程序（源程序）处于最高层，必须翻译成汇编语言，再由汇编程序汇编成机器语言（目标程序）之后才能被执行。 4. 如何理解计算机组成和计算机体系结构？ 答：计算机体系结构是指那些能够被程序员所见到的计算机系统的属性，如指令系统、数据类型、寻址技术组成及I/O机理等。计算机组成是指如何实现计算机体系结构所体现的属性，包含对程序员透明的硬件细节，如组成计算机系统的各个功能部件的结构和功能，及相互连接方法等。 5. 冯?诺依曼计算机的特点是什么？ 解：冯?诺依曼计算机的特点是：P8 ●计算机由运算器、控制器、存储器、输入设备、输出设备五大 部件组成； ●指令和数据以同同等地位存放于存储器内，并可以按地址访 问； ●指令和数据均用二进制表示； ●指令由操作码、地址码两大部分组成，操作码用来表示操作的 性质，地址码用来表示操作数在存储器中的位置； ●指令在存储器中顺序存放，通常自动顺序取出执行； ●机器以运算器为中心（原始冯?诺依曼机）。 本科生期末试卷（5） 一、选择题（每小题2分，共30分） 1某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最大正整数位（）。 A +(263-1) B +(264-1) C -(263-1) D -(264-1) 2请从下面浮点运算器中的描述中选出两个描述正确的句子（）。 A 浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来实现。 B 阶码部件可实现加，减，乘，除四种运算。 C 阶码部件只进行阶码相加，相减和比较操作。 D 尾数部件只进行乘法和除法运算。 3存储单元是指（）。 A 存放1个二进制信息位的存储元 B 存放1个机器字的所有存储元集合 C 存放1个字节的所有存储元集合 D 存放2个字节的所有存储元集合 4某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（）。 A 0—1M B 0—512KB C 0—56K D 0—256KB 5用于对某个寄存器中操作数的寻址方式为（）。 A 直接 B 间接 C 寄存器直接 D 寄存器间接 6程序控制类的指令功能是（）。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送 C 进行CPU和I/O设备之间的数据传送 D 改变程序执行的顺序 7指令周期是指（）。 A CPU从主存取出一条指令的时间 B CPU执行一条指令的时间 C CPU从主存取出一条指令加上执行一条指令的时间 D 时钟周期时间 8描述当代流行总线结构中基本概念不正确的句子是（）。 A 当代流行的总线不是标准总线 B 当代总线结构中，CPU和它私有的cache一起作为一个模块与总线相连 C 系统中允许有一个这样的CPU模块 9 CRT的颜色为256色，则刷新存储器每个单元的字长是（）。 A 256位 B 16位 C 8位 D 7位 10发生中断请求的条件是（）。 A 一条指令执行结束 B 一次I/O操作结束 C 机器内部发生故障 D 一次DMA操作结束 11中断向量地址是（）。 A 子程序入口地址 B 中断服务程序入口地址 C 中断服务程序入口地址指示器 D 例行程序入口地址 12 IEEE1394所以能实现数据传送的实时性，是因为（）。 A 除异步传送外，还提供同步传送方式 67计算机组成原理4 一、单选题（共15题,共15分） 1. I/O编址方式通常可分统一编址和独立编址，。（1分） A.统一编址是将I/O地址看作是存储器地址的一部分，可用专门的I/O指令对设备进行访问 B.独立编址是指I/O地址和存储器地址是分开的，所以对I/O访问必须有专门的I/O指令 C.统一编址是指I/O地址和存储器地址是分开的，所以可用访存指令实现CPU对设备的访问 D.独立编址是将I/O地址看作是存储器地址的一部分，所以对I/O访问必须有专门的I/O指令 2. 64．微程序控制器中，微程序的入口地址是由形成的。（1分） A.机器指令的地址码字段 B.微指令的微地址码字段 C.机器指令的操作码字段 D.微指令的微操作码字段 3. 50．ROM与RAM的主要区别是_____。（1分） A.断电后，ROM内保存的信息会丢失，RAM则可长期保存而不会丢失 B.断电后，RAM内保存的信息会丢失，ROM则可长期保存而不会丢失 C.ROM是辅助存储器，RAM是主存储器 D.ROM是主存储器，RAM是辅助存储器 4. 中央处理器（CPU）是指。（1分） A.运算器 B.控制器 C.运算器和控制器 D.运算器和存储器 5. 57．下列说法中是正确的。（1分） A.指令周期等于机器周期 B.指令周期小于机器周期 C.指令周期大于机器周期 D.指令周期是机器周期的两倍 6. 61．设计微程序的人员是。（1分） A.硬件设计人员 B.系统软件人员 C.应用软件人员 D.用户 7. 在存储器堆栈中，保持不变的是。（1分） A.栈顶 B.栈指针 C.栈底 D.栈中的数据 8. 56．微操作信号发生器的作用是。（1分） A.从主存中取出指令 B.完成指令操作码的分析功能 C.产生控制时序 D.产生各种微操作控制信号 9. 73．在DMA传送方式中，由发出DMA请求。（1分） A.外部设备 B.DMA控制器 C.CPU D.主存 10. 68．主机与设备传送数据时，采用，主机与设备是串行工作的。（1分） A.程序查询方式 B.中断方式 C.DMA方式 D.通道方式 存储系统（一）单元测验 1、CPU可直接访问的存储器是 A、磁盘 B、主存 C、光盘 D、磁带 2、主存储器和CPU之间增加高速缓冲存储器（Cache）的目的是 A、提高存储系统访问速度 B、简化存储管理 C、扩大主存容量 D、支持虚拟存储技术 3、存储字长是指 A、存储器地址线的二进制位数 B、存放在一个存储单元中的二进制位数 C、存储单元总数 D、寄存器的数据位数 4、计算机字长32位，主存容量为128MB，按字编址，其寻址范围为 A、0 ~ 32M-1 B、0 ~ 128M-1 C、0 ~ 64M-1 D、0 ~ 16M-1 5、字位结构为256Kｘ4位SRAM存储芯片，其地址引脚与数据引脚之和为 A、18 B、22 C、24 D、30 6、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目分别为 A、64，16 B、16，64 C、16，16 D、64,64 7、假定用若干块4K *4位的存储芯片组成一个8K*8位的存储器，则地址0B1F所在芯片的最小地址是 A、0000H B、0600H C、0700H D、0B00H 8、计算机系统中的存贮器系统是指 A、RAM和ROM存贮器 B、Cache C、磁盘存储器 D、Cache、主存贮器和外存贮器 9、用若干片2K′4位的存储芯片组成一个8K′8位的存储器，则地址0B1FH所在的芯片在全局的最大地址是 A、0CFFH B、0BFFH C、1BFFH D、0FFFH 10、动态存储器刷新以（）为单位进行 A、存储单元 B、行 C、列 D、字节 11、下列存储器类型中，速度最快的是 A、DRAM B、Flash Memory C、SRAM D、EPROM 12、某计算机字长32位，下列地址属性中属于按双字长边界对齐的是 A、存储器地址线低三位全部为0 B、存储器地址线低二位全部为0 C、存储器地址线最低为0 D、存储器地址线低三位取值随意 13、在32位的机器上存放0X12345678，假定该存储单元的最低字节地址为0X4000，则在小端存储模式下存在在0X4002单元的内容是 A、0X12 B、0X34 C、0X56 D、0X78 14、关于内存的下列说法中，错误的是 A、内存的存取速度不能低于CPU速度，否则会造成数据丢失 B、程序只有在数据和代码等被调入内存后才能运行 C、采用虚拟内存技术后程序可以在硬盘上直接运行 D、某计算机内存容量为8GB，按字节编址，那么它的地址总线为33位 第四章思考题与习题 1．解释下列概念主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory 答： 主存：与CPU 直接交换信息，用来存放数据和程序的存储器。 辅存：主存的后援存储器，不与CPU 直接交换信息。 CACHE：为了解决CPU 和主存的速度匹配，设在主存与CPU之间，起缓冲作用，用于提高访存速度的一种存储器。 RAM：随机存储器：是随机存取的，在程序执行过程中既可读出也可写入，存取时间与存储单元所在位置无关。 SRAM：静态RAM，以触发器原理存储信息。 DRAM：动态RAM，以电容充放电原理存储信息。 ROM：只读存储器，在程序执行过程中只能读出，而不能对其写入。 PROM：一次性编程的只读存储器。 EPROM：可擦除的可编程只读存储器，用紫外线照射进行擦写。 EEPROM：用电可擦除的可编程只读存储器。 CDROM：只读型光盘 Flash Memory：快擦型存储器，是性能价格比好，可靠性高的可擦写非易失型存储器 2．计算机中哪些部件可用于存储信息，请按其速度、容量和价格/位排序说明。 答： 寄存器、缓存、主存、磁盘、磁带等。 速度按顺序越来越慢，容量越来越高和价格/位越来越低 3．存储器的层次结构主要体现在什么地方为什么要分这些层次，计算机如何管理这些层次答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。 Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，接近于Cache的速度，而容量和位价却接近于主存。 主存—辅存层次在存储系统中主要起扩容作用，其容量和位价接近于辅存，而速度接近于主存 4．说明存取周期和存取时间的区别。 答： 存取周期和存取时间的主要区别是：存取时间仅为完成一次存取操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即： 存取周期= 存取时间+ 恢复时间 5．什么是存储器的带宽若存储器的数据总线宽度为32 位，存取周期为200ns，则存储器的带宽是多少 解：存储器的带宽指单位时间内从存储器进出信息的最大数量。 存储器带宽= 1/200ns×32位= 160M位/秒= 20MB/S = 5M字/秒 6．某机字长为32 位，其存储容量是64KB，按字编址它的寻址范围是多少若主存以字节编 上海大学计算机学院 《计算机组成原理二实验》报告二 姓名：学号：教师：王雪娟 时间：周四1-3 地点：延长校区行健楼609 机位：17 实验名称：程序转移机制（综合实验） 一、实验目的： 1.学习实现程序转移的硬件机制； 2.掌握堆栈寄存器的使用； 3.深入理解PC寄存器自动加1和打入初值功能对计算机程序的深远影响； 4.掌握代码的分段连续存放技术和实现 二、实验原理： 程序转移：分支和循环总是可以相互替代，所以也常说程序段内的执行流程有顺序和转移两种，而程序段之间的调用也只是把执行流程转移到了另外一个程序段上。所以，任何复杂的程序流程，在硬件实现机制上只有两种情况：顺序执行和转移。硬件实现这两种情况的技术很简单：PC寄存器的自动加1功能实现程序顺序执行，PC 寄存器的打入初值功能实现程序转移。 实验箱系统的程序转移硬件机制：当LDCP有效（0）时，PC被打入新值（赋初值），实现程序的转移。这一刻DBUS上的值就是转移的目标地址（被打入PC），这个地址同转移指令所在地址的关系决定了转移类型。 子程序调用和保护断点：子程序的调用和返回是两次转移，特殊点在于：返回时转移的目标一定是调用时转移的出发点。为实现这个特点，在调用转移时必须把出发地址（断点）保存起来。这个“保存”还必须有两个要求：1.不被一般用户所知或改变。2.返回转移时能方便地找到它。第一个要求决定了它不能被保存在数据存储区或程序存储区，第二个要求决定了返回指令的目标地址获得方法与其它转移指令完全不同，返回指令的目标地址一定从这个特殊的“保存区”得到，指令本身不需要再带目标地址，而其他转移指令必须自带目标地址。再考虑到子程序调用的“可嵌套性”，这个“保护区”里的数据应该有“先入后出”特点，这与“货栈”中堆放的货物相似，故称其为“堆栈”。 ST寄存器结构和子程序调用与返回控制信号：实验箱子程序调用和返回的结构由PC电路和ST电路组成。调用转移时，PC的当前值（断点)经下面的245送上DBUS，进入ST保存；然后给PC打入子程序入口地址（调用指令携带的目标地址）完成转子程序。返回转移时，返回指令开启ST的输出，并给出PC打入信号（无条件转移）， CPU 组成与机器指令执行实验 一、实验目的 （1）将微程序控制器同执行部件（整个数据通路）联机，组成一台模型计算机；（2）用微程序控制器控制模型机数据通路； （3）通过CPU 运行九条机器指令（排除中断指令）组成的简单程序，掌握机器指令与微指令的关系，牢固建立计算机的整机概念。 二、实验电路 本次实验用到前面四个实验中的所有电路，包括运算器、存储器、通用寄存器堆、程序计数器、指令寄存器、微程序控制器等，将几个模块组合成为一台简单计算机。因此，在基本实验中，这是最复杂的一个实验，也是最能得到收获的一个实验。在前面的实验中，实验者本身作为“控制器”，完成数据通路的控制。而在本次实验中，数据通路的控制将由微程序控制器来完成。CPU 从内存取出一条机器指令到执行指令结束的一个机器指令周期，是由微指令组成的序列来完成的，即一条机器指令对应一个微程序。 三、实验要求 （1）对机器指令系统组成的简单程序进行译码。 将下表的程序按指令格式手工汇编成十六进制机器代码，此项任务应在预习时完成。完成表1. （2）按照下面框图，参考前面实验的电路图完成连线，控制器是控制部件，数据通路（包括上面各模块）是执行部件，时序产生器是时序部件。连线包括控制台、时序部分、数据通路和微程序控制器之间的连接。其中，为把操作数传送给通用寄存器组 RF，数据通路上的RS1、RS0、RD1、RD0 应分别与IR3 至IR0 连接，WR1、WR0 也应接到IR1、IR0 上。 开关控制 控制台时序发生器 时序信号 开关控制指示灯信号控制信号时序信号 控制信号 微程序控制器数据通路 指令代码、条件信号 图13 模型计算机连线示意图 （3）将上述任务（1）中的程序机器代码用控制台操作存入内存中，并根据程序的需要，用数码开关SW7—SW0 设置通用寄存器R2、R3 及内存相关单元的数据。注意：由于设置通用寄存器时会破坏内存单元的数据，因此一般应先设置寄存器的数据，再设置内存数据。 （4）用单拍（DP）方式执行一遍程序，列表记录通用寄存器堆RF 中四个寄存器的数据，以及由STA 指令存入RAM 中的数据（程序结束后从RAM 的相应单元中读出），与理论分析值作对比。单拍方式执行时注意观察微地址指示灯、IR/DBUS 指示灯、AR2／AR1 指示灯和判断字段指示灯的值，以跟踪程序中取指令和执行指令的详细过程（可观察到每一条微指令）。 （5）以单指（DZ）方式重新执行程序一遍，注意观察 IR/DBUS 指示灯、AR2/AR1 第五章 一．填空题 1.控制器由于设计方法的不同可分为型、型和型控制器。 2.控制器在生成各种控制信号时，必须按照一定的进行，以便对各种操作实施时间上的控制。 3.微程序控制的计算机中的控制存储器CM是用来存放的。 4.在微指令的字段编码法中，操作控制字段的分段并非是任意的，必须遵循的分段原则中包括：①把性的微命令分在同一段内；②一般每个小段要留出一个状态，表示。 5.微指令分为和微指令两类，微指令可以同时执行若干个微操作，所以执行机器指令的速度比微指令快。 6.在CPU中，指令寄存器的作用是，其位数取决于；程序计数器的作用是，其位数取决于。 7.指令周期是，最基本的指令周期包括和。 8.根据CPU访存的性质不同，可将CPU的工作周期分为、、和。 9.在CPU中保存当前正在执行的指令的寄存器是，保存下一条指令地址的寄存器是，保存CPU访存地址的寄存器是。 10.中断判优可通过和实现，前者速度更快。 11.中断服务程序的入口地址可通过和寻找。 12.在硬件向量法中，可通过两种方式找到服务程序的入口地址，一种是，另一种是。 13.CPU从主存取出一条指令并执行该指令的时间叫做，它常常用若干个来表示，而后者又包含有若干个。 14.程序顺序执行时，后继指令的地址由形成，遇到转移指令和调用指令时，后继指令的地址从获得。 15.控制器在生成各种控制信号时，必须按照一定的进行，以便对各种操作实施时间上的控制。 16.机器X和Y的主频分别是8MHz和12MHz，则X机的时钟周期为μs。 若X机的平均指令执行速度为0.4MIPS，则X机得平均指令周期为μs。若两个机器的机器周期内时钟周期数相等，则Y机得平均执行速度为MIPS。 17.一个主频为25MHz的CPU，平均每条指令包含2个机器周期，每个机器周期包含2个时钟周期，则计算机的平均速度是。如果每两个机器周期中有一个用于访存，而存储器速度较慢，需再插入2个时钟周期，此时指令周期为μs。 18.微指令格式可分为型和型两类，其中型微指令用较长的微程序结构换取较短的微指令结构。 19.在用微程序实现的控制器中，一条机器指令对应若干条，它又包含若干。微指令格式分成型和型两类，型微指令可同时执行若干个微操作，所以执行指令的速度比快。 20.实现机器指令的微程序一般存放在中，而用户程序存放在中，前者的速度比后者。若采用水平型微指令，则微指令长度一般比机器指令。 21.某计算机采用微程序控制，微指令字中操作控制字段共16位，若采用直接控制，则可以定义种微操作，此时一条微指令最多可同时启动个微操作。若采用编码控制，并要求一条微指令需同时启动4个微操作，则微指令字中的操作控制字段应分段，若每个字段的微命令数相同，这样的微指令格式最多可包含个微操作命令。 22.在微程序控制器中，一次能够定义并执行多个并行操作命令的微指令叫 做型微指令。若采用微操作码方式，一次只能执行一个操作命令的微指令（例如，控制信息从某个源部件到某个目标部件）叫做型微指令，后者实现一条机器指令的微程序要比前者编写的微程序。 23.在串行微程序控制器中，执行现行微指令的操作与取下一条微指令的操作在时间上是进行的，所以微指令周期等于。在并行为程序控制器中，执行现行微指令的操作与取下一条微指令的操作是进行的，所以微指令周期等于。 二．选择题 第5章习题参考答案 1．请在括号填入适当答案。在CPU中： (1)保存当前正在执行的指令的寄存器是（ IR ）； (2)保存当前正在执行的指令地址的寄存器是（ AR ） (3)算术逻辑运算结果通常放在（ DR ）和（通用寄存器）。 2．参见图5.15的数据通路。画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的容传送至(R2)为地址的主存单元中。标出各微操作信号序列。 解： STO R1, (R2)的指令流程图及为操作信号序列如下： STO R1, (R2) R/W=R DR O, G, IR i R2O, G, AR i R1O, G, DR i R/W=W 3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的容取至寄存器R2中，标出各微操作控制信号序列。 解： LAD R3, (R0)的指令流程图及为操作信号序列如下： PC O , G, AR i R/W=R DR O , G, IR i R 3O , G, AR i DR O , G, R 0i R/W=R LAD (R3), R0 4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。 解： 5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。 解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令 211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下： 1、采用规格化的浮点数是为了（D） A、增加数据的表示范围 B、方便浮点运算 C、防止运算时数据溢出 D、增加数据的表示精度 2、以下（D）表示法主要用来表示浮点数中的阶码 A、原码 B、补码 C、反码 D、移码 3、浮点加减运算中的对阶指（A） A、将较小的一个阶码调整到与较大的一个阶码相同 B、将较大的一个阶码调整到与较小的一个阶码相同 C、将被加数的阶码调整到与加数的阶码相同 D、将加数的阶码调整到与被加数的阶码相同 4、假定采用IEEE 754单精度浮点数格式表示一个数，则该数为（B） A、（+1.125）10×210 B、（+1.125）10×211 C、（+0.125）10×211 D、（+0.125）10×210 5、如果浮点数的尾数用补码表示，则下列（D）中的尾数是规格化形式 A、1.11000 B、0.01110 C、0.01010 D、1.00010 6、float型数据通常用IEEE 754单精度浮点数格式表示，若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x = -8.25，则FR1的内容是（A） A、C104 0000H B、C242 0000H C、C184 0000H D、C1C2 0000H 7、运算器虽由许多部件组成，但核心部件是（A） A、算术逻辑运算单元ALU B、多路开关 C、数据总线 D、累加寄存器ACC 8、使用74LS181这种器件来构成一个16位的ALU，需要使用（B）片。 A、2 B、4 C、8 D、16 9、用4片74181和1片74182相配合，具有（D）传递功能 A、串行进位 B、组内并行进位，组间串行进位 C、组内串行进位，组间并行进位 D、组内、组间均为并行进位 10、和外存储器相比，内存储器的特点是（C） A、容量大、速度快、成本低 B、容量大、速度慢、成本高 C、容量小、速度快、成本高 D、容量小、速度快、成本低 11、磁盘属于（D）类型的存储器 A、随机存取存储器 B、只读存储器 C、顺序存取存储器 D、直接存取存储器 12、某计算机系统，其操作系统保存在硬盘上，其内存储器应该采用（C） A、RAM B、ROM C、RAM和ROM D、都不对 13、计算机的存储系统是指（D） A、RAM B、ROM C、主存储器 D、Cache、主存储器和外存储器 14、一般存储系统由三级组成，下列关于各级存储器的作用及速度、容量的叙述中正确的是（C） A、主存存放正在CPU中运行的程序，速度较快，容量很大 B、Cache存放当前所有频繁访问的数据，特点是速度最快、容量较小 C、外存存放需联机保存但暂时不执行的程序和数据，容量很大且速度很慢 D、外存存放需联机保存但暂时不执行的程序和数据，容量很大且速度很快 15、以下器件中存取速度最快的是（C） 第一题、单项选择题（每题1分，5道题共5分） 1、在集中式总线仲裁中，＿＿＿＿＿＿＿方式响应时间最快 A、菊花链方式 B、独立请求方式 C、计数器定时查询方式 D、以上方式一样快 2、系统总线中地址线的功用是＿＿＿＿＿＿。 A、用于选择主存单元 B、用于选择进行信息传输的设备 C、用于指定主存单元和I/O设备接口 D、用于传送主存物理地址和逻辑地址 电路的地址 3、数据总线的宽度由总线的＿＿＿＿＿＿＿定义。 A、物理特性 B、功能特性 C、电气特性 D、时间特性 4、在单机系统中，多总线结构的计算机的总线系统一般由＿＿＿＿＿＿组成。 A、系统总线、内存总线和I/O总线 B、数据总线、地址总线和控制总线 C、内部总线、系统总线和I/O总线 D、ISA总线、VESA总线和PCI总线 5、从整个系统的吞吐量看，＿＿＿＿＿＿的效率最高。 A、单总线结构 B、双总线结构 C、多总线结构 D、以上效率一样 第二题、多项选择题（每题2分，5道题共10分） 1、在＿＿＿＿＿＿计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用I/O命令。 A、单总线 B、双总线 C、多总线 D、多种总线 2、以RS-232为接口，进行7位ASCII码字符传送，带有一位奇校验位和两位停止位，当波特率为9600波特时，字符传送率为＿＿＿＿＿＿。 A、960 B、873 C、1371 D、480 3、按照传输信息的属性来分析，总线可以包含以下几种信号线： A、数据总线 B、地址总线 C、控制总线 D、内部总线 4、根据所连接部件的不同，总线通常被分成以下几种类型： A、内部总线 B、系统总线 C、数据总线 D、I/O总线 5、在选择哪个设备获得总线使用权时，一般的裁决方案通常试图平衡的主要因素包括： A、等级性 B、及时性 C、公平性 D、稳定性 第三题、判断题（每题1分，5道题共5分） 1、总线结构传送方式可以提高数据的传输速度 正确错误 2、与独立请求方式相比，链式查询方式对电路的故障更敏感 正确错误 3、总线的带宽即总线本身所能达到的最高传输速率 正确错误 4、在计算机总线中，数据传输有两种基本方式：串行传输、并行传输。 了；或者你才在上一个洞吞了柏忌，下一个洞你就为抓了老鹰而兴奋不已。 第 5 章习题参考答案 1．请在括号内填入适当答案。在CPU 中： (1) 保存当前正在执行的指令的寄存器是( IR )； (2) 保存当前正在执行的指令地址的寄存器是( AR ) (3) 算术逻辑运算结果通常放在( DR )和( 通用寄存器 )。 2．参见图 5.15 的数据通路。画出存数指令“ STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl 的内容传送至(R2)为地址的主存单元中。标出各微操作信号序列。 解： STO R1, (R2)的指令流程图及为操作信号序列如下： 只有凭借毅力，坚持到底，才有可能成为最后的赢家。这些磨练与考验使成长中的青少年 受益匪浅。在种种历练之后，他们可以学会如何独立处理问题；如何调节情绪与心境，直 面挫折，抵御压力；如何保持积极进取的心态去应对每一次挑战。往往有着超越年龄的成 了；或者你才在上一个洞吞了柏忌，下一个洞你就为抓了老鹰而兴奋不已。 只有凭借毅力，坚持到底，才有可能成为最后的赢家。这些磨练与考验使成长中的青少年 受益匪浅。在种种历练之后，他们可以学会如何独立处理问题；如何调节情绪与心境，直 面挫折，抵御压力；如何保持积极进取的心态去应对每一次挑战。往往有着超越年龄的成 3．参见图 5.15的数据通路，画出取数指令 “LAD (R3)，R0”的指令周期流程 图， 其含义是将 (R3)为地址主存单元的内容取至寄存器 R2 中，标出各微操作控 制信 号序列。 解： LAD R3, (R0)的指令流程图及为操作信号序列如下： PC O , G, AR i R/W=R DR O , G, IR i R 2O , G, AR i R 1O , G, DR i R/W=W STO R1, (R2)计算机组成原理_第四版课后习题答案(完整版)[]
计算机组成原理第四章作业答案
计算机组成原理第五版 白中英(详细)第5章习题参考答案
计算机组成原理第五版 白中英(详细)第4章习题参考答案
计算机组成原理-4.pdf
计算机组成原理第四章课后题参考答案教程文件
计算机组成原理第五章单元测试(含答案)
计算机组成原理第二版课后习题详细答案
计算机组成原理(本科生) (5)
67计算机组成原理4
计算机组成原理第四章单元测试题
计算机组成原理课后答案第四章_庞海波
计算机组成原理7
计算机组成原理5
计算机组成原理习题 第五章
计算机组成原理第5章习题参考答案
计算机组成原理——第四章测试题
《计算机组成原理》第07章在线测试
计算机组成原理第5章习题参考答案