Session-2-8 汪雷--铸绽多晶硅少子寿命测试

少子寿命的测量

表面复合对少子寿命测量影响的定量分析 我们测量硅单晶、铸造多晶以及单晶硅片、多晶硅片的少子寿命,都希望得到与真实体寿命b τ相接近的测量值(表观寿命),而不是一个受表面影响很大的表面复合寿命s τ。因为在寿命测量中只有b τ才能真正反映半导体材料的内在质量,而表面复合寿命只能反映样品的表面状态,是随表面状态变化而变化的变数。 通过仪器测量出的寿命值我们一般称为表观寿命,它与样品体寿命及表面复合寿命有如下关系,公式(1)由SEMI MF28-0707给出的计算公式τ0 =S F R τ--11(τ0或b τ表示体寿命)推演出来: S b F τττ111+= (1) 即仪器测量值F τ,它实际上是少子体寿命b τ和表面复合寿命s τ的并联值。 光注入到硅片表面的光生少子向体内扩散,一方面被体内的复合中心(如铁原子)复合,另一方面扩散到非光照面,被该表面的复合中心复合。 光生少子在体内平均存在的时间由体复合中心的多少而决定,这个时间就称为体寿命。如果表面很完美,则表面复合寿命趋于无穷大,那么表观寿命即等于体寿命。 但实际上的表面复合寿命与样品的厚度及表面复合速度有关。 由MF1535-0707中给出s l D l sp diff s 222+=+=πτττ (2)可知,其中: diff τ=D l 22 π——少子从光照区扩散到表面所需的时间 sp τ= 2l s ——少子扩散到表面后,被表面(复合中心、缺陷能级)复合所需要的时间 l ——样品厚度 D ——少子扩散系数,电子扩散系数Dn=33.5cm 2/s ,空穴扩散系数Dp=12.4 cm 2/s

S ——表面复合速度,单位cm/s 硅晶体的表面复合速度随着表面状况在很大范围内变化。如表1所示: 表1 据文献记载,硅抛光面在HF 酸中剥离氧化层后复合速度可低至0.25cm/s ,仔细制备的干氧热氧化表面复合速度可低至1.5-2.5cm/s ,但是要达到这样的表面状态往往不容易,也不稳定,除非表面被钝化液或氧化膜保护。一般良好的抛光面表面复合速度都会达到 104 cm/s ,最容易得到而且比较稳定的是研磨面,因为它的表面复合速度已达到饱和,就像饱和浓度的盐水那样,再加多少盐进去浓度依然不变。 现在很多光伏企业为了方便用切割片直接测量寿命,即切割后的硅片不经清洗、抛光、钝化等减少和稳定表面复合的工艺处理,直接放进寿命测试仪中测量,俗称裸测,这种测量简单、方便、易操作。 为了定量分析表面复合对测量值F τ的影响,我们以最常用厚度为180μm 的P 型硅片为例进行定量分析。因为切割面实质上也是一种研磨面,是金属丝带动浆料研磨的结果,一般切割、研磨面的表面复合速度为S=107cm/s ,但线切割的磨料较细,我们将其表面复合的影响估计的最轻,也应该是S ≥105cm/s 。因为良好的抛光面S ≈104cm/s,我们按照2007版的国际标准MF1535-0707、MF28-0707提供的公式:b τ= S F R τ--1 1 ,其中Rs 是表面复合速率,表面复合寿命S s R 1=τ, 由以上公式即可推演出常用公式:S b F τττ111+= 表面复合寿命s l D l sp diff s 222+=+=πτττ 我们以以下的计算结果来说明,当切割面的表面复合速度为S=105cm/s 时, l =180μm 厚的硅片当它的体寿命由0.1μS 上升到50μS (或更低、更高)时, 我们测出的表观寿命受表面影响的程度,以及真实体寿命b τ与实测值F τ相差多

高频光电导衰减法测量Si中少子寿命

高频光电导衰减法测量Si 中少子寿命 一、概述 半导体中的非平衡少数载流子寿命是与半导体中重金属含量、晶体结构完整性直接有关的物理量。它对半导体太阳电池的换能效率、半导体探测器的探测率和发光二极管的发光效率等都有影响。因此,掌握半导体中少数载流子寿命的测量方法是十分 必要的。 测量非平衡少数载流子寿命的方法有许多种,分别属于瞬态法和稳态法两大类。瞬态法是利用脉冲电或闪光在半导体中激发出非平衡载流子,改变半导体的 体电阻,通过测量体电阻或两端电压的变化规律直接获得半导体材料的寿命。这类方法包括光电导衰减法和双脉冲法。稳态法是利用稳定的光照,使半导体中非平衡少子的分布达到稳定的状态,由测量半导体样品处在稳定的非平衡状态时的某些物理量来求得载流子的寿命。例如:扩散长度法、稳态光电导法等。 光电导衰减法有直流光电导衰减法、高频光电导衰减法和微波光电导衰减法,其差别主要在于是用直流、高频电流还是用微波来提供检测样品中非平衡载流子的衰减过程的手段。直流法是标准方法,高频法在Si 单晶质量检验中使用十分方便,而微波法则可以用于器件工艺线上测试晶片的工艺质量。 本实验采用高频光电导衰减法测量Si 中少子寿命。 二、实验目的 1 ?掌握用高频光电导衰减法测量Si 单晶中少数载流子寿命的原理和方法。 2.加深对少数载流子寿命及其与样品其它物理参数关系的理解。 三、实验原理 当能量大于半导体禁带宽度的光照射样品时,在样品中激发产生非平衡电子和空 穴。若样品中没有明显的陷阱效应,那么非平衡电子( ?n)和空穴(? p)的浓度相 等,它们的寿命也就相同。样品电导率的增加与少子浓度的关系为 _q」pip q 」/n

浅谈电工电子产品加速寿命试验

浅谈电工电子产品加速寿命试验 广州广电计量检测股份有限公司环境可靠性检测中心颜景莲 1概述 寿命试验是基本的可靠性试验方法,在正常工作条件下,常常采用寿命试验方法去评估产品的各种可靠性特征。但是这种方法对寿命特别长的产品来说,不是一种合适的方法。因为它需要花费很长的试验时间,甚至来不及作完寿命试验,新的产品又设计出来,老产品就要被淘汰了。因此,在寿命试验的基础上形成的加大应力、缩短时间的加速寿命试验方法逐渐取代了常规的寿命试验方法。 加速寿命试验是用加大试验应力(诸如热应力、电应力、机械应力等)的方法,激发产品在短时间内产生跟正常应力水平下相同的失效,缩短试验周期。然后运用加速寿命模型,评估产品在正常工作应力下的可靠性特征。加速环境试验是近年来快速发展的一项可靠性试验技术。该技术突破了传统可靠性试验的技术思路,将激发的试验机制引入到可靠性试验,可以大大缩短试验时间,提高试验效率,降低试验耗损。 2 常见的物理模型 元器件的寿命与应力之间的关系,通常是以一定的物理模型为依据的,下面简单介绍一下常用的几个物理模型。 2.1失效率模型 失效率模型是将失效率曲线划分为早期失效、随机失效和磨损失效三个阶段,并将每个阶段的产品失效机理与其失效率相联系起来,形成浴盆曲线。该模型的主要应用表现为通过环境应力筛选试验,剔除早期失效的产品,提高出厂产品的可靠性。 2.2应力与强度模型 该模型研究实际环境应力与产品所能承受的强度的关系。 应力与强度均为随机变量,因此,产品的失效与否将决定于应力分布和强度分布。随着时间的推移,产品的强度分布将逐渐发生变化,如果应力分布与强度分布一旦发生了干预,产品就会出现失效。因此,研究应力与强度模型对了解产品的环境适应能力是很重要的。 2.3最弱链条模型 最弱链条模型是基于元器件的失效是发生在构成元器件的诸因素中最薄弱的部位这一事实而提出来的。 该模型对于研究电子产品在高温下发生的失效最为有效,因为这类失效正是由于元器件内部潜在的微观缺陷和污染,在经过制造和使用后而逐渐显露出来的。暴露最显著、最迅速的地方,就是最薄弱的地方,也是最先失效的地方。

少数载流子寿命测试

第三章:少数载流子寿命测试 少数载流子寿命是半导体材料的一个重要参数,它在半导体发展之初就已经存在了。早在20世纪50年代,Shockley 和Hall等人就已经报道过有关少数载流子的复合理论[1-4],之后虽然陆续有人研究半导体中少数载流子的寿命,但由于当时测试设备简陋,样品制备困难,尤其对于测试结果无法进行系统地分析。因此对于少数载流子寿命的研究并没有引起广泛关注。直到商业需求的增加,少数载流子寿命的测试才重新引起人们的注意。晶体生产厂家和IC集成电路公司纷纷采用载流子寿命测试来监控生产过程,如半导体硅单晶生产者用载流子寿命来表征直拉硅单晶的质量,并用于研究可能造成质量下降的缺陷。IC集成电路公司也用载流子寿命来表征工艺过程的洁净度,并用于研究造成器件性能下降的原因。此时就要求相应的测试设备是无破坏,无接触,无污染的,而且样品的制备不能十分复杂,由此推动了测试设备的发展。 然而对载流子寿命测试起重要推动作用的,是铁硼对形成和分解的发现[5,6],起初这只是被当作一种有趣的现象,并没有被应用到半导体测试中来。直到Zoth 和Bergholz发现,在掺B半导体中,只要分别测试铁硼对分解前后的少子寿命,就可以知道样品中铁的浓度[7]。由于在现今的晶体生长工艺中,铁作为不锈钢的组成元素,是一种重要的金属沾污,对微电子器件和太阳能电池的危害很严重。通过少数载流子寿命测试,就可以得到半导体中铁沾污的浓度,这无疑是一次重大突破,也是半导体材料参数测试与器件性能表征的完美结合。之后载流子寿命测试设备迅速发展。 目前,少数载流子寿命作为半导体材料的一个重要参数,已作为表征器件性能,太阳能电池效率的重要参考依据。然而由于不同测试设备在光注入量,测试频率,温度等参数上存在差别,测试值往往相差很大,误差范围可能在100%,甚至以上,因此在寿命值的比较中要特别注意。 概括来说,少数载流子寿命的测试及应用经历了一个漫长的发展阶段,理论上,从简单的载流子复合机制到考虑测试结果的影响因素。应用上,从单纯地用少子寿命值作为半导体材料的一个参数,到把测试结果与半导体生产工艺结合起来考虑。测试设备上,从简陋,操作复杂到精密,操作简单,而且对样品无接触,

半导体器件的贮存寿命

半导体器件的贮存寿命 时间:2008-09-03 08:34来源:可靠性论坛作者:张瑞霞,徐立生,高兆丰点击:1291次1引言高可靠半导体器件在降额条件(Tj=100℃)下的现场使用失效率可以小于10-8/h,即小于10FIT,按照偶然失效期的指数分布推算,其平均寿命MTTF大于108h,即大于10000年。据文献报导,电子元器件的贮存失效率比工作失效率还要小一个数量级 1引言 高可靠半导体器件在降额条件(Tj=100℃)下的现场使用失效率可以小于10-8/h,即小于10FIT,按照偶然失效期的指数分布推算,其平均寿命MTTF大于108h,即大于10000年。据文献报导,电子元器件的贮存失效率比工作失效率还要小 一个数量级,即小于1Fit。 国内航天用电子元器件有严格的超期复验规定,航天各院都有自己的相应标准,其内容大同小异[1]。半导体器件在Ι类贮存条件下的有效贮存期最早规定为3年,后放宽到4年,最近某重点工程对进口器件又放宽到5年,比较随意。同时规定,每批元器件的超期复验不得超过2次。 美军标规定对贮存超过36个月的器件在发货前进行A1分组、A2分组以及可焊性检验[2],并没有有效贮存期的规定。 在俄罗斯军用标准中,半导体器件的最短贮存期一般为25年,器件的服务期长达35年,和俄罗斯战略核武器的设计寿命30年相适应。 然而,国内对于半导体器件的贮存寿命尤其是有效贮存期有着不同的解释,在认识上存在着误区。国内的超期复验的规定过严,有必要参考美、俄的做法加以修订,以免大量可用的器件被判死刑,影响工程进度,尤其是进口器件,订货周期长,有的到货不久就要复验,在经济上损失极大。 2芯片和管芯的寿命预计 高可靠半导体器件通常采用成熟的工艺、保守的设计(余量大)、严格的质量控制、封帽前的镜检和封帽后的多项筛选,有效剔除了早期失效器件。用常规的寿命试验方法无法评估其可靠性水平,一般采用加速寿命试验方法通过阿列尼斯方程外推其MTTF,其芯片和管芯的寿命极长,通常大于108h,取决于失效机构激活能和器件的使用结温。 随着工艺技术的进展,半导体器件的激活能每年大约增长3%。据报道1975年的激活能为0 6eV,1995年增长到1 0eV,其MTTF每隔15年增长一倍,加速系数每隔5年增长一倍。 化合物半导体器件微波性能优越,可靠性高,自80年代以来,在军事领域得到了广泛的

少子寿命概念

少子寿命是半导体材料和器件的重要参数。它直接反映了材料的质量和器件特性。能够准确的得到这个参数,对于半导体器件制造具有重要意义。 少子,即少数载流子,是半导体物理的概念。它相对于多子而言。 半导体材料中有电子和空穴两种载流子。如果在半导体材料中某种载流子占少数,导电中起到次要作用,则称它为少子。如,在 N型半导体中,空穴是少数载流子,电子是多数载流子;在P型半导体中,空穴是多数载流子,电子是少数载流子。 多子和少子的形成:五价元素的原子有五个价电子,当它顶替晶格中的四价硅原子时,每个五价元素原子中的四个价电子与周围四个硅原子以共价键形式相结合,而余下的一个就不受共价键束缚,它在室温时所获得的热能足以便它挣脱原子核的吸引而变成自由电子。出于该电子不是共价键中的价电子,因而不会同时产生空穴。而对于每个五价元素原子,尽管它释放出一个自由电子后变成带一个电子电荷量的正离子,但它束缚在晶格中,不能象载流子那样起导电作用。这样,与本征激发浓度相比,N型半导体中自由电子浓度大大增加了,而空穴因与自由电子相遇而复合的机会增大,其浓度反而更小了。 少子浓度主要由本征激发决定,所以受温度影响较大。 香港永先单晶少子寿命测试仪 >> 单晶少子寿命测试仪 编辑本段产品名称 LT-2单晶少子寿命测试仪 编辑本段产品简介 少数载流子寿命(简称少子寿命)是半导体材料的一项重要参数,它对半导体器件的性能、太阳能电池的效率都有重要的影响.我们采用微波反射光电导衰减法研制了一台半导体材料少子寿命测试仪,本文将对测试仪的实验装置、测试原理及程序计算进行了较详细的介绍,并与国外同类产品的测试进行比较,结果表明本测试仪测试结果准确、重复性高,适合少子寿命的实验室研究和工业在线测试. 技术参数: 测试单晶电阻率范围 >2Ω.cm 少子寿命测试范围 10μS~5000μS 配备光源类型 波长:1.09μm;余辉<1 μS; 闪光频率为:20~30次/秒; 闪光频率为:20~30次/秒; 高频振荡源 用石英谐振器,振荡频率:30MHz 前置放大器 放大倍数约25,频宽2 Hz-1 MHz 仪器测量重复误差 <±20%

寿命测试后器件的使用

寿命测试后器件的使用 1.历史 寿命测试后的器件在飞行器硬件上的使用对于客户来讲一直以来都是一个问题。这里所指的寿命测试是指质量一直性检测(QCI)期间的标准寿命测试。这是一种在周围环境温度1250C情况下持续1000小时的典型动态老化测试。然而客户却会认为这样一来部件的有效的实用寿命部分已经被加速实验消耗了。本文献则主要阐明寿命测试后的部件仍可用做正常的有价值的产品。 2.产品假设 此报告从Intersil合格的晶片生产过程内建密封包提出高可靠性产品。它即不是讲关于商业的也不是讲工业的产品。也不是讲任何非密封包装技术。而是假定部件满足所有的设计规则过程并且是完全合格的。 3.产品老化 一个电子产品的寿命周期遵从于众所周知的浴盆曲线。(如图1所示)。需注意的是其中X轴是对数轴。每个单位是一个10倍增比因子的单位距离。时间计数为1,10,100,1000小时。早期的寿命失效率是由早期失效来支配的,是一个递减的失效率。早期失效是自然界中的随机的生产缺陷。故障的事例如在内级氧化物中的离子制造了金属层间的短路。划痕和薄氧化膜针孔也是这些典型失效的事例。这些失效遵从一种具有短平均寿命时间和高σ的标准对数失效分布。他们也代表了一个总体的一定比例。高可靠性产品接受老化以去除有缺陷的总体部分。在部件生产期间最大允许量可以变化5%而不使用校正措施。缺陷允许百分比(PDA)定义了在校正措施之前的老化损耗限制。 中间区域是寿命曲线的恒定失效率段。在这里失效随时间任意分布的。可看出老化已经去除了产品的早期失效部分。失效的概率由指数分布来控制。期望是得到尽可能低的失效率因为这是寿命的有用寿命。客户将接收此部分的开始的产品在并安装它进入终端用户的硬件。寿命测试用来评估此曲线段的失效率。在现实中,客户所观察到的失效率要低于基于寿命测试预测的失效率。一个原因是因为寿命测试过的抽样的规模太小而不能解决真正的失效率问题。举例说明,为了检验在60%的置信上限(UCL)的10 FIT(1 FIT=109小时下的1个失效),有两种失效将要求46,300单位抽样规模。对于更小的失效率,抽样规模增加更多。

少子寿命测量

高频光电导衰减法测量Si 中少子寿命 预习报告: 一,什么是少子寿命? 少子,即少数载流子。少子寿命指少子的平均生存时间,寿命标志少子浓度减少到原值的1/e 所经历的时间。少数载流子寿命是与半导体中重金属含量、晶体结构完整性直接有关的物理量。它对半导体太阳电池的换能效率、半导体探测器的探测率和发光二极管的发光效率等都有影响。 二,如何测量少子寿命? 测量非平衡少数载流子寿命的方法有许多种,分别属于瞬态法和稳态法两大类。本实验采用高频光电导衰减法测量Si 中少子寿命。 三,实验原理: 当能量大于半导体禁带宽度的光照射样品时,在样品中激发产生非平衡电子和空穴。若样品中没有明显的陷阱效应,那么非平衡电子(?n )和空穴(?p)的浓度相等,它们的寿命也就相同。样品电导率的增加与少子浓度的关系为n q p q n p ?+?=?μμσ当去掉光照,少子密度将按指数衰减,即τ t e p -∝?,因此导致电导率为τ σt e - ∝?。 高频源提供的高频电流流经被测样品,当红外光源的脉冲光照射样品时,单晶体内产生的非平衡光生载流子使样品产生附加光电导,从而导致样品电阻减小。由于高频源为恒压输出,因此流经样品的高频电流幅值增加?I ,光照消失后,?I 逐渐衰减,其衰减速度取决于光生载流子在晶体内存在的平均时间,即寿命。在小注入条件下,当光照区复合为主要因素时,?I 将按指数规律衰减,此时取样器上产生的电压变化?V 也按同样的规律变化,即 τt e V V - ?=?0 图2指数衰减曲线 一, Si. t

?V~t 曲线: (一) (二) (三) 计算少子寿命: 电压满足τ t e V V -?=?0,在测量数据中,由于时间原点的不同选择,t 的绝对值不同, 但是相对值相同。任选两个点(t 1,?V 1),(t 2,?V 2),有?V 1=?V 0e ? t 1+?t τ ,?V 2=?V 0e ? t 2+?t τ ,

少子寿命测试的讨论_02概要

施美乐博公司上海代表处 上海浦东新区商城路738号胜康廖氏大厦906A (邮编:200120 Rm.906A,Suncome Liauw's Plaza, No.738, Shangcheng Road, Pudong,Shanghai 200120, China Tel: +86-21-58362889 Fax: +86-21-58362887 To : Semilab 产品用户 FROM : 黄黎 / Semilab Shanghai Office Pages : 5 Pages (included this page Refer : 1、Semilab 公司上海办事处联系方法 2、关于少子寿命测试若干问题的讨论 尊敬的Semilab 产品用户: 感谢您和贵公司一直以来对我们的支持! 为了更好地服务于中国客户,Semilab 公司现已在上海成立办事处。 具体的联系方法为: 施美乐博公司上海办事处 上海浦东新区商城路738号胜康廖氏大厦906A (邮编:200120 Tel: +86-21-58362889 Fax: +86-21-58362887 联系人:黄黎先生

手机: +86-138******** (Shanghai +86-135******** (Beijing E-mail: leon.huang@https://www.360docs.net/doc/008457611.html, Website: https://www.360docs.net/doc/008457611.html, 现提供关于少子寿命测试若干问题的讨论,供您参考,并烦请填写客户意见反馈表,传真给我们,以便我们改进工作,谢谢!如您还有任何问题或需要,请随时与我们联系。 此致 敬礼! 施美乐博公司上海办事处 2006年4月7日 施美乐博公司上海代表处 上海浦东新区商城路738号胜康廖氏大厦906A (邮编:200120 Rm.906A,Suncome Liauw's Plaza, No.738, Shangcheng Road, Pudong,Shanghai 200120, China Tel: +86-21-58362889 Fax: +86-21-58362887 关于少子寿命测试若干问题的讨论 鉴于目前Semilab 少子寿命测试已在中国拥有众多的用户,并得到广大用户的一致认可。现就少子寿命测试中,用户反映的一些问题做出如下说明,供您在工作中参考: 1、Semilab μ-PCD 微波光电导少子寿命的原理

少子寿命测试判断是否有外延

Abruptness of a-Si:H/c-Si interface revealed by carrier lifetime measurements Stefaan De Wolf and Michio Kondo Citation: Appl. Phys. Lett. 90, 042111 (2007); doi: 10.1063/1.2432297 View online: https://www.360docs.net/doc/008457611.html,/10.1063/1.2432297 View Table of Contents: https://www.360docs.net/doc/008457611.html,/resource/1/APPLAB/v90/i4 Published by the AIP Publishing LLC. Additional information on Appl. Phys. Lett. Journal Homepage: https://www.360docs.net/doc/008457611.html,/ Journal Information: https://www.360docs.net/doc/008457611.html,/about/about_the_journal Top downloads: https://www.360docs.net/doc/008457611.html,/features/most_downloaded Information for Authors: https://www.360docs.net/doc/008457611.html,/authors

Abruptness of a-Si:H/c-Si interface revealed by carrier lifetime measurements Stefaan De Wolf a?and Michio Kondo National Institute of Advanced Industrial Science and Technology(AIST),Central2,1-1-1Umezono, Tsukuba,Ibaraki305-8568,Japan ?Received27September2006;accepted15December2006;published online26January2007? Intrinsic hydrogenated amorphous silicon?lms can yield outstanding electronic surface passivation of crystalline silicon wafers.In this letter the authors con?rm that this is strongly determined by the abruptness of the interface.For completely amorphous?lms the passivation quality improves by annealing at temperatures up to260°C,most likely by?lm relaxation.This is different when an epitaxial layer has been grown at the interface during?lm deposition.Annealing is in such a case detrimental for the passivation.Consequently,the authors argue that annealing followed by carrier lifetime measurements allows determining whether the interface is abrupt.?2007American Institute of Physics.?DOI:10.1063/1.2432297? Hydrogenated amorphous silicon?a-Si:H??lms depos-ited on crystalline silicon?c-Si?surfaces have increasingly attracted attention over the past20years.Initially,it was discovered that abrupt electronic heterojunctions can be cre-ated with such structures.1Soon afterwards applications fol-lowed,including bipolar transistors,2imaging devices,3and solar cells.4For the latter it was recognized that the output parameters bene?t substantially from inserting a few nano-meter thin intrinsic a-Si:H?i??lm between the doped amor-phous emitter and c-Si substrate.For solar cells that feature a similar heterostructure back surface?eld,impressive energy conversion ef?ciencies exceeding21%have been reported.5 The role of the a-Si:H?i?buffer layer has been discussed in literature?see,e.g.,Refs.6–12?:It is known that such?lms can yield outstanding surface passivation for c-Si surfaces,13 but also that growth of an epitaxial interface during a-Si:H?i?deposition is detrimental for heterojunction device performance.12For hot wire chemical vapor deposited ?CVD?a-Si:H,where no ion bombardment takes place, abrupt interfaces have been obtained either by limiting the deposition temperature T depo?Ref.14?or by terminating the c-Si surface with a SiN x monolayer prior to a-Si:H deposition.15The abruptness of the interface,i.e.,whether instant a-Si:H deposition on c-Si occurred without initial epitaxial growth,was in these studies determined either by transmission electron microscopy?TEM??Refs.12,14,and 15?or by?in situ?spectroscopic ellipsometry?SE?,16for which mirror polished surfaces are desirable.To gain know- ledge about the electronic surface passivation properties of these interfaces,the most straightforward technique is by measuring the effective carrier lifetime?eff of the samples. Such measurements are known to be extremely sensitive, allowing for detection of bulk defect densities as low as 109–1011cm?3in a simple,contactless technique at room temperature.17 In this letter,we show that by low temperature?up to 260°C?postdeposition annealing,the surface passivation quality of direct plasma enhanced?PE?CVD a-Si:H?i??lms improves when the a-Si:H/c-Si interface is abrupt.This contrasts with the case when an epitaxial?lm has been grown at the interface,where the surface passivation quality is seen to degrade signi?cantly by a similar annealing treat-ment.Consequently,we argue that annealing followed by carrier lifetime measurements allows accurate determination of the onset of epitaxial growth in an easy-to-use way which is not restricted to polished c-Si surfaces. For the experiments,300?m thick relatively low resistivity??3.0?cm?boron-doped?oat zone?100??FZ?-Si?p?wafers have been used.Both surfaces of the sub-strates were mirror polished to eliminate the in?uence of substrate surface roughness on the passivation properties18 and to allow for SE measurements.For predeposition surface cleaning,the samples were?rst immersed in a ?H2SO4:H2O2??4:1?solution for10min to grow a chemical oxide,which was followed by a rinse in de-ionized water. The oxide was then stripped off in a dilute HF solution?5%?for30s.After this the samples were immediately transferred to the load lock of the deposition system.For?lm deposi-tion,a parallel plate direct PECVD reactor operated at radio frequency?rf??13.56MHz?power was used,in which the samples were mounted at the top electrode.The electrode distance and diameter were respectively20and230mm.An undiluted SiH4?ow of20SCCM?SCCM denotes cubic cen-timeter per minute at STP?was used and the chamber was maintained at low pressure?0.5Torr?.The value for T depo was varied from105to255°C.The rf power absorbed by the plasma was5W.This is the minimal power required to maintain a stable plasma at the given deposition conditions. To evaluate the surface passivation quality,identical?lms of about50nm thick were deposited on both wafer surfaces. After deposition,the samples were consecutively annealed in a vacuum furnace?30min,with annealing temperatures T ann ranging from120to260°C?.In between the annealing steps,the value for?eff of the samples was measured with a Sinton Consulting WCT-100quasi-steady-state photocon-ductance system,19operated in the so-called generalized mode.Since high quality FZ-Si wafers have been used throughout the experiments,the contribution of the bulk to the total recombination expressed by?eff can be neglected.In such a case,the effective surface recombination velocity S eff, which value can be regarded as a direct measure for the passivation quality of the?lms present at the surfaces,may a?Electronic mail:stefaan.dewolf@aist.go.jp APPLIED PHYSICS LETTERS90,042111?2007? 0003-6951/2007/90?4?/042111/3/$23.00?2007American Institute of Physics 90,042111-1

实验一 光电导衰退测量少数载流子的寿命

实验一光电导衰退测量少数载流子的寿命 一、实验目的 1.理解非平衡载流子的注入和复合过程; 2.了解非平衡载流子寿命的测量方法; 3.学会光电导衰退测量少子寿命的实验方法。 二、实验原理 半导体中少数载流子的寿命对双极型器件的电流增益、正向压降和开关速度等起着决定性作用。半导体太阳能电池的换能效率、半导体探测器的探测率和发光二极管的发光效率也和载流子的寿命有关。因此,半导体中少数载流子寿命的测量一直受到广泛的重视。 处于热平衡状态的半导体,在一定的温度下,载流子浓度是一定的,但这种热平衡状态是相对的,有条件的。如果对半导体施加外界作用,破坏了热平衡的条件,这就迫使它处于与热平衡状态相偏离的状态,称为非平衡状态。处于非平衡状态的半导体,其载流子浓度也不再是 n0 和 p0,可以比它们多出一部分。比平衡状态多出来的这部分载流子称为非平衡载流子,有时也称为过剩载流子。要破坏半导体的平衡态,对它施加的外部作用可以是光,也可以是电或是其它的能量传递方式。常用到的方式是电注入,最典型的例子就是 PN 结。用光照使得半导体内部产生非平衡载流子的方法,称为非平衡载流子的光注入,光注入时,非平衡载流子浓度Δn=Δp。 当外部的光注入撤除以后,注入的非平衡载流子并不能一直存在下去,它们要逐渐消失,也是原来激发到导带的电子又回到价带,电了和空穴又成对的消失了。最后,载流子浓度恢复到平衡时的值,半导体又回到平衡态,过剩载流子逐渐消失,这一过程称为非平衡载流子的复合。实验表明,光照停止后,Δp 随时间按指数规律减少。这说明非平衡载流子不是立刻全部消失,而是有一个过程,即它们在导带和价带中有一定的生存时间,有的长些,有的短些。非平衡载流子的平均生存时间称为非平衡载流子的寿命,用t 表示。由于相对于非平衡多数载流子,非平衡少数载流子的影响处于主导的、决定的地位,因而非平衡载流子的寿命通常称为少数载流子寿命。显然 1/t 就表示单位时间内非平衡载流子的复合概率。通常把单位时间单位体积内净复合消失的电子-空穴对数称为非平衡载流子的复合率。很明显,Δp/t 就代表复合率。 以光子能量略大于半导体禁带宽度的光照射样品,在样品中激发产生非平衡电子和空穴。若样品中没有明显的陷阱效应,那么非平衡电子和空穴浓度相等,他们的寿命也就相同。如果所采用的光在半导体中的吸收系数比较小,而且非平衡载流子在样品表面复合掉的部分可以忽略,那么光激发的非平衡载流子在样品内可以看成是均匀分布。假定一束光在一块n型半导体内部均匀的产生非平衡载流子Δn和Δp。在t=0时刻,光照突然停止,Δp 随时间而变化,单位时间内非平衡载流子浓度的减少应为-dΔp(t)/dt,它由复合引起,因此应当等于非平衡载流子的复合率,即

JESD22-A108-B IC寿命试验标准

JESD22-A108-B是JESD22-A108-A的修订版。 标准内适用的文件: EIA/JESD 47 —— Stress-Test Driven Qualification of Integrated Circuits EIA/JEP 122 —— Failure Mechanism and Models for Silicon Semiconductor Devices(硅半导体器件的失效机理和模型) 试验室温度应保持在特定温度的+/- 5℃内 最大电源电压应遵守规格书内的规范;绝对最大额定电压和绝对最大额定结温,一般由制造商根据特定的设备或技术给定。 1. 应力持续时间 由内部质量要求、EIA/JESD 47 或适当的采购文件制定。 2. 应力条件(持续提供) (1)环境温度 除特殊要求,高温应根据最小结温在125℃以下调整;除特殊要求,低温最大值为-10℃。(2)工作电压 一般工作电压应为器件规定的最大工作电压。可以使用更高的工作电压,以便从电压和温度上加速寿命试验,但一定不能超过绝对最大额定电压。 3. 偏置配置 包括静态或脉冲应力和动态应力。 根据偏置配置、电源电压、输入电压是接地或上升到最大值的选择来确定应力温度,但不高与绝对最大额定结温。 器件输出可加负载也可不加负载,以达到特定的输出电平。 (1)HTFB(高温正向偏置试验) 一般用在功率器件、二极管和分立晶体管器件,不用在集成电路。 设定在静态或脉冲正向偏压模式。脉冲模式用来验证器件在最大额定电流附近承受的应力。特定的偏置条件应由器件内固体结的最大数量来决定。 (2)HTLO/LTOL(高温工作寿命试验/低温工作寿命试验) HTOL一般用在逻辑或存储器件;LTOL一般用来寻找热载流子引起的失效,或用来试验存储器件或亚微米尺寸的器件。 器件工作在动态工作模式。 一般,一些输入参数也许被用来调整控制内部功耗,例如电源电压、时钟频率、输入信号等,这些参数也许工作在特定值之外,但在应力下会产生可预见的和非破坏性的行为。 特定的偏置条件应由器件内潜在的最大数量的工作节点确定。 (3)HTRB(高温反向偏置试验) HTRB用来试验功率器件。 器件一般工作在静态测试模式,试验在最大额定击穿电压和/或电流附件器件承受的应力。(4)HTGB(高温们偏置试验) HTGB一般用在功率器件试验。 器件一般工作在静态模式,试验在最大额定氧化物击穿电压附件器件承受的应力。 4. 冷却

半导体少子寿命测量实验

实验:半导体少子寿命的测量 一.实验的目的与意义 非平衡少数载流子(少子)寿命是半导体材料与器件的一个重要参数。其测量方法主要有稳态法和瞬态法。高频光电导衰退法是瞬态测量方法,它可以通过直接观测少子的复合衰减过程测得其寿命。 通过采用高频光电导衰退法测量半导体硅的少子寿命,加深学生对半导体非平衡载流子理论的理解,使学生学会用高频光电导测试仪和示波器来测量半导体少子寿命。 二.实验原理 半导体在一定温度下,处于热平衡状态。半导体内部载流子的产生和复合速度相等。电子和空穴的浓度一定,如果对半导体施加外界作用,如光、电等,平衡态受到破坏。这时载流子的产生超过了复合,即产生了非平衡载流子。当外界作用停止后,载流子的复合超过产生,非平衡少数载流子因复合而逐渐消失。半导体又恢复平衡态。载流子的寿命就是非平衡载流子从产生到复合所经历的平均生存时间,以τ来表示。 下面我们讨论外界作用停止后载流子复合的一般规律。 当以恒定光源照射一块均匀掺杂的n 型半导体时,在半导体内部将均匀地产生非平衡载流子Δn 和Δp 。设在t=0时刻停止光照,则非平衡载流子的减少-d Δp /dt 应等于非平衡载流子的复合率Δp (t )/τ。1/τ为非平衡载流子的复合几率。即: ()τ t p dt p d ?=?- (1-1) 在小注入条件下,τ为常量,与Δp (t )无关,这样由初始条件:Δp (0)=(Δp )0可解得: ()τt e p t p -?=?0 (1-2) 由上式可以看出: 1、 非平衡载流子浓度在光照停止后以指数形式衰减,Δp (∝)=0,即非平衡载流子浓度随着时间的推移而逐渐消失。 2、 当t=τ时,Δp (τ)=(Δp )0/e 。即寿命τ是非平衡载流子浓度减少到初始值的1/e 倍所经过的时间。因此,可通过实验的方法测出非平衡载流子对时间的指数衰减曲线,由此测得到少子寿命值τ。 图1-1 高频光电导衰退法测量原理图

电子元器件的老化测试

电子元器件的老化测试 为了达到满意的合格率,几乎所有产品在出厂前都要先藉由老化。制造商如何才能够在不缩减老化时间的条件下提高其效率?本文介绍在老化过程中进行功能测试的新方案,以降低和缩短老化过程所带来的成本和时间问题。在半导体业界,器件的老化问题一直存在各种争论。像其它产品一样,半导体随时可能因为各种原因而出现故障,老化就是藉由让半导体进行超负荷工作而使缺陷在短时间内出现,避免在使用早期发生故障。如果不藉由老化,很多半导体成品由于器件和制造制程复杂性等原因在使用中会产生很多问题。在开始使用后的几小时到几天之内出现的缺陷(取决于制造制程的成熟程度和器件总体结构)称为早期故障,老化之后的器件基本上要求100%消除由这段时间造成的故障。准确确定老化时间的唯一方法是参照以前收集到的老化故障及故障分析统计数据,而大多数生产厂商则希望减少或者取消老化。 老化制程必须要确保工厂的产品满足用户对可靠性的要求,除此之外,它还必须能提供工程数据以便用来改进器件的性能。一般来讲,老化制程藉由工作环境和电气性能两方面对半导体器件进行苛刻的试验使故障尽早出现,典型的半导体寿命曲线如右图。由图可见,主要故障都出现在器件寿命周期开始和最后的十分之一阶段。老化就是加快器件在其寿命前10%部份的运行过程,迫使早期故障在更短的时间内出现,通常是几小时而不用几月或几年。不是所有的半导体生产厂商对所有器件都需要进行老化。普通器件制造由于对生产制程比较了解,因此可以预先掌握藉由统计得出的失效预计值。如果实际故障率高于预期值,就需要再作老化,提高实际可靠性以满足用户的要求。本文介绍的老化方法与10年前几乎一样,不同之处仅仅在于如何更好地利用老化时间。提高温度、增加动态信号输入以及把工作电压提高到正常值以上等等,这些都是加快故障出现的通常做法;但如果在老化过程中进行测试,则老化成本可以分摊一部份到功能测试上,而且藉由对故障点的监测还能收集到一些有用信息,从总体上节省生产成本,另外,这些信息经统计后还可证明找出某个器件所有早期故障所需的时间是否合适。过去的老化系统进行老化的第一个原因是为了提高半导体器件的可靠性,目前为止还没有其它的替代方法。老化依然是在高温室(通常125℃左右)内进行,给器件加上电子偏压,大部份时候还使用动态驱动信号。很多公司想减少或者全部取消老化,但是他们又找不到其它可靠的替代方法能够在产品到达客户之前把有早期故障的剔除掉,所以看来老化还会长久存在下去。半导体生产厂商另外也希望藉由老化做更多的事,而不是浪费宝贵时间被动地等待组件送来做老化。过去的老化系统设计比较简单。10年以前,老化就是把一个器件插入老化板,再把老化板放入老化室,给老化板加上直流偏压(静态老化)并升高温度,168 个小时之后将器件取出进行测试。如果经100%测试后仍然性能完好,就可以保证器件质量可靠并将其发送给用户。如果器件在老化时出现故障,则会被送去故障分析实验室进行分析,这可能会需要几周的时间。实验室提供的数据将用来对设计和生产制程进行细微调节,但这也表明对可能出现的严

相关文档
最新文档