【重要】锁相环的相位噪声分析

锁相环路相位噪声分析

张文军 电信0802

【摘要】本文对锁相电路的相位噪声进行了论述，并对其中各组成部件的相位噪声也做了较为详细的分析。文中最后提出了改进锁相环相位噪声的办法。 【关键词】锁相环；相位噪声；分析 引言

相位噪声是一项非常重要的性能指标，它对电子设备和电子系统的影响很大，从频域看它分布的载波信号两旁按幂律谱分布。用这种信号无论做发射激励信号，还是接收机本振信号以及各种频率基准，这些信号在解调过程中都会和信号一样出现在解调终端，引起基带信噪比下降。在通信系统中使环路信噪比下将，误码率增加；在雷达系统中影响目标的分辨能力，即改善因子。接收机本振的相位噪声遇到强干扰信号时，会产生“倒混频”，使接收机有效噪声系数增加。随着电子技术的发展，对频率源的信号噪声要求越来越严格，因此低相位噪声在物理、天文、无线电通信、雷达、航空、航天以及精密计量、仪器仪表等各种领域里都受到重视。

1 相位噪声概述

相位噪声 ，就是指在系统内各种噪声作用下所表现的相位随机起伏，相位的随机

起伏起必然引起频率随机起伏，这种起伏速度较快，所以又称之为短期频率稳定度。 理想情况下，合成器的输出信号在频域中为根单一的谱线，而实际上任何信号的频谱都不可能绝对纯净，总会受到噪声的调制产生调制边带。由于相位噪声的存在，使波形发生畸变。在频域中其输出信号的谱线就不再是一条单根的谱线，而是以调制边带的形式连续地分布在载波的两边，在主谱两边出现了一些附加的频谱，从而导致频谱的扩展，相位噪声的边带是双边

的，是以0f 为中心对称的，但为了研究方便，一般只取一个边带。其定义为偏离载频1Hz

带宽内单边带相位噪声的功率与载频信号功率之比，它是偏离 载频的复氏频率m f 的函

数 ，记为

()

m f ζ，单位为d B c ／ Hz ，即

()010lg[/](1)

m SSB f P P ζ=

式中SSB P 为偏离载频m f 处，1Hz 带宽内单边带噪声功率；0P 为载波信号功率。

2 表征相位噪声物理量

2.1即时相位抖动

()

t Φ

()02cos()()

t s s v t t t πωθφΦ=+++

其中，0v

是源的标称频率，常数。cos()s s w t θ+是()t Φ的周期性扰动，称为杂散，()

t φ则是相位的随机扰动，称为相位噪声

2.2即时频率抖动()v t

它是即时相位抖动的时间变化率()t φ和()v t 是相位抖动和频率抖动的绝对量。在标称频率不同时，将不同频率源的相位或频率抖动的绝对量相比较，是没有意义的。所以，下面介绍的归一化值，使用起来更为方便，从而得到广泛应用。

2.3即时相位抖动()x t

0()

()2t x t v φπ=

上式的纲量为秒。两个钟之间的时间差，就可以用()x t 来表示 2.4即为相对频率抖动()y t

()()

01()2t x t d d y t v dt dt ?π==

()y t 是()v t 的归一化值，没有量纲。在频率稳定度（相位噪声）的研究中，()y t 是使

用最广泛的量。以下的有关讨论，无论是在频域还是时域，往往针对()y t 提出频率稳定度的表征，至今还没有被一致接受的定义。IEEE 时间与频率委员会推荐的谱密度()

y S f 以及

Allan 方差2()y στ，实践中得到广泛的应用。

Allan 方差，所定义的实际上频率源频率的不稳定度，但习惯上还是称为稳定度。实验

表明频率源的相位噪声可以用以下的数学模型来描述：

2

2

()y S f h f ααα

=-=

∑

0h f f << ()0

y S f =

h f f <

以上各项都正比于付氏频率的某次幂，因此称该模型所表征的噪声为幂律谱噪声

2α=- ，频率随机游动噪声；1α=-，频率闪烁噪声；0α=，频率白噪声；1α=，

相位闪烁噪声；2α=，相位白噪声。

3锁相环系统的相位噪声分析

锁相环主要有分频器、鉴相器、振荡器等基本电路组成，他们都会不同程度地引入噪声

到锁相环系统中。

早射干扰具有随机性，具体分析计算极其困难。虽然我们可借助像AGINENT 的ADS 等仿真软件和MATHCAD 等大型计算软件进行分析，但我们必须借助PLL 的线性相位模型开始研究（图2）其中

F （s ）为环路滤波器的传递函数；K Φ和vco K 分别为鉴相器的鉴相灵敏

度和压控振荡器的压控灵敏度

1/R

K ()

F s VCO

K 1/N

OUT

F

上图的PLL 的相位噪声模型可得其前向增益和反向增益分别为

()

()vco s S K K F G s

Φ=

(3-1)

1

H N =

(3-2)

其中R 为分频器分频比。

()

s F 为环路滤波器传递函数。利用现代控制理论，可得出锁相

环环路各部件的噪声源对环路噪声的贡献的传递函数。

表图为各类噪声源及其对应的传递函数 噪声部件 传递函数

晶体振荡器

()()11S S G R G H +

R 分频器

()()1S S G G H

+

N 分频器

()()1S S G G H

+

鉴相器

()()1

1S S G K G H φ+

VCO

()()1S S G G H

+

下面以参考晶体为例，来推到上表给出的各类噪声源的传递函数为。设()oi s θ为()

ni s θ在PLL 输出端产生的相位噪声，令其他噪声源的输入为零，由表可得

()

()()()m oi VCO s oi s s K K F s R N s θθθΦ??

-= ???

上式联合（3-1）和（3-2）式，经整理可得晶体噪声源对应的传递函数：

()()

()1()()1s oi ni s G s T s s R G θθ=

=

+

其他结果的推论类似，这里就不再推导。

从上表我们可以看出，鉴相器、N 分频器、R 分频器和参考晶体的噪声传递函数都有一

个共同的因子

()

()

1s s G G +。以上的噪声源统称为带内噪声。

3 . 1 晶体振荡器的相位噪声晶体振荡器的相位噪声()i S Φ 对输出相位噪声 0()s Φ

的影响为

()0()

()()

1s i s G s NM S G Φ=

Φ+ (4)

由式( 4 ) 中可以看出，晶振中心频率ω的相位噪声全部由环路输出，大于环路谐振频率

n ω的相位噪声将被衰减。由于分频次数N 与倍频次数M 受输出频率和跳频点数限制，故

主要考虑

()i S Φ 。

晶体振荡器等效电路中的放大器固有噪声功率FKTB 经放大器后通过带宽为i B 的晶体

滤波器与信号功率s P 一起加到输入端，0m 形成相位噪声，为放大器输出端的基底噪声，可写成

010g g

s FKTB

L m L P = （5）

3 . 2压控振荡器( VCO) 的相位噪声 压控振荡器VCO) 的相位噪声对

0()s Φ 的影响为

()0()

()()

1s vco s G s s G Φ=

Φ+ （6）

()vco s Φ 0()s Φ 对的影响具有高通特性，低于的分量环路有很强的抑制作用，高于n

ω的相位噪声分量将全部输出。因此频率合成器远端的相位

噪声主要决定

()vco s Φ ,()vco s Φ 降低是降低频率合成器远端相位噪声的主要方法。

3 . 3 环路滤波器的相位噪声

影响相位噪声的另一个重要因素是环路滤波器。环路滤波器对最终性能有很大影响，这是因为它决定拐点频率( 在拐点频率处来自电路不同部分的噪声开始影响输出，如图所示)。在环路带宽内，鉴相器强迫VCO 跟踪参考频率，将参考频率源的相位噪声带到VCO 上。由于鉴相器噪声基底通常比参考频率源的相位噪声高,因此这一过程受到鉴相器噪声基底的支配。由于补偿频率高于环路带宽，环路就不能很好的跟踪参考频率，总的相位噪声等于 V C O 的相位噪声,因此要将环路带宽设置在鉴相器噪声基底与VCO 自由振荡时相位噪声的交叉点上。过宽和过窄的环路带宽虽然对VCO 的相位噪声有一定的改善，但不能很好地提高PLL 的相位噪声性能。

图2 典型单环路合成器的噪声曲线

3 .

4 鉴相器的相位噪声

鉴相器的相位噪声对

0()s Φ的影响为

()0()

1()1s nd s D

G s N

V G K Φ=

+ ( 7 )

由式( 7 ) 可以看出，对

0()s Φ 也呈低通特性，对0()s Φ影响将很小。另外，还可看出，

应尽量提高鉴相灵敏度，使环路抑制能力增强，还应注意鉴相器输入电压也应足够大，使鉴相器二极管能工作在理想区域，以降低鉴相器的附加相噪。

3 . 5 电源引起的相位噪声

电源引起的相位噪声主要来源于电源变压器及整流后的纹波电压，它们都通过某种方式对基准信号进行调制，尤其对晶振的调制，而形成相位噪声，这种噪声都属于近端干扰噪声，将由环路全部转移到输出端输出。

3 . 6 分析

环路对带内噪声源呈低通过滤，故希望将环路带宽c f 越低越好；但环路对VCO 呈高通

过滤，又希望环路带宽

c f 越宽越好。为了兼顾这一对矛盾，能够将两种噪声都得到合理的抑制，可以选择环路带宽

c f 在两噪声源谱密度线的交叉点附近总是比较接近于最佳状态的。

但考虑晶振噪声要恶化，

20log()

N R 所以实际带宽要略小一些。又前面方程可知，在环路带宽内VCO 的噪声贡献很小，而带内噪声源电压电源应乘以N ，那么噪声功率应于2

N 成

正比，因此通常会错误的认为相位噪声随20log()N 变化。这个理论本身没有错但是它忽略了鉴相器噪声的影响。鉴相器也是PLL 的一个重要的噪声源。以一个数字三态鉴频鉴相器

为例，在比较频率较高时输出的相位噪声就更大。由此可以看出鉴相器的相位噪声影响与比较频率有关，且按10log()N 变化。

4 在实际工程中座地相位噪声的重要注意事项

4 . 1 （晶振的相位噪声+倍频恶化的dB ）要高于具体指标，频率高时倍频器次数减小有利于相位噪声的减小。

4 . 2 一般10KHZ 以下的相位噪声主要靠环路来改善VCO 环内的相位噪声，在设计环路滤波器和主干射频电路时，一定要采用小的封装电阻，另外在设计衰减电路时，尽量采用π型电路，不采用T 型电路，因此没在主干射频电路上增加一个电阻就带来一些相位噪声的恶化。

4 . 3 PLL 是对电路很敏感的电路，所以在布板式电源要远离PLL 主干路，注意滤波 4 . 4混频电路、中频电炉对相位噪声的影响不大，但要注意信号的功率不要太小，保证有足够大的信噪比。

4 . 5高鉴相灵敏度有助于减小鉴相器与VCO 之间电路噪声相位噪声的影响，调谐灵敏度低的VCO 的相位噪声好于调谐灵敏度高的VCO 的相位噪声。因此应选用K Φ较大的鉴相

器，

vco K 较小的VCO

4 . 6VCO 设计时应注意选用低闪烁噪声的震荡管和变容二极管，在保证工作带宽的同时尽量提高谐振回路的Q 值