数字电路复习笔记
Chapter1 数制和数码
1.1数制转换：Binary、Octal、Decimal、Hexadecimal
B→D：数字乘以其位权。
B→O：三位一组
B→H：四位一组
D→B：法一：整数部分：除以二，得到由余数以及最后的商（0或1）组成的值，它们的位权依次为2^0,2^1,2^2……。小数部分：乘以二，结果小于1，则标志位为0；大于1则标志位为1，再将结果减去1后作下一轮乘以二，这样也得到一组值，它们的位权依次为2^(-1),2^(-2),2^(-3)……。法二：拼凑，将该数与2^n作比较。
D→O、D→H都是先将D→B，然后B→O、B→H
O和H间转换都是以B为桥梁。
1.2 原码、反码、补码
正数：原码=反码=补码
负数：反码不变符号位，其他取反；补码先反码，再在最低位加1
1.3 二进制数的计算
加：逢二进一
减：借一当二。A-B在计算机中是A（补）+（-B）（补），得到是结果的补码。
乘：移位累加
除：长除法。同十进制，除数（n位），若被除数最高的n位大于除数，则开始写商，不然在n+1位开始。
1.4 二进制数码
对十进制数0～9编码，需要四位二进制，主要有：
有权码：8421码、2421码、5211码
无权码：格雷码、余3码、循环余3码
有权码的位权即为名称中的数字；格雷码相邻两数只有一位数码产生变化，且无法用计算式表达。
Chapter2 逻辑函数及其简化
2.1 逻辑运算
变量取值：0、1，逻辑运算1+1=1，而算数运算1+1=0。
基本运算：与、或、非
与门：Y＝A?B＝AB
或门：Y＝A+B
非门：Y＝
衍生运算：与非、或非、同或、异或
与非：
或非：
同或：
异或：
总结：逻辑符号中，与是&，或是≥1，非是1；
电路符号中，与是包子型，或是月亮型，非是小环。
2.2逻辑代数的运算规则
2.2.1 公式、定律
1 基本公式
加法（或）：注意A+A+A+……=A加法重叠规律。
乘法（与）：注意A·A·A·……=A乘法重叠规律。
2 运算定律
结合律：加法、乘法
分配律：注意A+B·C=（A+B）·（A+C）
交换律：加法、乘法
反演律：或非=非与、与非=非或（与=非或非、或=非与非）3 吸收定律（吸收冗余项）
A
A=
+
A B
=
+
A+
A
B
B
A
4其他公式
AB+
=
A
+
+
C
A
C
BC
AB
AB+
=
+
A
+
AB
C
C
A
BCD
2.2.2 运算法则
1.代入规则：因为只可取0或1，所以可用式子替量。
2.反演规则：对于任一逻辑表达式，原变量换成反变量、反变量换成原变量、与变非、非变与、0换成1、1换成0，两个表达式相等。
注意：F E D C B A ABCDEF +++++=即与数量无关。
3.对偶规则：两个式子相等，则其各自的对偶式也相等。 对偶式：与变或、或变与、1变0、0变1
总结：这些性质、定律、规则之所以成立，都是因为逻辑运算的自变量是布尔量。 2.3 逻辑函数的代数变换及简化
逻辑函数的表示方法：逻辑表达式、逻辑图、真值表、卡诺图 2.4 逻辑函数的标准形式：最大项表达式、最小项表达式
最大项：逻辑函数中所有自变量（原变量或者反变量）的或项。任何函数都可以被其最大项之积唯一描述。将这些最大项罗列出来，译码得到一个十进制数，即为最大项的编号。
)
( D)C B A ()D C B A ()D C B (A D)C B (A D)C,B,L(A,用最大项编号∏=+++?+++?+++?+++=N
最小项：逻辑函数中所有自变量（原变量或者反变量）的与项。任何函数都可以被其最小项之和唯一描述。将这些最小项罗列出来，译码得到一个十进制数，即为最小项的编号。
)
( D C B A D C B A D C B A D C AB D ABC D C AB ABCD D)C,B,L(A,用最小项编号∑=++++++=m
同一函数的最大项表达式和最小项表达式的关系：二者的编号互补。实际应用中，常用最小项表达式来表示一个逻辑函数，这是由于加比乘方便。 2.5逻辑函数的卡诺图表示
卡诺图其实就是方格表，每个方格对应自变量的一组取值，
注意图中m 下标的变化，这是由于横、纵两向相邻的自变量取值只变化一个。 用卡诺图表示最小项表达式（L=∑），则1表示原变量，0表示反变量，也即变量的二进制编码对应最小项编号时，L=1；用卡诺图表示最大项表达式（L=∏），则1表示反变量，0表示原变量，也即变量二进制编码对应最大项编号时，L=0。
卡诺图（最小项表达）的化简：相邻两个方格为1，对比其自变量的二进制编码，有变化的量则消去，留下不变量，且1为原变量，0为反变量。注意化简时要把卡诺图当成一个无缝连接的立体。两次合并方格，至少有一个小方格是不同的。
Chapter3 逻辑门电路 3.1分立元件门电路 3.1.1二极管开关特性
正向导通，反向截止
如果二极管外接正向电压，只要该电压值超过二极管的正向开启电压th V ，二极管导通，而其正向电压将维持在锗管0.2V ，硅管0.7V ，流经二极管的电流较大，可以认为相当于开关闭合。如果二极管外接反向电压，只要该电压不超过反向击穿电压BR V ，或者小于th V 的正向电压，流过二级干的电流很小，此时相当于开关断开。 3.1.2 三极管的开关特性（以NPN 管为例）
三极管的三极：基极B(Base)、发射极E(Emitter)、集电极C(Collector)。 三极管三种工作状态：截止、放大、饱和，
截止：发射结反偏、集电结反偏，相当于开关断开。条件：0B ≈I
放大：发射结正偏、集电结反偏，β/0CS B I I <<（CS I 为集电极的饱和电流） 饱和：发射结正偏、集电结正偏，相当于开关闭合。条件：β/CS B I I > 三极管的工作状态，主要看三极管脚的电位。
在数字电路中，NPN 型三极管的集电极电压决定其本身的工作状态，若该电压信号为高电平时，则该三极管处于饱和导通状态，若该电压信号为低电平，则该三极管处于截止状态。 3.1.3 MOS 管的开关特性（以增强型为例）
栅极G （Gate ）、漏极D （Drain ）、源极S （source ）。
GS U ＜开启电压T U ：MOS 管工作在截止区，漏源电流DS i 基本为0，输出电压DS U ≈DD U ，MOS 管处于"断开"状态。
GS U ＞开启电压UT ：MOS 管工作在导通区，漏源电流DS i =DD U /(D R +DS r )。其中，rDS
为MOS 管导通时的漏源电阻。输出电压DS U =DD U ·DS r /(D R +DS r ),如果DS r ＜＜D R ，则
DS U ≈0V，MOS 管处于"接通"状态。
三极管是流控元件，MOS 管是压控元件；三极管开关速度慢，开关损耗大，驱动损耗大，导通损耗也大；三极管便宜，MOS 管贵。
3.2 TTL 集成逻辑门
为了让多个逻辑门电路输出能够实现并联连接使用（线与），常用的电路形式有两种：一种称为集电极开路门电路（OC open collector gate ）；另一种为三态输出逻辑门电路（TS three state output gate ） Chapter 4 组合逻辑电路
逻辑电路分为两大类：组合逻辑电路（Combination logic circuit ）和时序逻辑电路(Sequential logic circuit)
组合逻辑电路特点
1.输入域输出之间一般没有反馈回路；
2.电路中没有记忆单元；
3.当输入信号的状态组合改变时，输出状态也随之改变。 竞争与冒险Competition&Risk
与门 或门 非门
F D 1D 2
A B +12V R 1
D R 2
A F +3V F D 1D 2A
B -12V
竞争：组合电路中，某一输入变量经不同路径传输后，到达电路中某一汇合点的时间有先有后，此乃竞争。
冒险：由于竞争而使电路输出发生瞬间错误的现象。 如果一个自变量的原变量和反变量都出现在逻辑函数中，那么就有产生竞争，但竞争未必产生冒险。
判断方法：
1.代数法：如果函数表达式经过化简出现A A F +=，则会出现负向毛刺，称为0型冒险，如果函数表达式经过化简出现A A F ?=，则会出现正向毛刺，称为1型冒险。
2.卡诺图法：
消除竞争冒险的方法
1.加滤波电路（并联电容、串接积分电路）
2.加选通信号（加使能端，避开毛刺）
3.增加冗余项
Chapter5 中规模组合逻辑集成电路与应用
集成电路的规模：
SSI:small scale integration 小规模 MSI:medium scale integration 中规模 LSI:large scale integration 大规模
VLSI:very large scale integration 超大规模 5.1编码器
数字电路中，用二进制代码表示有关的信号称为二进制编码。 优先编码器允许多个输入信号同时有效，但是只按照其中优先级别最高的有效输入信号编码，对优先级别低的输入信号不予理睬。 5.2译码器
把二进制代码转换成对应的高低电平，表示特定对象的过程称为译码。 5.3 数据选择器（multiplexer MUX ）
有n
2位地址输入、n
2位数据输入、1位输出，每次在地址输入的控制下，从多路输入数据中选择一路输出。
5.4 数据分配器（demultiplexer DEMUX ）
又称多路分配器，功能与数据选择器相反，将一路输入数据按n 位辞职分送到n
2个数据输出端上。
5.5 数值比较器
比较两数的大小。 5.6 加法器
一位加法器：
1位半加器：仅仅实现两个1位二进制数相加逻辑功能的逻辑电路称为半加器，输入为两个二进制数A 和B ，输出为和数o S 和进位数o C 。
1位全加器：不仅实现两个1位二进制数相加逻辑功能，还考虑到了低位进位进行相加的逻辑电路称为全加器，其输入为两个1位二进制数A 和B 及低位的进位数n C ，其输出为和数o S 及进位数o C 。
用n 片1位全加器芯片能做出n 位全加器，但是，由于逐次进位需要时间pd t ，所以最高位等待的时间为n pd t ，这会影响运行速度。因此便出现具有超前进位功能的逻辑电路结构。
Chapter6 触发器
6.1触发器：具有记忆功能，是构成时序逻辑电路的基本单元。
触发器特点：
1.两个互补的输出端Q 和Q ，两者状态相反，有两稳定状态——1态和0态，
故又称为双稳态触发器
2.状态变化称为翻转，引起翻转的信号称为触发信号。一旦触发器发生翻转，触发信号就可以撤销，但触发器状态维持不变。
3.时序工作。除了基本RS 触发器外，其他触发器的触发信号的有效作用时间，都需要时钟脉冲（上升沿、下降沿、中间某一点）。触发脉冲作用前的输出状态定义为“现态”，用
n Q 表示，而触发脉冲作用后的触发器输出状态定义为次态，用1+n Q 表示。
6.2触发器的电路结构及工作原理
基本RS 触发器：电路形式有两种：与非门结构和或非门结构。
AB
C B A B A B A S =⊕=+=o o AB
C B A AB C B A C C B A C AB B A C B A B A S n n n ++=+⊕=⊕⊕=+?++=)()()()(o o 图6-1 与非门结构基本RS 触发器
触发器的输入和输出之间有四种情况：
1.RS =01时，无论n
Q 状态是什么，都有1+n Q
=1，则1
+n Q
=0，即不论触发器原来处于
什么状态都将变为0状态，这种情况称为基本RS 触发器置0或复位，R 端称为基本RS 触发器的置0端，或者复位端。
2.RS =10时，无论n
Q 状态是什么，都有1
+n Q
=1，即不论触发器原来处于什么状态都
将变为1状态，这种情况称为基本RS 触发器置1或置位，S 端称为基本RS 触发器的置1端，或者置位端。
3.RS =11时，可知1
+n Q =n
Q ，即保持原状态，原来的状态被触发器存储起来，体现了
触发器的记忆功能。
4.RS =00时，1
+n Q
=1+n Q =1，这不符合触发器输出端互补的逻辑关系。因此触发器不
允许出现这种情况，因此可以得到基本RS 触发器的约束条件：
1=+S R
进一步可以得到基本RS 触发器的逻辑表达式：
或非门组成的基本RS 触发器的逻辑表达式：
总结：与非门基本RS 触发器的关键在于利用0能封锁与非门，或非门基本RS 触发器的关键在于1能封锁或非门。
同步RS 触发器：在基本RS 触发器的基础上，加上控制逻辑电路，由控制脉冲CP （control pulse ）控制。CP=1期间接受输入信号，CP=0时状态保持不变。S 、R 之间SR=0的约束。
或非门型的同步RS 触发器的控制逻辑电路也是两个与非门构成。 主从RS 触发器：
由两个同样的同步RS 触发器组成，主触发器的触发信号能决定从触发器的触发信号，二者之间通过一个非门连接。
11=++=+S R RQ S Q n
n 01=?+=+S R RQ S Q n
n 图6-2 同步RS 触发器（与非门型）
特点：
1.由两个同步RS触发器组成，受互补始终信号控制；
2. 触发器的输出在时钟脉冲信号发生跳变（下降沿）时，发生翻转。
主从JK触发器：
在主从RS触发器的基础上，输出端分别连接到主触发器作为其输入量之一。
特点：
1.主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，CP=1期间接受输入信号，CP下降沿到来时触发翻转。
2.输入信号J、K之间没有约束。
3.存在一次变化问题。
主从D触发器：
在JK触发器的基础上，若在输入信号K之前加上一反相器后和J相连，是主从JK触发器两输入信号互补，则构成主从D触发器。
主从T触发器
将JK触发器的输入信号J和K连接在一起，即J=K=T则构成T触发器。
‘
T触发器是当T=1时的T触发器。
Chapter7 时序逻辑电路的分析与设计
7.1 时序逻辑电路概述
时序电路的基本特点：
1.具有记忆功能的元件
2.具有反馈通道，使记忆下来的状态能在下一时刻影响电路。
同步时序电路：电路中的各个触发器都统一在一个时钟脉冲作用下工作
异步时序电路：电路中的各个触发器可以在不同的时钟脉冲作用下工作
时序电路还可以分为：米里型（Mealy）——输出状态不仅与存储电路的状态有关，还与输入有关；摩尔型（Moore）——输出状态仅与存储电路的状态有关。
时序电路的描述方法：逻辑方程、状态转换表（状态表）、状态转换图（状态图）、时序图（波形图）。
7.2 同步时序逻辑
电路设计步骤：
1.逻辑抽象
2.状态化简
3.状态编码
4.确定触发器类型
5.画出电路逻辑图，检查电路自启动情况
7.3 异步时序逻辑
异步时序逻辑电路需要确定每一个触发器的时钟信号，列出相应的时钟方程，判断各个触发器在何时能够进行状态的改变。
Chapter8 常用时序集成器件
8.1 计数器
利用JK触发器，通过对其输入、脉冲的不同连接方法，可以组成二进制同步计数器，二进制异步计数器、十进制计数器等多种加减法计数器。
集成计数器芯片74LS161是4位二进制同步加法计数器，双列直插标准封装
集成计数器主要作为分频、定时、计时和脉冲节拍产生器等使用。
用集成计数器构成任意进制的计数器，具体方法包括反馈清零法（基数反馈到清零端）、反馈置零法、反馈置数法。
分频表示变化频率是原脉冲的N分之一，也即周期是原脉冲的N倍。
8.2锁存器和移位寄存器
8.2.1 锁存器
锁存器：也称寄存器，计算机和数字电子系统中用于存储二进制代码等运算数据的一种逻辑器件。仅有并行输入、输出数据功能的寄存器习惯称为锁存器；具有串行输入、输出数据功能的，或者同时具有串行和并行输入、输出数据功能的寄存器称为移位寄存器。移位寄存器又称为串行输入寄存器，分为右移位寄存器、左移位寄存器和双向寄存器。
锁存器仅用于存储二进制代码，在CP信号作用下，其存储数码的存储时间是一个时钟脉冲周期。触发器是构成存储器的主要逻辑部件，每个触发器存储一位二进制数码。
对于只有两态输出的寄存器，一般用D触发器作为其基本单元，对于有三态输出的寄存器，则由三态或门构成。
8.2.2移位寄存器（左、右、双向）
寄存器在每个时钟脉冲CP控制信号的作用下，存储的数据依次由低向高移动一位称为左移位寄存器，反之则为右移位寄存器
几个边沿D触发器串接，且采用同一时钟脉冲信号，后一个触发器的输入时前一个的输出，在每次触发信号产生作用时，后一个触发器的现态为前一触发器的次态，因此保证了数据的移位。
移位寄存器的作用
1.环形计数器
2.扭环形计数器
3.序列脉冲发生器
Chapter9 555定时器及多谐振荡器
9.1 555定时器
9.1.1 555定时器的结构及工作原理
555定时器的内部结构：
1.三个电阻构成基准电压电路
2.两个运算放大器构成单门限电压比较器
3.两个与非门构成基本RS触发器
4.双极性三极管构成放电开关电路。discharge
v v v IC
I1
O
O
v ,1
2
6584
3
7
O
v ,v I2
v I1
v v IC V CC v O
555(a)(b)
D R
图9-1 555集成电路内部结构图
图9-2 555定时器构成的施密特触发器
为了电路的可靠，应该避免出现最后一种情况。对电路的分析关键还是在于对基本RS 触发器的分析。
9.1.2 施密特触发器 施密特触发器：将555定时器的两个输入端连接，再将高位基准电压点和放电端连接（中间接一电容消除由输出信号突变引起的干扰），即构成施密特触发器。施密特触发器分为两种，同相型和异相型，同相型指输入电平由低到高的过程中，输出是低电平，而异相型却是高电平，即根据输入的初始状态与输出的状态判断同相或异相。
1
2
65V CC R D O 5553
O 7
v v I2
I1
v IC 8
41
2I
v CC V V CC 2R
t
t
v I
O v 1
23CC V
CC
1V 3(a)电路图
(b)波形图
v
施密特触发器特点：
1.具有两个门限电压，门限电压之差叫回差电压。
2.不管输入信号的变化速度多大，输出信号电压的转换具有突变性（输出波形接近于理想的矩形脉冲信号）。
施密特触发器的应用：整形、滤波。 9.1.3 用555定时器构成的单稳态触发器
单稳态触发器：电路达到稳定后，只有一个稳定状态的触发器。 特点：
1.输出可高可低，但稳定的输出状态是唯一的。
2.在外界出发信号作用下，输出进入暂稳态，暂稳态与稳态一定是反相的。电路会自动由暂稳态回到稳态。
3.暂稳态的维持时间取决于电路的参数，而与外界的触发信号脉冲宽度和幅度无关（输出脉冲宽度就是暂稳态维持时间，也就是定时电容的充电时间。）。
9.1.4 用555定时器构成的多谐振荡器
多谐振荡器是指一种能够产生矩形脉冲信号的电路，产生的脉冲信号具有较为陡峭的矩形脉冲信号的上升沿和下降沿。一个理想的矩形脉冲信号电压波形，可以用傅里叶级数展开成为具有基波正弦分量和基波频率整数倍的各次谐波分量，所以矩形脉冲波是一种多谐波，把能够产生矩形脉冲波的电路结构成为多谐振荡器电路或者多谐振荡器。
其他形式的多谐振荡器： 1.对称式多谐振荡器 2.环形多谐振荡器 3.石英晶体多谐振荡器
Chapter10 半导体存储器和可编程器件
半导体存储器是现代数字系统特别是计算机系统中的重要组成部件，它可分为RAM 和ROM 两大类，绝大多数属于MOS 工艺制成的大规模数字集成电路。
半导体存储器分为只读存储器（Read Only Memory ，ROM ）和随机存储器（Random Access Memory ，RAM ），ROM 是一种非易失性的存储器，它存储的是固定数据，一般只能被读出。根据数据写入方式的不同，ROM 又可分成固定ROM 和可编程ROM （Progrmmable Read Only Memory,PROM ）。后者又可细分为紫外光擦除EPROM （Ultra-violet erasable programmable read only memory ）、电擦除E 2
PROM （electrically erasable programmable read only memory ）等，特别是E 2
ROM 和快闪存储器可以进行电擦写，已兼有了RAM 的特性。RAM 是一种时序逻辑电路，具有记忆功能。其它存储的数据随电源断电而消失，因此是一种易失性的读写存储器。它包含有SRAM （static 静态）和DRAM （dynamic 动态）两种类型，前者用触发器记忆数据，后者靠MOS 管栅极电容存储数据。因此，在不停电的情况下，SRAM 的数据可以长久保持，而DRAM 则必需定期刷新。 10.1 RAM
RAM 的结构：存储矩阵、地址译码器、读写控制器、输入/输出控制、片选控制等几部分
存储矩阵
读/写控制器
地址译码器
地
址码输片选读/写控制输入/输出
入
图10—1 RAM 的结构示意框图
1.存储矩阵：RAM 的核心部分是一个寄存器矩阵，用来存储信息，称为存储矩阵。输入信号分为行线和列线，在大容量RAM 中，地址码的输入可以采用分时输入的方式，使行、列
输入信号共用同一组地址线上，先输的地址码存放在地址存储器上，这种方法至多可以节省一半的地址接线。
2.址译码器：址译码器的作用，是将寄存器地址所对应的二进制数译成有效的行选信号和列选信号，从而选中该存储单元。
3. 读/写控制：访问RAM 时，对被选中的寄存器，究竟是读还是写，通过读/写控制线进行控制。如果是读，则被选中单元存储的数据经数据线、输入/输出线传送给CPU ；如果是写，则CPU 将数据经过输入/输出线、数据线存入被选中单元。
4. 输入/输出：RAM 通过输入/输出端与计算机的中央处理单元（CPU ）交换数据，读出时它是输出端，写入时它是输入端，即一线二用，由读/写控制线控制。
5. 片选控制：受到RAM 集成度的影响，存储系统一般是由多片RAM 组成，同一时刻，CPU 只能访问某些RAM ，因此就要通过片选控制选择存储器的使用状态。 RAM 写操作的时序：
（1）将欲写入单元的地址加到存储器的地址输入端； （2）在选片信号CS 端加上有效电平，使RAM 选通； （3）将待写入的数据加到数据输入端；
（4）在W R /线上加入低电平，进入写工作状态； （5）使选片信号无效，数据输入线回到高阻状态。 RAM 读操作的时序：
（1）欲读出单元的地址加到存储器的地址输入端； （2）加入有效的选片信号CS ；
（3）在W R /线上加高电平，经过一段延时后，所选择单元的内容出现在I /O 端； （4）让选片信号CS 无效，I /O 端呈高阻态，本次读出过程结束。
A A A 0
1R/W 9A A A 1117
10
图10-2 1K×8位RAM 扩展成8K ×8位RAM
RAM 容量的扩展
（1）位扩展：数据位的扩展，地址线并联，片选位信号一致。
（2）字扩展：地址位的扩展，数据总线不变，地址线并联，增加的地址线用地址译码器实现片选控制信号的选择。
常见的一种问题：存储容量是256MB ×8，请问需要多少条数据线和地址线：8和28。 10.2 ROM
0单元1单元
i单元
单元2
－1n W W W W D D D 01
i
n 2
－101b －1
位线
存储单元
...
...
...
...
...
字线
输出数据
输1
A A 器
...
地入
址
译0n －1
地码址A ...
图10—3 ROM 的内部结构示意图
A
A
图10—4 二极管ROM 电路
对这种电路的理解，一定先要联系之前学过的分立元件逻辑门电路，主要是二极管构成的与门和非门。
A A W W 00
12
(a)(b)二极管与门
二极管或门
图10-5 二极管构成的与门和非门
图10-4所示电路中输出信号表达式： 与门阵列输出表达式：
010A A W = 011A A W = 012A A W = 013A A W = 或门阵列输出表达式：
200W W D += 3211W W W D ++= 3202W W W D ++= 313W W D += （3）ROM 输出信号的真值表
表10—1 ROM 输出信号真值表
A 1 A 0 D 3 D 2 D 1 D 0` 0 0 0 1 0 1 0 1 1 0 1 0 1 0 0 1 1 1 1 1 1 1 1 0 根据逻辑表达式设计ROM
1.写出各函数的标准与或表达式（最小项表达式）
2.选择数据线位数和地址线的位数，画出存储矩阵连线图 【例10—1】试用ROM 实现下列函数： ABC C B A C B A C B A Y +++=1 CA BC Y +=2
ABCD D C AB D C B A D BC A CD B A D C B A Y +++++=3 BCD ACD ABD ABC Y +++=4
【解】
1.写出各函数的标准与或表达式
按A 、B 、C 、D 顺序排列变量，将Y1、Y2扩展成为四变量逻辑函数。
），，，，（），，，，，（），，，，，（），，，，，，，（15141311715129630151411107615149854324321m m m m Y Y Y Y ∑=∑=∑=∑=
2.选用16×4位ROM ，画存储矩阵连线图
Y 4
B D
1Y 2Y Y 3
图10-6 例10—1 ROM 存储矩阵连线图
Chapter11 数模和模数转换
模拟量：时间、数值都是连续的。eg.温度、压力、速度、流量
数字量：时间、数值都是离散的，数值的增减量都是一个值的整数倍。 11.1 D/A 转换器
D/A 转换器一般由数码缓冲寄存器、模拟电子开关、参考电压、解码网络和求和电路构成。
图11-1 n 位D/A 转换器方框图
数字量以串行或并行方式输入，并存储在数码缓冲寄存器中，寄存器输出的每位数码驱动对应数位上的电子开关，将在解码网络中获得相应数位的模拟量值送入求和电路，求和电路将各位对应的模拟量相加，便得到与数字量对应的模拟量。
从某种程度上说，数模转换，就是将二进制数转换成十进制数。那么数制三要素：基数位权，所以在知道二进制数的前提下，只需要做两件事：①获得位权；②每位上的数和其位权相乘，然后将积相加。
D/A 转换器的主要电路形式（主要是解码网络的形式不同）
n
1.权电阻网络
图11-2 权电阻网络D/A 转换器原理图
开关决定输入是高电平还是地，而电阻阻值的大小呈2倍递增，构成位权，保证对应的电流呈21递减，运放作为比例求和电路。
特点：结构简单，所用的电阻元件数较少，缺点是电阻数值分散和悬殊，转换精度难以保证。
2.倒T 型电阻网络D/A 转换器
D D D D (LSB)(MSB)S S S S 0
112
23
3R +
A
o
i Σ
f
16
8
2R
2R
+V R
I 4R 4I REF I 8I I 2R
2R
I
R I I I 162
2
图11-3 倒T 型电阻网络D/A 转换器原理图
与权电阻网络相比，开关决定了是接入运放的同相输入端还是反相输入端。倒T 型电阻网络实际上是一个按照二进制规律分流的分流器
特点：电阻种类少，只有R 和2R 两类，提高转换精度。 3.开关树D/A 转换器 4.双极性D/A 转换器
D/A 转换器的主要技术指标：
1.分辨率：模拟输出电压可能被分隔的等级数。实际应用中，以数字量位数n 表征转换器的分辨率。
2.转换误差：
①比例系数误差：运放的实际转换特性曲线斜率与理想特性曲线斜率的偏差 ②失调误差：运算放大器的零点漂移造成（输出特性曲线整体偏移），与输入无关 ③非线性误差：一种没有规律的误差。 3.转换速度
常见的D/A转换器：8位集成D/A转换器DAC0832。
11.2 A/D转换器
A/D转换过程：采样、保持、量化、编码
采样：将时间上连续变化的信号转换为时间上离散的信号。
保持：将取样最终时刻的信号电压保持下来，直到下一个采样信号的出现。量化：采样值电平归化到与其接近的离散点评上。只舍不入法、四舍五入法。编码：用二进制数码表示各个量化电平的过程。
A/D转换器的主要电路形式
1.并行比较型A/D转换器
2.逐次逼近比较型A/D转换器
3.双积分型A/D转换器
A/D转换器的主要技术指标：
1.分辨率
2.转换误差
3.转换时间
.
数字电路设计试题湖南大学版
10、时序电路按(输出与现态和输入的关系)可分为：Mealy型和Moore型 二、判断题（下列各题，你认为正确的，请在题末的括号内打“√”，错的打“×”，并更正。每小题2分，共10分） 1、如果逻辑函数表达式在一定条件下可变成X+X‘或者X X’的形式，则该函数表达式可能产生冒险。（√） 2、本质冒险产生的原因：经过激励逻辑和反馈通路的传播延迟的最小值大于通过“输入逻辑”的最大定时偏移。（√） 3、CMOS反向门比非反向门所用的晶体管要少。（√）
4、如果竞争的结果导致电路最终进入同一稳定总态，则称为临界竞争。（×） 5、门电路的扇出是表示输出电压与输入电压之间的关系。（×） 门电路所具有的输入端的数目称为扇入。 扇出是指该门电路在不超过其最坏情况负载规格下能驱动的输出端个数。 三、简答题（每题5分，共10分） 1、请列出3种“曾经是模拟的”现在却“已经成为数字的”系统，并简述为什么会有这种转变。 2、采用CMOS晶体管实现的“与非门”和“或非门”，哪个速度快？为什么？ 四、应用题（共70分） 1、已知接收端收到的汉明码码字a7a6a5a4a3a2a1=1100010，问在最多一位错的情况下发送端发送的码字是什么？（5分） 答：第三位出错，应该是1100110 2、用卡诺图化简下列函数：（5分） 3、旅客列车分为特快A，直快B和慢车C，它们的优先顺序为：特快、直快、慢车。同一时间内，只能有一趟列车从车站开出，即只能给出一个开车信号，试设计满足上述要求的开车信号控制电路。（10分） （1）列出真值表（5分） （2）写出最简的输出逻辑表达式（5分） 4、运用一个MSI器件实现余3码向8421BCD码的转换。（10分） 5、运用“圈到圈”逻辑设计思想，采用74X138译码器和适当的逻辑门设计一个1位十进制数2421码的奇偶位产生电路（假定采用奇检验）。（10分） 注：此题中用的不熟74138。我们在做时要用两个74138级联。详见教材P274 6、分析下图所示的时钟同步状态机（状态Q1Q2=00 ~ 11使用状态名A ~ D）。（10分） 1）作出状态/输出表（5分）。 2）说明它是Mealy机还是Moore机（2分） 3）说明这个电路能对何种输入序列进行检测。（3分） 答案没有找到。同类型题7.12 7、作“0101”序列检测器的Mealy型状态表和Moore型状态表。凡收到输入序列为“0101”时，输出为1；并规定检测的“0101”序列不重叠。典型输入输出序列如下：（10分）
上海交大819考研复试数字电路期末复习题
数字电子电路复习练习题 一、填空题 1．半导体具有三种特性，即：热敏性、光敏性和__掺杂__性。 2．集电极反向饱和电流I CBO是指发射极___开路___时，集电极与基极之间加反向电压时测得的集电极电流，良好的三极管该值较____小_____。 3．逻辑函数的反演规则指出，对于任意一个函数F，如果将式中所有的__与、或运算，__互换，__0、1___互换，____原变量、反变量_____互换，就得到F的反函数?F。 4．格雷码又称__循环__码，其特点是任意两个相邻的代码中有__一__位二进制数位不同。 5．从TTL反相器的输入伏安特性可以知道两个重要参数，它们是___输入短路电流_________和_____输入漏电流_______。 6．输出n位代码的二进制编码器，一般有____2n ______个输入信号端。 7．全加器是指能实现两个加数和___(低位)进位信号___三数相加的算术运算逻辑电路。 8．时序电路除了包含组合电路外，还必须包含具有记忆功能的____存储_____电路。因此，仅用一般的逻辑函数描述时序电路的逻辑功能是不够的，必须引进____时间_____ 变量。 9．要使触发器实现异步复位功能（Q n+1=0），应使异步控制信号（低电平有效）?R D=______0_____，?S D=____1_______。 10．JK触发器当J=K=___1_____时，触发器Q n+1=?Q n。 11．n位二进制加法计数器有__2 n__个状态，最大计数值为__2 n-1__。 12．用555定时器构成的单稳态触发器，若充放电回路中的电阻、电容分别用R、C 表示，则该单稳态触发器形成的脉冲宽度t w≈__1．1RC _____。 13．施密特触发器具有两个___稳定___状态，当输出发生正跳变和负跳变时所对应的___输入___电压是不同的。 14．组成ROM电路中的输出缓冲器一般由三态门组成，其作用一是实现对输出状态的___三态__控制，二是提高带负载能力。 15．当RAM的字数够用、位数不够用时，应扩展位数。其方法是将各片RAM的___地址输入端___端、R/?W端和CS端并联起来即可。 二、选择题 1．与晶体三极管组成的电路相比，MOS管组成电路的主要特点是__b_______ 。
数字电子技术试题及答案(题库)
《数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于 十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ） 。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. ）；Y 3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。
大学数字电路与逻辑设计考试试题资料
审核人： 试卷分类（A 卷或B 卷） B 学期： 2010 至 2011 学年度 第 一 学期 课程： 数字电路与逻辑设计 课程代号： 005A1080 使用班级： 信息工程学院08级 姓名： 学号： 一、基本题（30 1. 用公式法化简函数C B C A C B A Y ++??=1（5分） 答案：C B A B A C C B C A C B A Y +)+?(=++??=1（1分）=C B A B C +)+(（1分） =C B A C B C ++?（1分） =)++(B A B C （1分）=C （1分） 2. 试用卡诺图法将下面逻辑函数化成最简与－或式。（必须画出卡诺图，圈“1”，8分） ∑ ∑)13,12,11,10,8 ,7,4,2(+15,14,9,6,10(= 2d m Y ）， 答案： C B BC Y ?+=2 3. 已知7400为四个2输入与非门，其20=OL I ，1=OH I ，2=IL I ，μA 50=IH I ，计算7400最多可驱动几个同类门。（6分） 答案：IL OL ≥I N I L ，(2分)；IH H OH 2≥I N I ，（2分）；故10=H N （2分） 4. 画出图1.1所示D 触发器对应、、D 的Q 端波形。（4分） 答案： 5. 8位数模转换器0832构成的电路如图1.2所示。（1）写出输出电压O v 的计算公式；（2）若输入数 AB CD 00011110 1000 11 01 1 1 1111 × ×××× ×××1.1图Q PR PR (a)
字量为100000时，输出模拟电压O v 为3.6V ，计算输入数字量为10101000时，输出电压时多少?（7分） 答案：（1）=O v -（3分） （2）=6.3-78 REF 2×2 V ； =REF V -7.2V （2分） 输入数字量为10101000时， =O v -V 725.4=)2+2+2(2 2.73578 （2分） 二（10分）、 图2 （a ）由集成3线-8线译码器74138构成的逻辑电路，试分析其逻辑功能。要求：（1）写出输出端的逻辑表达式；（2）写出输出和输入真值表；（3）说明电路的作用。74138的功能表如图（b ）所示。 答案：（1）74211+++=m m m m Y （2分） 76532+++=m m m m Y （2分） （2）（4分） （3）此电路为全加器。（2分） 三、（14分） 集成8选1数据选择器74151的逻辑符号如图3所示，试用74151和逻辑门实现下面逻辑函数： ∑ 14,13,9,7,3,10(= ),,,(2），m D C B A Y 要求：（1）确定地址输入；（2）写出数据输入端方程；（3）画出实现电路连线图。 答案：（1）设A A =2，B A =1，C A =0（3分） （2）D ABC D C AB D C B A BCD A CD B A D C B A D C B A D C B A Y ++?++?+??+???=),,,(2 D m D m D m D m D m D m D m ?+?+?+?+?+?+?=7643100（3分） V O v 2 .1图 G 1G 2A G 2B 1X +10X 11 0的功能表138HC 74i Y i m 的最小项组合、、为注：012i A A A m 2 图(a) (b)A B Y 10000001111110000000C 11 1111 111Y 200 00 11 11001 输 入输 出
2010-2016年合肥工业大学832数字电路考研真题及标准答案解析-汇编
2017版合肥工业大学《832数字电路》全套考研资料我们是布丁考研网合工大考研团队，是在读学长。我们亲身经历过合工大考 研，录取后把自己当年考研时用过的资料重新整理，从本校的研招办拿到了最新的真题，同时新添加很多高参考价值的内部复习资料，保证资料的真实性，希望能帮助大家成功考入合工大。此外，我们还提供学长一对一个性化辅导服务，适合二战、在职、基础或本科不好的同学，可在短时间内快速把握重点和考点。有任何考合工大相关的疑问，也可以咨询我们，学长会提供免费的解答。更多信息，请关注布丁考研网。 以下为本科目的资料清单（有实物图及预览，货真价实）： 2017版合肥工业大学《数字电路》全套考研资料包含： 一、合肥工业大学《数字电路》历年考研真题及答案解析 2016年合肥工业大学《数字电路》考研真题（含答案解析）（11月份统一更新）2015年合肥工业大学《数字电路》考研真题（含答案解析） 2014年合肥工业大学《数字电路》考研真题（含答案解析） 2013年合肥工业大学《数字电路》考研真题（含答案解析） 2012年合肥工业大学《数字电路》考研真题（含答案解析） 2011年合肥工业大学《数字电路》考研真题（含答案解析） 2010年合肥工业大学《数字电路》考研真题（含答案解析） 二、合肥工业大学《数字电路》期中期末试卷 三、合肥工业大学《数字电路》考研复习笔记 1、合工大《数字电路》2011-2013年内部答疑 2、合工大《数字电路》重点笔记 3、合工大《数字电路》考研复习指导 4、合工大《数字电路》重要概念总结 5、合工大《数字电路》复习大纲和复习题 6、合工大《数字电路》各章重要知识点 四、合肥工业大学《机械原理》考研复习题 1、合工大本科生《数字电路》模拟题含配套答案 2、合工大《数字电路》习题集 3、各高校《数字电路》经典试题集锦 适用专业： 物理电子学、电路与系统、微电子学与固体电子学、电磁场与微波技术、集成电 路与系统、电子与通信工程（专硕）、集成电路工程（专硕） 参考书目： 《数字电路与逻辑设计》（第二版），林红主编，清华大学出版社，2009年版。 以下为截图及预览： 2015年真题及答案
数字电路试题及答案
1）“0”的补码只有一种形式。 （√ ） 2）卡诺图中，两个相邻的最小项至少有一个变量互反。 （√ ） 3）用或非门可以实现3种基本的逻辑运算。 （√ ） 4）三极管饱和越深，关断时间越短。 （X ） 5）在数字电路中，逻辑功能相同的TTL 门和CMOS 门芯片可以互相替代使用。 （X ） 6）多个三态门电路的输出可以直接并接，实现逻辑与。 （X ） 7）时钟触发器仅当有时钟脉冲作用时，输入信号才能对触发器的状态产生影响。 （√ ） 8）采用奇偶校验电路可以发现代码传送过程中的所有错误。 （X ） 9）时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能，它们之间可以相互转换。 （√ ） 10）一个存在无效状态的同步时序电路是否具有自启动功能，取决于确定激励函数时对无效状态的处理。 （√ ） 二．选择题（从下列各题的备选答案中选出1个或多个正确答案，将其填在括号中。共10分） 1． 不能将减法运算转换为加法运算。 （ A ） A ．原码 B ．反码 C ．补码 2．小数“0”的反码可以写为 。 （AD ） A ．0.0...0 B ．1.0...0 C ．0.1...1 D ．1.1 (1) 3.逻辑函数F=A ⊕B 和G=A ⊙B 满足关系 。 （ABD ） A ．F=G B ．F ’＝G C ．F ’＝G D ．F ＝G ⊕1 4．要使JK 触发器在时钟脉冲作用下，实现输出n n Q Q =+1，则输入端信号应为 。 （B ） A ．J ＝K ＝0 B ．J ＝K ＝1 C ．J ＝1，K ＝0 D ．J ＝0，K ＝1 5．设计一个同步10进制计数器，需要 触发器。 （B ） A ．3个 B ．4个 C ．5个 D ．10个 三．两逻辑函数BCD A D C BC CD B D C A AB F ++++=)(1，D C D B A F ⊕⊕=2，求两者的关系。（10分） 解：两函数相等，∑（0，3，4，7，11，12） 四．用与非门－与非门电路实现逻辑函数C B B A F ⊕+⊕=。（10分）
清华大学大学物理习题库量子物理
清华大学大学物理习题库：量子物理 一、选择题 1．4185：已知一单色光照射在钠表面上，测得光电子的最大动能是1.2 eV ，而钠的红限波长是5400 ?，那么入射光的波长是 (A) 5350 ? (B) 5000 ? (C) 4350 ? (D) 3550 ? ［ ］ 2．4244：在均匀磁场B 内放置一极薄的金属片，其红限波长为??。今用单色光照射，发现有电子放出，有些放出的电子(质量为m ，电荷的绝对值为e )在垂直于磁场的平面内作半径为R 的圆周运动，那末此照射光光子的能量是： (A) 0λhc (B) 0λhc m eRB 2)(2+ (C) 0λhc m eRB + (D) 0λhc eRB 2+ ［ ］ 3．4383：用频率为??的单色光照射某种金属时，逸出光电子的最大动能为E K ；若改用 频率为2??的单色光照射此种金属时，则逸出光电子的最大动能为： (A) 2 E K (B) 2h ??- E K (C) h ??- E K (D) h ??+ E K ［ ］ 4．4737： 在康普顿效应实验中，若散射光波长是入射光波长的1.2倍，则散射光光子能量?与反冲电子动能E K 之比??/ E K 为 (A) 2 (B) 3 (C) 4 (D) 5 ［ ］ 5．4190：要使处于基态的氢原子受激发后能发射赖曼系(由激发态跃迁到基态发射的各谱线组成的谱线系)的最长波长的谱线，至少应向基态氢原子提供的能量是 (A) 1.5 eV (B) 3.4 eV (C) 10.2 eV (D) 13.6 eV ［ ］ 6．4197：由氢原子理论知，当大量氢原子处于n =3的激发态时，原子跃迁将发出： (A) 一种波长的光 (B) 两种波长的光 (C) 三种波长的光 (D) 连续光谱 ［ ］ 7．4748：已知氢原子从基态激发到某一定态所需能量为10.19 eV ，当氢原子从能量为－0.85 eV 的状态跃迁到上述定态时，所发射的光子的能量为 (A) 2.56 eV (B) 3.41 eV (C) 4.25 eV (D) 9.95 eV ［ ］ 8．4750：在气体放电管中，用能量为12.1 eV 的电子去轰击处于基态的氢原子，此时氢原子所能发射的光子的能量只能是 (A) 12.1 eV (B) 10.2 eV (C) 12.1 eV ，10.2 eV 和 1.9 eV (D) 12.1 eV ，10.2 eV 和 3.4 eV ［ ］ 9．4241： 若?粒子(电荷为2e )在磁感应强度为B 均匀磁场中沿半径为R 的圆形轨道运动，则?粒子的德布罗意波长是 (A) )2/(eRB h (B) )/(eRB h (C) )2/(1eRBh (D) )/(1eRBh ［ ］ 10．4770：如果两种不同质量的粒子，其德布罗意波长相同，则这两种粒子的 (A) 动量相同 (B) 能量相同 (C) 速度相同 (D) 动能相同 ［ ］
大学数字电路与逻辑设计考试试题资料
审核人： 试卷分类（A 卷或B 卷） B 学期： 2010 至 2011 学年度 第 一 学期 课程： 数字电路与逻辑设计 课程代号： 005A1080 使用班级： 信息工程学院08级 姓名： 学号： 一、基本题（30 1. 用公式法化简函数B A B A Y ++??=1（5分） 答案：C B A A C C B C A C A Y +)+?(=++??=1（1分）=C B A C +) +(（1分） =C B A C B C ++?（1分） =)++(B A B C （1分）=C （1分） 2. 试用卡诺图法将下面逻辑函数化成最简与－或式。（必须画出卡诺图，圈“1”，8分） ∑ ∑)13,12,11,10,8 ,7,4,2(+15,14,9,6,10(= 2d m Y ）， 答案： C B BC Y ?+=2 3. 已知74LS00为四个2输入与非门，其20=OL I mA ，1=OH I mA ，2=IL I mA ，μA 50=IH I ，计算74LS00最多可驱动几个同类门。（6分） 答案：IL OL ≥I N I L ，10=≤ IL OL L I I N (2分)；IH H OH 2≥I N I ，10=2≤IH OH H I I N （2分）；故10=H N （2分） 4. 画出图1.1所示D 触发器对应CLK 、、D 的Q 端波形。（4分） 答案： AB CD 00011110 1000 11 01 1 1 1111 × ×××× ×××1.1图(a)
字量为100000时，输出模拟电压O v 为3.6V ，计算输入数字量为10101000时，输出电压时多少?（7分） 答案：（1）=O v -i i i D V 22 ∑ 7 8 REF （3分） （2）=6.3-7 8 REF 2×2V ； =REF V -7.2V （2分） 输入数字量为10101000时， =O v -V 725.4=)2+2+2(2 2 .73578（2分） 二（10分）、 图2（ a ）由集成3线-8线译码器74HC138构成的逻辑电路，试分析其逻辑功能。要求：（1）写出输出端的逻辑表达式；（2）写出输出和输入真值表；（3）说明电路的作用。74HC138的功能表如图（ b ）所示。 答案：（1）74211+++=m m m m Y （2分） 76532+++=m m m m Y （2分） （2）（4分） （3）此电路为全加器。（2分） 三、（14分） 集成8选1数据选择器74HC151的逻辑符号如图3所示，试用74HC151和逻辑门实现下面逻辑函数： ∑ 14,13,9,7,3,10(= ),,,(2），m D C B A Y 要求：（1）确定地址输入；（2）写出数据输入端方程；（3）画出实现电路连线图。 答案：（1）设A A =2，B A =1，C A =0（3分） （2）D ABC D C AB D C B A BCD A CD B A D C B A D C B A D C B A Y ++?++?+??+???=),,,(2 V O v 2 .1图 Y G 1G 2A G 2B 1X +10X 11 0的功能表138HC 74i Y i m 的最小项组合、、为注：012i A A A m 2 图(a)(b)A B Y 10000001111110000000C 11 1111111Y 200 00 11 11001输 入 输 出
数字电子技术试题库
数 字 电 子 技 术 2011年7月23日星期六
1 1 : 对于JK触发器，输入J＝0，K＝1，CLK脉冲作用后，触发器的次态应为（）。 (2分） A:0 B:1 C:Q' D:不确定 您选择的答案: 正确答案： A 知识点：JK触发器的特性为：J=1， K=1时，Q状态为翻转，即Q= Q’ -------------------------------------------------------------------- 2 : 已知Y=A+AB′+A′B,下列结果中正确的是（） (2分） A:Y=A B:Y=B C:Y=A+B D:Y=A′+B′ 您选择的答案: 正确答案： C 知识点：利用公式A+AB′=A和A+A′B=A+B进行化简 -------------------------------------------------------------------- 3 : (1001111)2的等值十进制数是（） (2分） A:97 B:15.14 C:83 D:79 您选择的答案: 正确答案： D 知识点：把二进制数转换为等值的十进制数，只需将二进制数按多项式展开，然后把所有各项的数值按十进制数相加。 -------------------------------------------------------------------- 4 : 图中为CMOS门电路，其输出为（）状态 (2分） A:高电平 B:低电平 C:高阻态 D:不确定 您选择的答案: 正确答案： A 知识点：对于CMOS门电路，输入端接负载时，输入电平不变 -------------------------------------------------------------------- 5 : 四选一数据选择器的数据输出Y与数据输入Di和地址码Ai之间的逻辑表达式为Y=（） (2分） A:A1′A0′D0+ A1′A0D1+ A1A0′D2+ A1A0D3 B:A1′A0′D0
数字电子技术试题和答案(题库)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 图 1 2.下列几种TTL电路中，输出端可实现线和功能的电路是（）。 A、或非门 B、和非门 C、异或门 D、OC门 3.对CMOS和非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。图2 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。图2 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。 图3 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/A转换器
2012年全国硕士研究生入学考试数字电路(强化阶段测评试卷一)
硕士研究生专业题集之强化阶段测试一 数字电路
2012年全国硕士研究生入学统一考试数字电路 （强化阶段测评试卷一） 一．指出图P2.5中各TTL门电路的输出为什么状态（高电、低点平或高组态）？ 二．判断逻辑函数 ,当输入变量ABCD按 变换时,是否存在静态功能冒险. 三．写出图中所示电路的输出最小项之和表达式.
四．请分析图P5.19所示的电路，要求： （1）写出各触发器的驱动方程； （2）写出个触发器的状态方程； （3）列出状态表； （4）画出状态转换图（要求画出Q1Q2Q3->）. 五．下图是某时序电路的状态图，该电路是有两个D触发器FF1和FF0组成的，是求出这两个触发器的输入信号D1和D0的表达式，图中A为输入变量。 六．试画出图P5.13所示电路在连续三个CLK信号作用下Q1及Q2端得输出波形（设各触发器的初始状态均为0）。 七．试用4位同步二进制计数器74163实现十二进制计数器. 八．图P8.5（a）所示是用集成单稳态触发电路74121和D触发器的噪声消除电路，图P8.5 （b）为输入信号，设单稳态触发电路的输出脉冲宽度t w 满足t a 信号脉宽)，试定性画出和V 得对应波形。 九．试用D触发器、与非门和一个2线-4线译码器设计一个4为功能移位寄存器，移位寄存器的功能表如图P6.13所示。 十．下图所示为一个由二进制加法计数器74161、译码器74154和门电路组成的实现某种功能的逻辑电路，若74161初态为，试将在连续10个CP脉冲作用下状态的变化和的数据填入列表（b）中。 触发器有两个互补的输出，且输出不仅与输入有关，还和电路原状态：收藏 A. 无关 B. 无法确定 C. 有关 回答错误!正确答案： C 单稳态触发器可以用于： 收藏 A. 定时 B. 编码 C. 译码 回答错误!正确答案： A 存储矩阵由许多存储单元组成。每个存储单元可存放（）位二进制数。收藏 A. 1 B. 4 C. 2 回答错误!正确答案： A n个逻辑变量，共有（）个最小项。 收藏 A. 2的n次方 B. n C. 2n 回答错误!正确答案： A 二进制计数器每经一级触发器，输出脉冲的频率：收藏 A. 降低一倍 B. 不会改变 C. 增大一倍 回答错误!正确答案： A （）电路，具有回差，抗干扰强。 收藏 A. 单稳态触发器 B. 多谐振荡器 C. 施密特触发器 回答错误!正确答案：C （）电路可用于幅度的鉴别。 收藏 A. 施密特触发器 B. 单稳态触发器 C. 多谐振荡器 回答错误!正确答案： A D/A转换器是可以实现（）转换的电路。收藏 A. 数字信号向模拟信号 B. 模拟信号向数字信号 C. 数字信号向二进制信号 回答错误!正确答案： A RS触发器的触发输入信号之间： 收藏 A. 无约束 B. 有约束 C. 无法确定 回答错误!正确答案：B 当JK触发器的J＝K＝1时，所构成的触发器为：收藏 A. 置0型的触发器 B. 置1型的触发器 C. 翻转型的触发器 回答错误!正确答案：C 半导体存储器可以用来存放数据、资料等（）信息。 收藏 A. 10进制 B. 12进制 C. 2进制 回答错误!正确答案： C 存储器的存储容量是指所包含的： 收藏 A. 存储器字长 B. 所存放的字数 C. 总存储单元数 回答错误!正确答案： C 若要对100个信息进行编码，则在输出端至少需要（）位二进制代码。收藏 A. 4 B. 清华大学数字电路题库 一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） B、 D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A + 第6章数字电路基础 教学重点 1.理解模拟信号与数字信号的区别。 2.掌握基本逻辑门、复合逻辑门的逻辑功能和电路图形符号，会使用真值表。 3.了解TTL、CMOS门电路的型号、引脚功能，会测试其逻辑功能。 4.了解集成门电路的外形与封装，能合理使用集成门电路。 5.会进行二进制数、十进制数和十六进制数之间的相互转换。 6.了解8421BCD码的表示形式。 7.会用逻辑代数基本公式化简逻辑函数，了解其在工程应用中的实际意义。教学难点 1．集成门电路的合理使用。 2．二进制数、十进制数和十六进制数之间的相互转换。 3．用逻辑代数基本公式化简逻辑函数。 学时分配 6.1逻辑门电路 电信号可分为两大类：一类是模拟信号，另一类是数字信号，如图所示。 （a ） （b ） 在数字电路中，通常用电位的高、低去控制门电路，输入与输出信号只有两种状态：高电平状态和低电平状态。 规定用1表示高电平，用0表示低电平，称为正逻辑，反之为负逻辑。 6.1.1基本逻辑门电路 数字电路中往往用输入信号表示“条件”，用输出信号表示“结果”，而条件与结果之间的因果关系称为逻辑关系，能实现某种逻辑关系的数字电子电路称为逻辑门电路。 基本的逻辑关系有：与逻辑、或逻辑、非逻辑，与之相应的基本逻辑门电路有与门、或门、非门。 做一做：与逻辑、或逻辑和非逻辑 1．与门电路 （1）与逻辑关系 当一件事情的几个条件全部具备之后，这件事情才能发生，否则不发生。这样的因果关系称为与逻辑关系，也称为逻辑乘。 （2）与逻辑关系的表示 用逻辑函数表达式表示 Y =A ·B 或Y =AB 用真值表表示（将全部可能的输入组合及其对应的输出值用表格表示称之为真值表） 数字电子技术期末复习 题库及答案 HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】 第1单元能力训练检测题 一、填空题 1、由二值变量所构成的因果关系称为逻辑关系。能够反映和处理逻辑 关系的数学工具称为逻辑代数。 2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。 3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。在逻辑关系中，最基本的关系是与逻辑、或逻辑和 非逻辑。 4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的 权不同。十进制计数各位的基数是10，位权是10的幂。 5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。 6、进位计数制是表示数值大小的各种方法的统称。一般都是按照进位方式来实现计数的，简称为数制。任意进制数转换为十进制数时，均采用按位权展开求和的方法。 7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用 乘2取整法。 8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换 的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。 9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和 非非律。 10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。 13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。 14、在化简的过程中，约束项可以根据需要看作1或0。 二、判断正误题 1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。（对） 2、异或函数与同或函数在逻辑上互为反函数。 （对） 3、8421BCD码、2421BCD码和余3码都属于有权码。 （错） 4、二进制计数中各位的基是2，不同数位的权是2的幂。 （对） 数字电路设计试题湖南 大学版 集团标准化办公室：[VV986T-J682P28-JP266L8-68PNN] 10、时序电路按(输出与现态和输入的关系)可分为：Mealy型和Moore型 二、判断题（下列各题，你认为正确的，请在题末的括号内打“√”，错的打“×”，并更正。每小题2分，共10分） 1、如果逻辑函数表达式在一定条件下可变成X+X‘或者XX’的形式，则该函数表达式可能产生冒险。（√） 2、本质冒险产生的原因：经过激励逻辑和反馈通路的传播延迟的最小值大于通过“输入逻辑”的最大定时偏移。（√） 3、CMOS反向门比非反向门所用的晶体管要少。（√） 4、如果竞争的结果导致电路最终进入同一稳定总态，则称为临界竞争。（×） 5、门电路的扇出是表示输出电压与输入电压之间的关系。（×） 门电路所具有的输入端的数目称为扇入。 扇出是指该门电路在不超过其最坏情况负载规格下能驱动的输出端个数。 三、简答题（每题5分，共10分） 1、请列出3种“曾经是模拟的”现在却“已经成为数字的”系统，并简述为什么会有这种转变。 2、采用CMOS晶体管实现的“与非门”和“或非门”，哪个速度快为什么 四、应用题（共70分） 1、已知接收端收到的汉明码码字a7a6a5a4a3a2a1=1100010，问在最多一位错的情况下发送端发送的码字是什么？（5分） 答：第三位出错，应该是1100110 2、用卡诺图化简下列函数：（5分） 3、旅客列车分为特快A，直快B和慢车C，它们的优先顺序为：特快、直快、慢车。同一时间内，只能有一趟列车从车站开出，即只能给出一个开车信号，试设计满足上述要求的开车信号控制电路。（10分） （1）列出真值表（5分） （2）写出最简的输出逻辑表达式（5分） 4、运用一个MSI器件实现余3码向8421BCD码的转换。（10分） 5、运用“圈到圈”逻辑设计思想，采用74X138译码器和适当的逻辑门设计一个1位十进制数2421码的奇偶位产生电路（假定采用奇检验）。（10分） 注：此题中用的不熟74138。我们在做时要用两个74138级联。详见教材P274 6、分析下图所示的时钟同步状态机（状态Q1Q2=00 ~ 11使用状态名A ~ D）。（10分） 1）作出状态/输出表（5分）。 2）说明它是Mealy机还是Moore机（2分） 3）说明这个电路能对何种输入序列进行检测。（3分） 答案没有找到。同类型题7.12 7、作“0101”序列检测器的Mealy型状态表和Moore型状态表。凡收到输入序列为 数字电子技术期末试题库 一、选择题： A组： 1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的 A、00100 B、10100 C、11011 D、11110 ２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和 C、逻辑函数的最简或与式 D、逻辑函数的最大项之和 ３、在下列逻辑电路中，不是组合逻辑电路的是（D） A、译码器 B、编码器 C、全加器 D、寄存器 ４、下列触发器中没有约束条件的是（D） A、基本RS触发器 B、主从RS触发器 C、同步RS触发器 D、边沿D触发器 ５、555定时器不可以组成D。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.J K触发器 ６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。 A、有 B、无 C、允许 D、不允许 ７、（D）触发器可以构成移位寄存器。 A、基本RS触发器 B、主从RS触发器 C、同步RS触发器 D、边沿D触发器 ８、速度最快的A/D转换器是（A）电路 A、并行比较型 B、串行比较型 C、并－串行比较型 D、逐次比较型 9、某触发器的状态转换图如图所示，该触发器应是( C ) A. J-K触发器 B. R-S触发器 C. D触发器 D. T触发器 10.（电子专业作）对于VHDL以下几种说法 错误的是（A ） A VHDL程序中是区分大小写的。 B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成 C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚 D 结构体是描述元件内部的结构和逻辑功能 B组： 1、微型计算机和数字电子设备中最常采用的数制是--------------------------------（ A ） A.二进制 B.八进制 C. 十进制 D.十六进制 2、十进制数6在8421BCD码中表示为-------------------------------------------------（ B ） A.0101 B.0110 C. 0111 D. 1000 3、在图1所示电路中，使 __ A Y 的电路是---------------------------------------------（ A ） 第八章 数字逻辑电路基础知识 1、数字电路处理的信号是数字信号，而数字信号的时间变量是离散的，这种信号也常称为离散时间信号。 2、数字电路的特点： （1）数字信号常用二进制数来表示。 （2）数字电路中，器件常工作在开关状态，即饱和或截止状态。而模拟电路器件工作在放大状态。 （3）数字电路研究的对象是电路输入与输出的逻辑关系，即逻辑功能。而模拟电路研究的对象是电路对输入信号的放大和变换功能。 （4）数字电路的基本单元电路是逻辑门和触发器。（模拟电路单元是放大器） （5）数字电路的分析工具是逻辑代数。 （6）数字信号常用矩形脉冲表示。 脉冲幅度UM ，表示脉冲幅值； 脉冲宽度tW ，表示脉冲持续作用的时间； 周期T ，表示周期性的脉冲信号前后两次 出现的时间间隔； 3、整数转换一般采用“除基取余”法。小数的转换一般采用“乘基取整”法。 4、8421BCD 码与二进制的区别： 8421210001010001110028）（）（）（== BCD 码转换成二进制数是不直接的。方法是：先转成十进制数，再转成二进制数。反相转换亦是如此。 5、逻辑变量只有两个值，即0和1，0和1并不表示数量的大小，只表示两个对立的逻辑状态。 6、与逻辑运算表达式：F ＝A ·B ＝AB 7、或逻辑运算表达式： F ＝A+B 8、 非逻辑运算表达式： F ＝ā 9、数字信号常用二进制数来表示。在数字电路中，常用数字1和0表示电平的高和低。 10、当输入A 、B 均为高电平时，输出低电平当A 、B 中至少有一个。 11、TTL 是晶体管——晶体管逻辑电路的简称。输入和输出部分的开关元件均采用三极管(也称双极型晶体管)，因此得名TTL 数字集成电路。 12、TTL 与非门的技术参数 ： 1.电压传输特性 AB 段截止区 BC 段线性区 CD 段转折区（开门电压ON U ） DE 段饱和区 大于ON U ：保证输出低电平。 13、 （1）输出高电平UOH ：指逻辑门电路输出处于截止时的输出电平。（典型值UOH=3.6V ， UOH （min ）=2.4V 。） （2）输出低电平UOL ：指逻辑门电路输出处于导通时的输出电平。（典型值UOL =0.3V ，UOL （max ）=0.4V 。 （3）输入高电平UIH ：由于UIH 是门电路导通时的最小输入电平，故称为开门电平UON 。 （典型值UIH =3.6V ， UIH （min ）=2.0V 。） （4）输入低电平UIL ：保证门电路输出高电平UOH=2.4V 的最大输入电平，又称为关门电平UOFF 。（典型值UIL =0.3V ， UIL （max ）= 0.8V 。） 14、 扇入与扇出系数 扇入系数NI ：指TTL 与非门输入端的个数。例如一个3输入端的与非门，其扇入系数NI =3。 扇出系数：用来衡量逻辑门的负载能力，它表示一个门电路能驱动同类门的最大数目。 扇出系数分为两种情况：（灌电流负载）即输出低电平：) ()(MAX IL MAX OL OL I I N = （拉电流负载）即输出为高电平：) ()(MAX IH MAX OH OH I I N =. 分别计算出低电平高电平时的扇出系数，若OH OL N N ≠,则取较小的作为电路的扇出系数。 15、平均传输延迟时间tPd 是通导延时时间tPHL 和截止延时时间tPLH 的平均值，即 tPd =（tPHL+tPLH ）/2 (tPd 越小，工作速度越快) 16、前面介绍的TTL 与非门输出端不能连接在一起，否则将造成逻辑混乱和器件的损坏。（而OC 门输出端可以相连） 17、OC 门电路的特点：用外接电阻RC 代替了原来的T3、D3和R4部分。数字电子——考试题库及答案
清华大学数字电路汇总题库
数字电路基础解析
数字电子技术期末复习题库及答案完整版
数字电路设计试题湖南大学版完整版
数字电子技术试题库及答案
第八章 数字逻辑电路基础知识(清华大学出版)