计算机组成原理课程设计报告

序号: 学号:

C H A N G

Z H

O U U N I V

E

R S

I T Y

计算机组成原理 课程设计报告

题 目： 8位机微程序控制器模型计算机的设计与实现 学 生 姓 名： 学 号: 学 院（系）： 专 业 班 级： 校内指导教师： 专业技术职务：

实 习 时 间： 年 月 日 年 月 日

计算机组成原理课程设计任务书

计算机科学与技术系指导教师

目录

1、课程设计的目的 (1)

2、课程设计的环境 (1)

3、课程设计的内容 (1)

3.1课程设计的原理 (1)

3.2课程设计机器指令 (3)

3.3微指令格式 (4)

3.4数据通路图 (6)

4、设计方案 (7)

4.1设计指令 (9)

4.2微程序流程图 (10)

4.3微指令二进制微代码表 (10)

5、验证与结果分析 (13)

5.1课设过程中所遇问题 (23)

5.2对应问题的解决 (23)

6、课程设计总结 (24)

6.1任务分工 (24)

6.2心得体会 (24)

参考文献 (26)

1、课程设计的目的

深入了解计算机各种指令的执行过程，以及控制器的组成，指令系统微程序设计的具体知识，进一步理解和掌握动态微程序设计的概念；完成微程序控制的特定功能计算机的指令系统设计和调试。

总体概括而言，分为两点：1、在掌握部件单元电路实验的基础上，进一步将其组成系统，构造一台基本模型计算机。2、为其定义两条以上的机器指令，并编写相应的微程序，上机调试，掌握整机概念。

2、课程设计的环境

硬件环境：TEC-9实验系统一台，排线若干，连接有关联的开关，使信号同步。

软件环境：HQFC-B1计算机组成原理软件，进行微程序的写入。

3、课程设计的内容

1、通过知识的综合运用，设计一台新的微程序控制器模型计算机。

2、选择合适的寻址方式，进行数据的提取。

3、确定你需要做的两条指令，并画出对应指令的流程图。

4、根据流程图，设计控制器代码。

5、根据控制器代码，在TEC-9实验系统上进行连线、调试，修改控制器代码。

6、最后，得出正确的控制器代码并完成实验报告、答辩，课程设计完成3.1课程设计的原理

TEC-9实验系统的组成：控制台、数据通路、控制器、时序电路、数字逻辑实验区、电源模块

时序发生器

时序发生器产生计算机模型所需的时序和数字逻辑实验所需的时钟。时序电路由一个500KHz晶振、2片GAL22V10组成。根据本机的设计，执行一条微程序指令需要4个节拍脉冲T1、T2、T3、T4，执行一条机器指令需要三个节拍电位W1、W2、W3，因此本机的基本时序如下：

图1 时序发生器

微程序控制器

1、微程序控制器由5片58C65/28C64组成，存储容量为8K,本实验系统共使用128个字节。

微指令格式采用全水平型，微指令字长37位，其中顺序控制部分10位：后继微地址uA5~uA0,判断标志位P3~P0

操作控制字段：27位，全部采用直接表示法，用于控制数据通路的操作

2、标志位P3和控制台开关SWC~SWA结合在一起确定微程序的分支，完成不同的控制台操作。

3、标志位P2和指令操作码（IR寄存器的高4位IR7~IR4)结合确定微程序的分支，转向各种指令的不同微程序流程。

4、标志位P1标志一条指令的结束，与中断请求信号INTQ结合，实现对程序的中断处理。

5、标志位P0与C结合确定微程序的分支，实现条件转移指令。

图2 微程序控制器的组成

3.2课程设计机器指令

1、取立即数时，立即数的地址为取值后的当前PC地址（ PC自动加1）。

2、从数据通路图中可以看出从存储器中读取数据到数据总线只能从左端口读出，而P C地址为右端口数据，因此取立即数，需要通过中间把P C地址数赋值给存储器左端口地址寄存器。

3、从数据通路图中观察可以发现，PC地址可以通过中断地址寄存器。暂存后送到数据总线，左端口地址和右端口地址都可以从数据总线上得到数据。

4、寄存器与立即数运算时，运算器一个操作数从寄存器取数，另一个从数据总线取数（存储器输出），因此M1、M2、 LDDR1、LDDR2不能合并成1组信号，微程序控制器输出有2个空余的信号NC0、NC1，因此可使用NC0输出到M2，NC1

输出LDDR2。使运算的二个操作数从不同的数据来源取数

表1 指令表

3.3微指令格式

1、微指令格式采用全水平型，微指令字长37位，其中顺序控制部分10位：后继微地址uA5~uA0,判断标志位P3~P0

操作控制字段：27位，全部采用直接表示法，用于控制数据通路的操作

2、标志位P3和控制台开关SWC~SWA结合在一起确定微程序的分支，完成不同的控制台操作。

3、标志位P2和指令操作码（IR寄存器的高4位IR7~IR4)结合确定微程序的分支，转向各种指令的不同微程序流程。

4、标志位P1标志一条指令的结束，与中断请求信号INTQ结合，实现对程序的中断处理。

5、标志位P0与C结合确定微程序的分支，实现条件转移指令。

TEC-9实验系统有11条机器指令功能，和数据通路总体图的控制信号，采用的微指令格式见下图。微指令字长共38位。其中顺序控制部分10位：后继微地址６位，判别字段４位，操作控制字段28位，各位进行直接控制。微指令格式中，信号名为高有效信号。为了适合运算器LS181，进位信号与其一至，CN#为运算器最低进位/借位，低有效。

图3 微指令格式

控制存储器采用5片EEPROM 28C64(U8、U9、U10、U11、U12)。28C64的输出是D0—D7，分别与引脚11、12、13、15、16、17、18、19相对应，CM0是最低字节，CM4是最高字节。微地址寄存器６位，用一片8D触发器74LS273组成，带有清零端。两级与门、或门构成微地址转移逻辑，用于产生下一微指令的地址。在每个T1上升沿时刻，新的微指令地址会打入微地址寄存器中，控制存储器随即输出相应的微命令代码。微地址转移逻辑生成下一地址，等下一个T1上升沿时打入微地址寄存器。5片EEPROM的地址A6（引脚4）直接与控制台开关SWC 连接，当SWC = 1时，微地址大于或者等于40H，当SWC = 0时，微地址的范围为00H—3FH。SWC主要用于实现读寄存器堆的功能。

控制信号

1.SW_BUS: 为1时，允许开关数据送数据总线。

2.LDER:为1时，将数据总线的数据写入暂存寄存器ER；在T4上

3.升沿保存C、Z标志位。

4.WRD:为1时，允许对寄存器堆RF进行写操作。

5.WR1~WR0: 选择写入寄存器堆的寄存器号。

6.RD1~RD0:选择从A端口读出的寄存器。

7.RS1~RS0:选择从B端口读出的寄存器。

8.RS_BUS:为1时，允许从B端口读出的数据送往数据总线。

9.LDDR1:为1时，对运算器操作数DR1加载（运算器B口）。

10.L DDR2:为1时，对运算器操作数DR2加载（运算器A口）。

11.M1: DR1数据来源选择，1=寄存器堆，0=数据总线。

12.M2: DR2数据来源选择，1=寄存器堆，0=数据总线。

13.A LU_BUS:为1时，运算器运算结果允许送数据总线。

14.S3~S0:运算器运算功能选择。

15.L DAR1/LDAR2:为1时，加载地址寄存器AR1/AR2

16.A R1_INC:为1时，地址突破口AR1加1。

17.M3: AR2数据来源选择，1=数据总线，0=程序计数器PC。

18.M4: R4数据来源选择，1=数据总线，0=指令寄存器IR。

19.L DPC(LDR4): 为1时，允许对程序计数器（R4)加载。

20.P C_ADD:为1时，进行PC+D操作。

21.P C_INC:为1时，时行PC+1操作。

22.L DIR(CER):为1时，对指令寄存器IR（右端口）加载。

23.L DIAR:为1时，对中断地址寄存器IAR加载。

24.I AR_BUS:为1时，允许中断地址寄存器IAR数据送数据总线。

25.C EL:为1时，允许双端口存储器左端口读写操作。

26.L RW:为1时，左端口读操作；为0时，左端口写操作。

3.4数据通路图

图4 数据通路图

TEC-9的数据通路采用了数据总线和指令总线双总线形式。他还使用了大规模在系统编程器件作为寄存器堆，使得设计简单明了，可修改性强。

1、运算器ALU

运算器是由两片74LS181组成，在选择端M和S0-S3控制下，ALU对数据进行各种算术、逻辑运算。

2、运算操作数寄存器DR1和DR2

DR1和DR2是运算操作数寄存器，DR1和ALU的B口相连，DR2和ALU的

A口相连。DR1和DR2各由2片74LS298构成。两个操作数寄存器的获取

数据通过M1、LDDR1、M2和LDDR2四个信号来确定数据的来源。

3、多端口通用寄存器堆RF

多端口通用寄存器堆由一片ispLSI1016构成，包含4个8位寄存器，3

个控制端口：2个控制读操作，1个控制写操作，3个端口可以同时操作。

RD1、RD0、RS1和RS0控制寄存器从哪个口读数据，WRD控制寄存器的写

操作。

4、暂存寄存器ER

暂存寄存器是一片74LS374，主要用于暂时保存运算器的结果。由LDER

控制。

5、开关寄存器SW_BUS

开关寄存器是一片74LS244，用于将控制台数据开关SW7~SW0的数据总线

送往数据总线DBUS。

6、双端口存储器RAM

双端口存储器由一片IDT7132及少量控制电路构成。在本实验系统中，

RAM左端口连接数据总线DBUS，可进行读、写操作，右端口连接指令总

线IBUS，输出指令到指令寄存器IR，作为只读端口使用。CEL、LRW、OEL、CER、RRW、OER控制端口的读、写操作。

7、地址寄存器AR1和AR2

地址寄存器提供双端口存储器的地址。AR1是一片GAL22V10，其控制信

号是LDAR1和AR1_INC。AR2是由两片74LS298构成。由M3、LDAR2控制。

8、程序计数器PC、地址加法器ALU2、地址缓存器R4

这三者联合起来完成三种操作：PC加载、PC+1、PC+D

9、指令寄存器IR

指令寄存器是一片74LS374。控制信号是LDIR。

4、设计方案

这次的课设的目的是：8位机微程序控制器模型计算机的设计与实现，该目的的实现除了利用微程序还可以采用硬布线的方式解决。

1.硬布线控制器

硬布线控制器是将控制部件做成产生专门固定时序控制信号的逻辑电路，产生各种控制信号，因而又称为组合逻辑控制器。

这种逻辑电路以使用最少元件和取得最高操作速度为设计目标，因为该逻辑

电路由门电路和触发器构成的复杂树型网络，所以称为硬布线控制器。

缺点：

（A）．一旦控制部件构成后，除非重新设计和物理上对它重新布线，否则要想增加新的控制功能是不可能的

（B）．当执行不同的机器指令时，通过激活一系列彼此很不相同的控制信号来实现对指令的解释，其结果使得控制器往往很少有明确的结构而变得杂乱无章组合逻辑控制器的最大优点是速度快，但是时序控制信号形成部件的结构不规整，使得设计、调试、维修较困难，难以实现设计自动化。

硬布线控制器逻辑设计中注意的事项

(1) 采用适宜指令格式，合理分配指令操作码；

(2) 确定机器周期、节拍与主频；

(3) 确定机器周期数及一周期内的操作；

(4) 进行指令综合；综合所有指令的每一个操作命令，写出逻辑表达式，并进行化简。

(5) 明确组合逻辑电路。

将简化后的逻辑表达式用组合逻辑电路来实现。

操作命令的控制信号先用逻辑表达式列出，进行化简，考虑各种条件的约束，合理选用逻辑门电路、触发器等器件，采用组合逻辑电路的设计方法产生控制信号。

总之，控制信号的设计与实现，技巧性较强，目前已有一些专门的开发系统或工具供逻辑设计使用，但是，对全局的考虑主要依靠设计人员的智慧和经验实现。

2.微程序控制器

采用微程序控制方式的控制器称为微程序控制器。

所谓微程序控制方式是指微命令不是由组合逻辑电路产生的，而是由微指令译码产生。

一条机器指令往往分成几步执行，将每一步操作所需的若干位命令以代码形式编写在一条微指令中，若干条微指令组成一端微程序，对应一条及其指令。

在设计CPU时，根据指令系统的需要，事先编制好各段微程序，且将它们存入一个专用存储器（称为控制存储器）中。

微程序控制器由指令寄存器IR、程序计数器PC、程序状态字寄存器PSW、时序系统、控制存储器CM、微指令寄存器以及微地址形成电路。微地址寄存器等部件组成。执行指令时，从控制存储器中找到相应的微程序段，逐次取出微指令，送入微指令寄存器，译码后产生所需微命令，控制各步操作完成。

微程序控制器是采用存储逻辑来实现的，也就是把微操作信号代码化，使每条机器指令转化成为一段微程序并存入一个专门的存储器(控制存储器)中，微操作控制信号由微指令产生。

微程序控制器的设计思想和组合逻辑设计思想截然不同。它具有设计规整、调试、维修以及更改、扩充指令方便的优点，易于实现自动化设计，已成为当前控制器的主流。但是，由于它增加了一级控制存储器，所以指令执行速度比组合逻辑控制器慢。

但是，在同样的半导体工艺条件下，硬布线控制器速度要比微程序控制的快，随着新一代机器及VLSI技术的发展与不断进步，硬布线的随机逻辑设计思想又得到了重视，现代新型计算机体系结构如RISC中多采用硬布线控制逻辑。

4.1设计指令

表2 自己设计的指令

4.2微程序流程图

图5 程序流程图4.3微指令二进制微代码表

表3 二进制微代码表

5、验证与结果分析

第一次QD

07H

图6 第一次QD

第一次QD加载程序计数器PC，开启数据总线从数据总线接收数据。

图7 第二次QD 取PC的地址，取指令，PC地址+1。05H

30H

图8 第三次QD

加载操作数寄存器DR1，从寄存器读取一个操作数A。

3BH

图9 第四次QD

加载地址寄存器AR1，读取寄存器中的地址。