数字电路实验讲义

实验一KHD-2型数字电路实验装置的使用和

集成门电路逻辑功能的测试

一、实验目的

1．熟悉和掌握KHD-2型数字电路实验装置的使用。

2．熟悉74LS20和74LS00集成门电路的外形和管脚引线。

3．掌握与门、或门、非门、与非门、或非门和异或门逻辑功能的测试。

二、实验器材及设备

1．KHD-2数字电路实验台

2．4输入2与非门74LS20（1块）

3．2输入4与非门74LS00或CC4011（1块）

三、实验原理

（一）KHD-2型数字电路实验台

KHD-2型数字电路实验台由实验控制屏与实验桌组成。实验控制屏主要由两块单面敷铜印刷线路板与相应电源、仪器仪表等组成。控制屏由两块相同的数电实验功能板组成，其控制屏两侧均装有交流电压220V的单相三芯电源插座。每块实验功能板上均包含以下各部分内容：

1．实验板上装有一只电源总开关及一只熔断器（额定电流为1A）作为短路保护用。

2．实验板上共装有600多个高可靠的自锁紧式、防转、叠插式插座。它们与集成电路插座、镀银针管座以及其他固定器件、线路的连线已设计在印刷线路板上。板正面印有黑线条连接的器件，表示反面已装上器件并接通。

3．实验板上共装有200多根镀银长15mm的紫铜针管插座，供实验时接插小型电位器、电阻、电容、三极管及其他电子器件使用。

4．实验板上装有四路直流稳压电源（±5V、1A及两路0～18V、0.75A可调的直流稳

压电源）。实验板上标有处，是指实验时需用导线将直流电源+5V引入该处，是+5V 电源的输入插口。

5．高性能双列直插式圆集成电路插座18只（其中40P 1只、28P 1只、24P 1只、20P 1只、16P 5只、14P 6只、8P 2只、40P锁紧座1只）。

6．6位十六进制七段译码器与LED数码显示器：每一位译码器均采用可编程器件GAL 设计而成，具有十六进制全译码功能。显示器采用LED共阴极红色数码管（与译码器在反面已连接好），可显示四位BCD十六进制的全译码代号：0、1、2、3、4、5、6、7、8、9、A、B、C、D、E和F。

使用时，只要用锁紧线将+5V在没有BCD码输入时六位译码器均显示“F”。

7．四位BCD码十进制拔码开关组：每一位的显示窗指示出0~9中的任一个十进制数字，在A、B、C、D四个输出插口处输出相对应的BCD码。每按动一次“+”或“ ”键，将顺序地进行加1计数或减1计数。

若将某位拔码开关的输出口A、B、C、D连接在“2”的一位译码显示的输入端口A、B、C、D处，当接通+5V电源时，数码管将点亮显示出与拔码开关所指示一致的数字。

8．十六位逻辑电平输入：在接通+5V电源后，当输入口接入高电平时，所对应的LED 发光二极管点亮；输入口接入低电平时，则熄灭。

9．十六位开关电平输出：提供16只小型单刀双掷开关及与之对应的开关电平输出插口，并由LED发光二极管予以显示。当开关向上拔时，与之相对应的输出插口输出高电平，且其对应的LED发光二极管点亮；当开关向下拔时，相对应的输出口为低电平，则其对应的LED发光二极管熄灭。

使用时，只要开启+5V稳压电源处的分开关，便能正常工作。

10．脉冲信号源：提供两路正、负单次脉冲源；频率1Hz、1kHz、20kHz附近连续可调的脉冲信号源；频率0.5Hz～300kHz连续可调的脉冲信号源。使用时，只要开启+5V直流稳压电源开关，各个输出插口即可输出相应的脉冲信号。

11．五功能逻辑笔：这是一支新型的逻辑笔，它是用可编程逻辑器件GAL设计而成，具有显示五种功能的特点。只要开启+5V直流稳压电源开关，用锁紧线从“输入”口接出，锁紧线的另一端可视为逻辑笔的笔尖，当笔尖点在电路中的某个测试点，面板上的四个指示灯即可显示出该点的逻辑状态：高电平（“高”）、低电平（“低”）、中间电平（“中”）或高阻态（“高阻”）；若该点有脉冲信号输出，则四个指示灯将同时点亮，故有五功能逻辑笔之称。

12．该实验板上还设有报警指示两路，按钮两只，一只10k 多精密电位器，两只碳膜电位器，两只晶振，电容两只及音乐片、扬声器、继电器等。

13．板上还设有可装卸的固定线路实验小板的蓝色固定插座四只。

14．为了接线方便，在数电实验板上还设置了一处与+5V直流稳压电源相连的电源输出插口，同时实验装置还附有充足的长短不一的实验专用连接导线两套。

使用注意事项：

1．使用前应先检查各电源是否正常。

2．接线前务必熟悉实验大块板上各单元、元器件的功能及其接线位置，特别要熟知各集成块插脚引线的排列方式及接线位置。

3．实验接线前必须先断开总电源，严禁带电接线。

4．接线完毕，检查无误后，再插入相应的集成电路芯片后方可通电；只有在断电后方可拔下集成芯片，严禁带电插拔集成芯片。

5．在实验过程中，板上要保持整洁，不可随意放置杂物，特别是导电的工具和导线等，以免发生短路等故障。

6．实验完毕，及时关闭电源开关，并及时清理实验板面，整理好连接导线并放置在规定的位置。

7．实验中需了解集成电路芯片的引脚功能及其排列方式时，可查阅教材及相关资料。

（二）与门、非门、与非门、或门、或非门、异或门逻辑功能的测试

1．与门的逻辑表达式为Y=ABCD，其逻辑功能为：输入A、B、C、D皆为“1”时，输出为“1”；输入中有一个是“0”时，输出一定为“0”。

2．非门的逻辑表达式为Y=A，其逻辑功能为：输入A为“1”时，输出Y为“0”；输入A为“0”时，输出为“1”。

3．与非门的逻辑表达式为Y=ABCD，其逻辑功能为：只有输入全为“1”时，输出为“0”；输入有“0”，输出就为“1”。

4．或门的逻辑表达式Y=A+B，其逻辑功能为：输入皆为“0”时，输出为“0”，输入有“1”时，输出为“1”。

5．或非门的逻辑表达式为Y=A+B，其逻辑功能为：只有输入全为“0”时，输出为“1”；只要输入有“1”输出就为“0”。

6．异或门的逻辑表达式为Y=AB AB

，其逻辑功能为：当两个输入端相异，即一个为“0”，另一个为“1”，输出为“1”；当两个输入端均为“0”或均为“1”时，输出为“0”。

四、实验预习要求

1．阅读实验讲义，熟悉KHD-2型数字电路实验装置。

2．复习与门、或门、非门、与非门、或非门、异或门的逻辑功能特点。

3．阅读实验教程附录，了解74LS00、74LS20和CC4011的管脚引线。

五、实验内容及步骤

1．用74LS20分别测试与非门和与门的逻辑功能。

首先用74LS20分别做出实现与非门和与门的逻辑电路，连接电路并测试其逻辑功能，并将实验结果分别填入表2-1-1和2-1-2中。

2．用74LS00分别测试非门、或门、或非门的逻辑功能。

首先用74LS00分别做出实现与非门、或门和或非门的逻辑电路，连接电路并测试其逻辑功能，并将实验结果分别填入表2-1-3、2-1-4和2-1-5中。

3．用74LS20和74LS00测试异或门的逻辑功能。

用74LS00和74LS20做出实现异或门的逻辑电路，连接电路并测试其逻辑功能，并将实验结果填入表2-1-6中。

六、实验报告

1．将实验结果填入表中，并验证理论值与实验值是否相符合。

2．总结与门、与非门、非门、或门、或非门、异或门的逻辑功能。

3．考虑如何用与非门来实现Y=AB+CD与或逻辑关系，并画出逻辑图。

表2-1-1 与非门逻辑功能测试记录表2-1-2 与门逻辑功能测试记录

表2-1-3 非门逻辑功能测试表2-1-4 或门逻辑功能测试表2-1-5 或非门逻辑功能测试表2-1-6 异或门逻辑功能测试

实验二用与非门构成逻辑电路

一、实验目的

1．熟练掌握逻辑电路的连接并学会逻辑电路的分析方法。

2．熟练掌握逻辑门电路间的功能变换和测试电路的逻辑功能。

二、实验设备及器材

1．KHD-2实验台

2．集成4输入2与非门74LS20（3块）

3．集成2输入4与非门74LS00或CC4011（1块）

三、实验原理

本实验测试用的逻辑图，如图2-2-1所示。

（a）（b）

（c）（d）

图2-2-1 逻辑图

四、实验预习要求

1．进一步熟悉74LS00、74LS20和CC4011的管脚引线。

2．分析图2-2-1（a）、2-2-1（b）、2-2-1（c）、2-2-1（d）的逻辑功能，写出逻辑函数表达式，并作出真值表。

五、实验内容及步骤

1．用1块2输入4与非门74LS00按照图2-2-1（a）接线，测试其逻辑功能，并将结果填入表2-2-1中，并说明该电路的逻辑功能。

2．用1块2输入4与非门74LS00和1块4输入2与非门74LS20按图2-2-1（b）接线，测试其逻辑功能，并将结果填入表2-2-2中，并说明该电路的逻辑功能。

表2-2-1 实验数据表2-2-2 实验数据

3．用1块2输入4与非门74LS00和1块4输入2与非门74LS20按图2-2-1（c）接线，测试其逻辑功能，并将结果填入表2-2-3中，并说明该电路的逻辑功能。

表2-2-3 实验数据表2-2-4 实验数据

4．用1块2输入4与非门74LS00和3块4输入2与非门74LS20按图2-2-1（d）接线，测试其逻辑功能，并将结果填入表2-2-4中，并说明该电路的逻辑功能。

六、实验报告

1．将实验数据整理后填入相关的表格中。

2．分别说明各逻辑电路图所实现的逻辑功能。

实验三组合逻辑电路的设计与测试

一、实验目的

1．掌握组合逻辑电路的设计与测试方法。

2．进一步熟悉常用集成门电路的逻辑功能及使用。

二、实验设备及器材

1．KHD-2实验台

2．4输入2与非门74LS20 （若干）

3．2输入4与非门74LS00或CC4011（若干）

三、实验原理

使用中、小规模集成电路来设计组合电路是最常见的Array逻辑电路的设计方式。设计组合电路的一般步骤如图

2-3-1所示。

根据设计任务的要求建立输入、输出变量，并列出真

值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表

达式。并按实际选用逻辑门的类型修改逻辑表达式。根据

简化后的逻辑表达，画出逻辑图，用标准器件构成逻辑电

路。最后，用实验来验证设计的正确性。

四、实验预习要求

1．复习有关组合逻辑电路设计的一般方法及步骤。

2．复习二进制代码、循环码、数值比较器的概念和

其逻辑功能特点。

3．按照实验内容的要求完成设计方案的选择，并画

出逻辑图的设计。

五、实验内容及步骤

1．用与非门设计一个数码转换电路，将一个三位二进制码转换成3位格雷码。即当输入信号为三位二进制代码时其输出为相应的3位格雷码。

要求：

（1）分析逻辑功能，作出真值表，写出逻辑表达式。

（2）简化逻辑表达式，画出逻辑图。

（3）按逻辑图连接逻辑电路并测试其逻辑功能。

2．用与非门设计一个一位的数值比较器，即比较两个一位的二进制数A、B的大小，假定当A>B时，1号灯亮；A

要求：

（1）分析逻辑功能，作出真值表，写出逻辑表达式。

（2）简化逻辑表达式，画出逻辑图。

（3）按逻辑图连接逻辑电路并测试其逻辑功能。

六、实验报告

1．写出实验任务的设计过程，并画出设计的逻辑电路图。

2．对所设计的电路进行实验测试，记录测试结果。

3．写出组合电路设计体会。

附：实验内容参考接线图，如图2-3-2所示。

图2-3-2 参考接线图

实验四译码器和数据选择器的使用

一、实验目的

1．掌握中规模集成译码器的逻辑功能和使用方法。

2．熟悉数码管的使用。

3．掌握中规模集成数据选择器的逻辑功能及使用方法。

二、实验原理

（一）译码器

译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中具有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配、存储器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。

译码器可以分为通用译码器和显示译码器两大类。前者又分为变量译码器和数码显示译码器。

1．变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线—4线、3线—8线和4线—16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。

以3线—8线译码器74LS138为例进行分析，图2-4-1为其引脚排列，表2-4-1为74LS138功能表。

图2-4-1 3线—8线译码器74LS138逻辑图及其引脚排列

其中A 2、A 1、A 0为地址输入端，0Y ～7Y 为译码输出端，1S 、2S 、3S 为使能端。

表2-4-1 74LS138功能表

当1S 1=，23S S 0+=时，器件使能，地址码所指定的输出端有信号（为0）输出，其他所有输出端均无信号（全为1）输出。当1S 0=，23S S +=×时，或1S =×，23S S 1+=时，译码器被禁止，所有输出同时为1。

利用使能端能方便地将两个3线—8线译码器组合成一个4线—16译码器，如图2-4-2所示。

图2-4-2 用2片74LS138组合成4线—16线译码器

2．数码显示译码器

（1）七段发光二极管（LED）数码管

LED数码管是目前最常用的数字显示器，图2-4-3（a），图2-4-3（b）为共阴管和共阳管的电路，图2-4-3（c）为两种不同出线形式的引出脚功能图。

一个LED数码管可用来表示一位0～9十进制数和一个小数点，小型数码管（0.5寸和0.36寸（1寸=3.3cm））每段发光二极管的正向压降，随显示光（通常为红、绿、黄，橙色）的颜色不同略有差别，通常约为2～2.5V，每个发光二极管的点亮电流在5～10mA，LED 数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。

（a）共阴连接（“1电平驱动”）（b）共阳连接（“0”电平驱动）

（c）符号及引脚功能

图2-4-3 LED数码管

（2）BCD码七段译码驱动器

此类译码器型号有74LS47（共阳）、74LS48（共阴）、CC4511（共阴）等，本实验系采用CC4511BCD码锁存/七段译码/驱动器。驱动共阴极LED数码管。如图2-4-4所示为CC4511引脚排列。

图2-4-4 CC4511引脚排列

其中，A、B、C、D——BCD码输入端；

a、b、c、d、e、f、g——译码输出端，输出“1”有效，用来驱动共阴极LED数码管；

LT——测试输入端，LT=0时，译码输出全为1；

BI——消隐输入端，BI=0时，译码输出全为0；

LE——锁定端，LE=1时译码器处于锁定（保持）状态，译码输出保持在LE=0时的数值，LE=0为正常译码。

表2-4-2为CC4511功能表。CC4511内接有上拉电阻，故只需在输出端与数码管笔段之间串入限流电阻即可工作。译码器还有拒伪码功能，当输入码超过1001时，输出全为0，数码管熄灭。

表2-4-2 CC4511功能表

（续表）

在本数字电路实验装置上已完成了译码器CC4511和数码管BS202之间的连接。实验时，只要接通5V电源并将十进制数的BCD码接至译码器的相应输入端A、B、C、D，即可显示0～9的数字。四位数码管可接收四组BCD码输入。

CC4511与LED数码管的连接如图2-4-5所示。

图2-4-5 CC4511驱动一位LED数码管图

（二）数据选择器

数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关，如图2-4-6所示，图中有四路数据D0～D3，通过选择控制信号A1～A0（地址码）从四路数据中选中某一路数据送至输出端Q。

图2-4-6 4选1数据选择器示意图

数据选择器为目前在逻辑设计中应用十分广泛的逻辑部件，它有2选1，4选1，8选1，16选1等类别。

数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。

1．8选1数据选择器74LSl51

74LSl51为互补输出的8选1数据选择器，引脚排列如图2-4-7所示，功能表如表2-4-3。 选择控制端（地址端）为A 2～A 0按二进制译码，从8个输入数据D 0～D 7中，选择一个需要的数据送到输出端Q ，S 为使能端，低电平有效。

图2-4-7 8选1数据选择器74LS151引脚排列

表2-4-3 74LSl51功能表

当使能端S =1时，不论A 2～A 0状态如何，均无输出（Q=0，Q =1），多路开关被禁止。 当使能端S =0时，多路开关正常工作，根据地址码A 2～A 0的状态选择D 0～D 7中某一个通道的数据输送到输出端Q 。

如 210A A A =000，则选择0D 数据到输出端，即Q=0D 。

210A A A =001，则选择1D 数据到输出端，即Q=1D ，其余类推。 2．双4选1数据选择器74LS153

所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。引脚排列如图2-4-8所示，功能如表2-4-4。

图2-4-8 4选1数据选择器74LS153引脚排列 表2-4-4 74LS153功能表

1S 、2S 为两个独立的使能端，1A 、0A 为公用的地址输入端，10D ～13D 和20D ～23

D 分别为两个4选1数据选择器的数据输入端，1Q 、2Q 为两个输出端。 当使能端1S （2S ）=1时，多路开关被禁止，无输出，Q=0。

当使能端1S （2S ）=0时，多路开关正常工作，根据地址码1A 、0A 的状态，将相应的数据0D ～3D 送到输出端Q 。

如 A 1A 0=00，则选择0D 数据到输出端，即Q=0D 。

A 1A 0=01，则选择1D 数据到输出端，即Q=1D ，其余类推。

数据选择器的用途很多，例如多通道传输、数码比较、并行码变串行码，以及实现逻辑函数等。

三、实验设备与器件

1．KHD -2实验台

2．集成译码器74LSl38（1块） 3．集成显示译码器CC4511（1块）

4．集成数据选择器74LSl51（或CC4512）（1块） 5．集成数据选择器74LSl53（或CC4539）（1块）

四、实验预习要求

1．复习译码器和数据选择选择器的工作原理。

2．认真阅读译码器和数据选择器的真值表，熟悉74LS138、74LS151、74LS153的引脚排列，掌握各使能端的作用。

五、实验内容及步骤

1．数据拔码开关的使用

将实验装置上的四组拔码开关的输出A i 、B i 、C i 、D i 分别接至4组显示译码/驱动器CC4511的对应输入口，LE 、BI 、LT 接至3个逻辑开关的输出插口，接上+5V 显示器的电源，然后按功能表2-4-2输入的要求搬动4个数码的增减键（“+”与“ ”键）和操作LE 、BI 、LT 对应的3个逻辑开关，观察拔码盘上的四位数与LED 数码显示的对应数字是否一致，即译码显示是否正常。

2．74LSl38译码器逻辑功能测试

将译码器使能端1S 、2S 、3S 及地址端2A 、1A 、0A 分别接至逻辑电平开关输出口，8个输出端0Y ～7Y 依次连接在逻辑电平显示器的8个输入口上，拔动逻辑电平开关，测试74LS138的逻辑功能，将测试结果填写真值表并与表2-4-1进行对比。

3．测试数据选择器74LS151的逻辑功能

按图2-4-7接线，地址端2A 、1A 、0A 及数据端D 0～D 7分别接至逻辑电平开关输出口，使能端S 接逻辑开关，输出端Q 接逻辑电平显示器，测试74LS151的逻辑功能，将测试结果填写在真值表中并与表2-4-3进行对比。

4．测试4选1数据选择器74LS153的逻辑功能 测试方法及步骤同上，并记录之。

六、实验报告

1．按教程中实验内容及步骤的要求进行译码器和数据选择器逻辑功能的测试，记录测试结果并完成真值表。

2．总结实验的收获体会。

实验五 译码器和数据选择器的应用

一、实验目的

1．进一步熟悉和掌握译码器和数据选择器的逻辑功能和使用方法。 2．学习用译码器和数据选择器构成组合逻辑电路的方法。

二、实验原理

目前中规模集成电路规格品种很多，市场上很容易买到，在许多情况下，直接用它们实现组合逻辑函数，常常可以起到事半功倍的结果，不仅省时、省钱、省工，而且连线少、体积小，可靠性也高。

用译码器和数据选择器实现组合逻辑函数的基本方法是对照比较。

（一）用译码器构成组合逻辑电路

1．二进制译码器输出信号逻辑表达式的一般形式

图2-4-1是集成3线－8线译码器74LS138的外引线功能排列图，表2-4-1是其功能表。 由表2-4-1知，当1S 0=，23S S +=×时，或1S =×，23S S 1+=时，译码器被禁止，所有输出同时为1。当1S 1=，23S S 0+=时，器件使能，地址码所指定的输出端有信号（为0）输出，其他所有输出端均无信号（全为1）输出。此时输出端的输出函数表达式为

0210Y A A A = 1210Y A A A = 2210Y A A A = 3210Y A A A = 4210Y A A A = 5210Y A A A = 6210Y A A A = 7210Y A A A =

由此我们可以知道集成二进制译码器提供了全部输入变量的最小项的反函数，可以推断出集成二进制译码器输出信号表达式的一般形式为

Y m i i =

2．组合逻辑函数由其最小项构成的标准与非—与非表达式

由于任何组合逻辑函数都可以表示成为最小项之和的标准形式，利用两次取反的方法就可以得到由其最小项构成的与非—与非表达式。

如1257Y m m m m =+++ 则 1257Y m m m m =???

综上所述可知，从原理上讲，利用二进制译码器和与非门可以实现任何组合逻辑函数，尤其适合于构成有多个输出的组合逻辑函数。因为二进制译码器提供了其输入变量的全部最小项的反函数，只要用与非门把译码器相应输出信号组合起来就可以了。

3．基本步骤

（1）选择集成二进制译码器。

（2）根据函数变量数与输入二进制代码位数相等的原则，选择集成二进制译码器的类型和规格。

（3）写出函数的标准与非—与非表达式：先求出函数的标准与或表达式，再用两次取反法推导出其标准与非—与非表达式。

（4）确认译码器和与非门输入信号的表达式：译码器的输入信号——地址变量，就是函数的变量，但要注意变量的排列顺序，一般函数变量按A 、B 、C 顺序排列，译码器的地址变量的排列为A 2A 1A 0。至于与非门的输入信号，则应根据函数标准与非—与非表达式中，最小项反函数的情况进行确认。若函数标准与非—与非表达中，含有m i ，显然译码器的输出信号Y i 就是与非门中的一个输入信号，依此类推，把译码器输出中有关信号都挑出来，它们就是与非门的全部输入信号。

（5）画连线图：根据译码器和与非门输入信号的表达式画连线图。

（二）用数据选择器实现组合逻辑函数

1．数据选择器输出信号逻辑表达式的一般形式

图2-4-8所示是4选1数据选择器74LS153的外引线功能端排列图，表2-4-4是它的真值表。

由表2-4-4可得

100101102103Y SA A D +SA A D +SA A D +SA A D =

当使能端S =1时（即S=0），数据选择器禁止，Y=0； 当使能端S =0时（即S=1），数据选择器使能，则

100101102103001122333

0Y A A D A A D A A D A A D m D m D m D m D m D i i

=+++=+++=∑

2．组合逻辑函数的标准与或表达式

任何组合逻辑函数都可以表示成为最小项之和的标准形式，如0357Y m m m m =+++。 综上所述可知，从原理上讲，应用对照比较的方法，用数据选择器可以不受限制地实现任何组合逻辑函数。

3．基本步骤

（1）确定应该选用的数据选择器：根据n=k -1确定数据选择器的规模和型号，n 是选择器地址码（地址变量、地址输入端）的位数，k 是函数的变量个数。

（2）写逻辑函数表达式：写出函数的标准与或表达式和选择器输出信号的表达式。 （3）求选择器输入变量的表达式：用公式化法或者图形法，通过对照比较确定选择器各个输入变量的表达式（或为变量或为常数）。

（4）画连线图：根据采用的数据选择器和求出的表达式画出连线图。

三、实验设备与器件

1．KHD -2实验台 2．集成译码器74LSl38 3．集成显示译码器CC4511

4．集成数据选择器74LSl51（或CC4512） 5．集成数据选择器74LSl53（或CC4539）

四、实验预习要求

1．复习译码器和数据选择选择器的工作原理。

2．认真阅读译码器和数据选择器的真值表，熟悉74LS138、74LS151、74LS153的引脚排列，掌握各使能端的作用。

3．复习教材关于用数据选择器和译码器实现组合逻辑函数的相关内容。

五、实验内容及步骤

1．已知逻辑函数：1Y ABC ABC ABC ABC =+++，2Y AB BC AC =++，按本实验原理（一）的方法选用74LS138译码器实现逻辑函数Y 1和Y 2，写出实现函数的分析过程，画出连线图并进行测试，将测试结果填写在真值表中并说明其逻辑功能。

2．已知逻辑函数：Z m =∑(3，5，6，7)，按本实验原理（二）的方法选用74LS153数据选择器实现逻辑函数Z ，写出实现函数的分析过程，画出连线图并进行测试，将测试结果填写在真值表中并说明其逻辑功能。

3．用74LS138设计一个二位二进制数的乘法器。 要求：

（1）写出设计过程分析说明，列出真值表，写出逻辑表达式并化简。 （2）选择集成块并作出接线图。 （3）测试并验证其逻辑功能。

4．用74LS153设计一个能够同时实现两个一位二进制数的全加运算和全减运算的组合逻辑电路。

要求：

（1）写出设计过程分析说明，列出真值表，写出逻辑表达式，并化简。 （2）选择集成块并作出接线图。 （3）测试并验证其逻辑功能。

注：以上实验内容可根据需要选做。

六、实验报告

1．按讲义中实验内容及步骤的要求进行译码器和数据选择器的应用实验，写出实现各逻辑函数的分析过程和画出连线图，记录测试结果并完成真值表。

2．总结数据选择器和译码器的逻辑功能，总结实验收获体会。

附录：部分实验参考接线图

实验内容1参考接线图如图2-5-1所示，实验内容2参考接线图如图2-5-2所示。

图2-5-1 实验内容1参考接线图图2-5-2 实验内容2的参考接线图

实验六触发器及其应用

一、实验目的

1．掌握基本RS，JK、D和T触发器的逻辑功能。

2．掌握集成触发器的逻辑功能及使用方法。

3．熟悉触发器之间相互转换的方法。

二、实验原理

触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。

1．基本RS触发器

图2-6-l为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称S为置“1”端，因为S=0时触发器被置为“1”；R为置“0”端，因为R=0时触发器被置“0”；当S=R=1时状态保持；当S=R=0时，触发器状态不定，应避免此种情况发生，表2-6-1为基本RS触发器的功能表。

图2-6-1 基本RS触发器表2-6-1 基本RS触发器功能表

基本RS触发器，也可以用两个“或非门”组成，此时为高电平触发有效。

2．JK触发器

在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降沿触发的边沿触发器。引脚功能及逻辑符号如图2-6-2所示。

JK触发器的状态方程为

n+1n n

Q=JQ+KQ

J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与Q为两个互补输出端，通常把Q=0、Q=1的状态定为触发器“0”状态，而把Q=1、Q=0定为“1”状态。

图2-6-2 74LS112双触发器引脚排列及逻辑功能

下降沿触发JK 触发器的功能如表2-6-2所示。

表2-6-2 74LS112双JK 触发器功能表

注：×——任意态； ↓——高到低电平跳变； ↑——低到高电平跳变； n

n

Q (Q )——现态； n+1

n+1Q

(Q )——次态； φ——不定态

JK 触发器常被用作缓冲存储器，移位寄存器和计数器。 3．D 触发器

在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为n+1Q =D ，其输出状态的更新发生在CP 脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D 端的状态。D 触发器的应用很广，可用作数字信号的寄存、移位寄存、分频和波形发生等。有很多种型号可供各种用途的需要而选用，如双 D 74LS74、四 D 74LSl75、六D 74LSl74等。

图2-6-3为双D 74LS74的引脚排列及逻辑符号，功能如表2-6-3所示。