加法器

八位二进制加法器

摘要：

加法运算是最重要最基本的运算，所有的其他基本算术运算，减、乘、除、模乘运算最终都能归结为加法运算。在不同的场合使用的加法器对其要求也不同，有的要求速度更快，有的要求面积更小。常见的加法器有串行进位加法器、74LS283超前进位加法器等，因此可以通过选取合适的器件设计一个加法器。

本次设计主要是如何实现8位二进制数的相加，即两个000到255之间的数相加，由于在实际中输入的往往是三位十进制数，因此，被加数和加数是两个三位十进制数，范围在000到255之间.

当输入十进制数的时候，8421BCD码编码器先开始工作，编码器先将十进制数转换成四位二进制数，输出的四位二进制数直接到达8421BCD码加法器的输入端，我们可以使用71LS185加法器构成的一位8421BCD码的加法器，8421BCD码是用4位二进制数表示1位十进制数，4位二进制数内部为二进制，8421BCD码之间是十进制，即逢十进一。而四位二进制加法器是按四位二进制数进行运算，即逢十六进一。二者进位关系不同。当四位二进制数加法器74LS283完成这个加法运算时，要用两片74LS283。第一片完成加法运算，第二片完成修正运算。8421BCD码加法器工作时，8421BCD码的加法运算为十进制运算，而当和数大于9时，8421BCD码就产生进位，而此时十六进制则不一定产生进位，因此需要对二进制和数进行

修正，即加上6（0110），让其产生一个进位。当和数小于等于9时，则不需要修正或者说加上0。因此我们可以通过三个8421BCD码加法器的相连组成一个三位串行进位并行加法器，这样通过低位向高位产生进位进行十进制的加法运算，最后通过连接数码管显示所得的结果。当输入二进制数的时候，两个串接的74LS283四位加法器进行加法运算，产生的八位二进制数通过集成芯片转换成三位十进制数，最后通过数码管显示。另外，本次设计不仅可以适用加数和被加数是000到255的数字，同时也适用于加数和被加数是000到999的任何一个数，这是本次设计的创新之处。

关键字：

串行进位加法器74LS283超前进位加法器7447七段数码显示译码器逢十进一数码管

设计要求：

1.八位二进制加数与被加数的输入

2.三位数码管显示

3.三位十进制加数与被加数的输入

第一章系统概述

1.总体设计方案及选择

本次设计的目的是实现两个八位二进制数的相加，那么我们如何实现呢？通常在实际中输入的是三位十进制数，而要求是八位二进制数，八位二进制数换算成三位十进制数最大为255，也就是说要输入两个000到255之间的数。要实现它们的相加，我们想到了两种方案，下面我说一下这二种方案。

第一种，当输入两个三位十进制数时，由于在数字电路中运算所用到的是二进制数，因此我们必须首先将十进制数转换为二进制数，于是一个问题出现了，那就是，我们如何实现十进制数到二进制数的转换，通过查阅相关资料，我们发现二-十进制编码器（也叫8421BCD码编码器,在实际中通常指74LS147)可以实现从十进制数到二进制数的转换，于是我们通过二-十进制编码器来实现上述的转换。由于二-十进制编码器可以实现一位十进制数到四位二进制数的转换，而题目中的是两个三位十进制数，因此我们就需要用到6个二-十进制编码器，分别将三位十进制数的个位、十位、百位转换为其各自对应的8421BCD码，于是我们得到了两个十二位的8421BCD码。于是如何实现两个三位十进制数的相加这个问题就变成了如何实现两个十二位的8421BCD码相加这个新问题。那么，如何实现呢？我们想到了加法器，常用的加法器74LS283能够实现四位二进制数的相加，于是我们就要将74LS283进行串联，实现十二位数的相加，但加法器74LS283的进位是逢16进1，而这两个十二位的8421BCD码相加时的进位是逢10进1，那么就要对加法器74LS283的二进制和数进行修正，即加上一个6（0110），让其产生一个进位。于是把大于9的项画在卡诺图里，另外考虑到若相加产生进位，则同样出现大于9的情况。综合考虑，得到修正和数的条件，用与非门和与门来实现，得到了一个新的加法器，它可以实现逢10进1这个条件。将这两个十二位的8421BCD码分别接到三个新的加法器的输入端，得到一个新的十二位的8421BCD码。由于结果要得到一个三位十进制数，因此再将这个十二位的8421BCD 码通过三个7447七段显示译码器转换为一个三位十进制数，通过数码管将它显

示出来，即为所求的结果。

第二种，当输入的不是三位十进制数而是八位二进制数时，我们如何实现它们的相加呢？我们知道，超前进位并行加法器74LS283可以实现四位二进制数的相加，于是，我们需要两个74LS283进行串联，这样我们就得到一个新的九位二进制数，其范围在000到510之间。那么我们如何实现从九位二进制数到三位十进制数的转换呢？我们就想到了数码转换器，通过74185芯片来实现字码的转换。这样，就得到了一个新的十二位8421BCD码，再通过7447七段数码显示译码器来实现8421BCD码到三位十进制数的转换，最后通过数码管显示出来，得到的就是所要求的的八位二进制数的和。

第三种，通过上述两种方案，我们会要进一步想到，能不能同时实现八位二进制数和三位十进制数的相加呢？那么我们可以对上述的思路加以扩展，假设输入的是三位十进制数，我们可以设法将其转换为BCD码，再通过加法器输出。如果输入的是八位二进制数，先通过加法器实现二进制数的加法，再通过74185

芯片实现二进制数到BCD码的转换，，再通过7447七段数码显示译码器来实现8421BCD码到三位十进制数的转换，最后通过数码管显示出来，得到的就是所要求的的八位二进制数的和。

通过这三种方案，经过分析验证我们发现，由于第三种思路符合设计要求，思路清晰，在连接上方便可行，不易出错。同时由于原理清晰，一旦出现错误，我们可以尽快发现问题并加以改正。因此我们选定第三种方案为最优方案。

2.系统框图

输出和数输出十进制数

串接

3.工作原理

当输入十进制数的时候，8421BCD 码编码器先开始工作，编码器先将十进制数转换成四位二进制数，输出的四位二进制数直接到达8421BCD 码加法器的输入端，我们可以使用71LS185加法器构成的一位8421BCD 码的加法器，8421BCD 码是用4位二进制数表示1位十进制数，4位二进制数内部为二进制，8421BCD 码之间是十进制，即逢十进一。而四位二进制加法器是按四位二进制数进行运算，即逢十六进一。二者进位关系不同。当四位二进制数加法器74LS283完成这个加法运算时，要用两片74LS283。第一片完成加法运算，第二片完成修正运算。8421BCD 码加法器工作时，8421BCD 码的加法运算为十进制运算，而当和数大于9时，8421BCD 码就产生进位，而此时十六进制则不一定产生进位，因此需要对二进制和数进行修正，即加上6（0110），让其产生一个进位。当和数小于等于9时，则不需要修正或者说加上0。因此我们可以通过三个8421BCD 码加法器的相连组成一个三位串行进位并行加法器，这样通过低位向高位产生进位进行十进制的加法运算，最后通过连接数码管显示所得的结果。当输入二进制数的时候，两个串接的74LS283四位加法器进行加法运算，产生的八位二进制数通过集成芯片转换成三位十进制数，最后通过数码管显示。

第二章单元电路设计与分析

1.三位十进制数的加法运算模块

1.1 8421BCD码编码器原理

在电路图中，左端的10个开关分别代表输入的十进制的十个数码0—9，输入低电平有效，即某一个开关闭合，对应的输入信号为0。输出为4位码，所以输出端输出的代码正好对应8421BCD码。因此我们可以通过这个电路将十进制数转换成对应的8421BCD码，然后再进行计算。

图1 8421BCD码编码器电路

1.2 8421BCD码加法器原理

这部分是使用四位加法器构成的一位8421BCD码的加法器，8421BCD码是用4位二进制数表示1位十进制数，4位二进制数内部为二进制，8421BCD码之间是十进制，即逢十进一。而四位二进制加法器是按四位二进制数进行运算，即逢十六进一。二者进位关系不同。当四位二进制数加法器74LS283完成这个加法运算时，要用两片74LS283。第一片完成加法运算，第二片完成修正运算。

8421BCD码的加法运算时十进制运算，而当和数大于9时，8421BCD码就产生进位，而此时十六进制则不一定产生进位，因此需要对二进制和数进行修正，即加上6（0110），让其产生一个进位。当和数小于等于9时，则不需要修正或者说加上0。因此我们可以通过三个8421BCD码加法器的相连组成一个三位串行进位并行加法器，这样通过低位向高位产生进位进行十进制的加法运算。

一位8421BCD码加法器电路图

1.3 三位8421BCD码加法器电路

三位8421BCD码加法器是基于一位8421BCD码的加法器的原理上连接的，十进制数的个位相加大于9，则8421BCD码的加法器就向下一级产生一个进位，输出为1，如没有输出为0，这样我们就可以通过三位串行进位加法器进行加法计算。

图2

2.八位二进制加法运算模块

2.1八位二进制的加法电路的实现

○1 74LS283串接实现八位二进制加法的原理：

用两片74LS283进行串联，四位加数与四位被加数的低位位在同一片74LS283上实现，低位在同一片74LS283上实现，将低位的进位位接入至高位的74LS283，最后输出9位二进制数。

○2电路图如下：

其中U1为高位输入输出，U2为低位的输入输出。最后的输出的二进制从右至左读取。

图3

2.2 九位二进制在数码管的显示

○1二进制在数码管的显示：

想要将二进制输出在数码管上显示，首先要将二进制转化为相应的8421BCD码，然后进行译码最后用数码管显示，在本设计中，考虑到实验的复杂性，我们用四输入数码管，该数码管集成了8421BCD译码器。因而可以直接用来连在BCD转化电路上直接显示。

○2九位二进制数的转化原理

74185能将6位二进制数转换为BCD数。因转换器二进制数最低位和BCD 数最低位在逻辑上是相同的，所以最低位是绕过转换器直接输出。这就意味着芯片的输入引脚为5位，实际上构成了6位转换器。该芯片亦可级联为N位。

74185的引脚图为

作为6位二进制-BCD转换器的应用，其逻辑功能图为

74185实现九位二进制数BCD码的转化原理图：

3.译码电路:

U9

7447N

图4

译码电路是总体电路的第四部分，在总电路中也占据着举足轻重的作用。译码器的作用在于将加法器输出得到的十二位数通过译码器再转换为三位十进制数，那么我们用什么样的译码器呢？常用的译码器有惟一地址译码器（基本译码器）、码制转换译码器和显示译码器。既然在本次设计中我们最后要将结果显示出来，那么我们自然要用显示译码器。数字显示译码器的主要功能是译码驱动数字显示器件。在本次设计中要用到的译码器是7447七段显示译码器，如图所示。7447七段显示译码器输出低电平有效，用以驱动共阳极数码管，7447七段显示译码器的控制输入端有LT、RBI、BI/RBO这三个，其中，LT是试灯输入端，主要用于检测数码管能否正常发光，在工作时，应置LT=1。RBI是灭零输入端，灭零输入的作用是将有效数字前后多余的零熄灭。BI/RBO端是特殊控制端，有时作为输出端，有时作为输出端，做输入端使用时，是灭灯输入，控制着数码管的显示；做输出端使用时，是动态灭零输出。通过7447七段显示译码器，我们实现了二进制数到十进制数的转换。

4.输出电路:

图5

U1

7447N

A

7

B

1

C

2

D

6

OA13

OD10

OE9

OF15

OC11

OB12

OG14 ~LT

3

~RBI

5

~BI/RBO

4

输出电路是总电路的最后一部分，也是最后的显示部分，它的作用是显示最后的计算结果，那么用什么显示呢？我们想到了数码管。我们知道，数字显示的方式一般分为三种:一种是字形重叠式，即将不同字符的电极重叠在一起，使相应的电极发亮，则可显示需要的字码；第二种是分段式，即在同一个平面上按笔画分布发光管，利用不同发光管组合，显示不同的数码；第三种是点阵式，由一些按一定规律排列的可发光的点阵组成，通过发光点组合显示不同的数码。其中，以分段式应用最为普遍，因此本次设计采用分段式数字显示，即七段数码管。七段数码管有7个发光段，即a、b、c、d、e、f、g，在发光二极管两端加上适当的电压就能够发光。

其引脚图如下图所示:

当BCD码是0000时，显示0；当BCD码是0001时，显示1；当BCD码是0010时，显示2；当BCD码是0011时，显示3；当BCD码是0100时，显示4；当BCD 码是0101时，显示5；当BCD码是0110时，显示6；当BCD码是0111时，显示7；当BCD码是1000时，显示8；当BCD码是1010时，显示9。

上述关系即为最后显示电路的实现关系。

第三章系统综述、总体电路图

1.系统综述

以上所述为此次设计的中心内容和主要思路，其中总体的思想路线是编码-加法-译码。通过这个主题思想，再加以论证和分析，就可以得到总的电路图，如图6所示。需要说明的是，由于实际能力所限，在许多地方尚存在问题。另外，本人又设计了一个四位输出端的加法器，该加法器可以实现三位十进制数000

到999的相加.。改进后的四位输出加法器如图7所示。

2 、总电路图：

图8 八位二进制数相加总电路图

第四章结束语

本次电子系统设计中，我们花费了很大的时间和精力，从参照资料，设计电路图，选择元器件到设计电路，每一个过程都经过了大家的共同探讨，其过程中出现了不少的问题，我们没有气馁，没有退缩，我们积极向同学和老师请教，并且一遍又一遍的重复实践，直到我们期望的结果实现。事实也证明我们的努力没有白费，认真严谨的实习态度给我们带来了成功的喜悦！通过这次电子系统设计，我们掌握了设计一个数字电路的基本方法和基本步骤，实际解决了设计中出现的问题，增强了寻找问题，解决问题的能力。此次电子设计的成功不仅帮助我们更好地掌握书本知识，尤其重要的是增强了我们的自信，培养了我们独立思考的能力。通过这次课程设计，我学到了很多，学习知识不只是一个记忆的过程，也是消化吸收的过程，只有通过实验才能检验所学知识的是否扎实牢靠。原本以为已经把课本吃的挺透的了，没想到在实际操作过程中还是出现了很多问题。最开始的时候一直没有头绪，不知道如何下手，不能把所学到的知识应用到实际的电路设计中去。在经过认真思考、仔细分析后，完成了电路，较为完整的实现了课程设计的要求。在这个过程中，最感谢的是老师和同学们的帮助，我们得以解决问题，使实验顺利进行下去。唯一美中不足的就是对比其他同学的实验，感觉我们的实验内容有一点少，涉及的知识并不是很多，不能从课程设计中学到更多的知识，颇为遗憾。

本次设计历时一周，通过小组合作，基本完成电路的总体设计。但由于所学有限，仍存在一些问题。比如说，在控制电路中，本次设计用的是双掷开关，但是由于开关在一闭一合的时候会产生震荡，因此，需要加以改进，我认为应该加上一个JK触发器，但是由于实验所限和各种原因，最终没能实现，希望在以后改进。另外，本次设计侧重于三位十进制数的输入，但对于八位二进制数的输入，并不能很好的实现，同时由于在八位二进制数的转换中，由于用到的译码器数量较多，也没有在实验中论证，因此，本次设计尚存在许多问题，希望老师提出意见和改进措施。