最新数电题库填空题整理复习

考点一进制转换

1、（11101001）2=（ 233 ）10=（ E9 ）16

2、二进制码11100001表示的十进制数为（ 225 ），相应的8421BCD 码为

（001000100101 ）。

3．（406）10= （ 010*********）8421BCD

十进制数(75)10的8421BCD 编码是 01110101 。

4．(00101101)2 = ( 45 )10 = ( 01000101 )8421BCD 。

5、(1001.0110)B=( 9.6 )H

6．（01101001）2=（ 105 ）10=（ 69 ）16

7、十六进制数（7E.5C ）16等值的二进制数为（01111110.01011100）2,等值的八

进制数为（176.270）8

8（37）10=（100101）2=（ 25 ）16

9.(B4)16 ，（178）10， (10110000)2中最大数为(B4)16，最小数为_(10110000)2

10将十进制数287转换成二进制数是100011111；十六进制数是11F 。、

11位十六进制数转化为二进制数有_20_位

12十进制数238转换成二进制数是_11101110_；十六进制数是_ EE _。

13．(33)10=( 21 )16=( 100001 )2

14. 将十进制数45转换成十六进制为 (2D)16 。

15二进制数A=1011010，B=10111，则A-B= 1000011 。

16十进制数228转换成二进制数是＿(11100100)2＿；十六进制数是＿(E4)16 ＿.

考点2 触发器的种类及特征方程重点

1．根据触发器功能的不同，可将触发器分成四种，分别是 RS 触发器、 JK 触发器、 T 触发器和 D 触发器。对于上升沿触发的D 触发器，它的

次态仅取决于CP__上升_沿到达时___D___的状态。

2、D 触发器的特征方程为（ n n D Q

=+1 ），JK 触发器的特征方程为触发器的特征方程为

5．欲将触发器置为“1”态，应使D R '= 1 , D S '= 0 。

6.TTL 集成JK 触发器正常工作时，其d R 和d S 端应接高电平

考点3A/D 装换

1能将模拟信号转换成数字信号的电路，称为A/D ；而将能把数字信号转换成模拟信号的电

路称为 D/A 。

2逐次逼近型ADC 的数码位数越多，转换结果越（精确），但转换时间越（长）。

3A/D 转换器以输出二进制代码的位数表示分解度的好坏，其位数越多说明量化

误差越小，转换精度越高。

4．若要求D/A 转换器的精度要小于0.25%，至少应选___9_位的D/A 转换器。

5、转换精度和转换速度是A/D 、D/A 转换器的两个最重要的指标

6在A/D 转换器中性能最稳定、抗干扰能力最强的是双积分型A/D 转换器，而转换速

度最快的是并联型A/D 转换器。

A/D 转换的一般步骤包括采样、保持、量化和编码。

6、对8位D/A 转换器，若V REF =8V ，当输入数字量为时（01100010）2时，

输出电压为 -3.062 V 。

7．4位DAC 中，基准电压=10V ，D 3D 2D 1D 0=1010时对应的输出电压为 -6.25V 。

8、已知被转换的信号的上限截止频率为10kHz ，则A/D 转换器的采样频率应高

于（ 20 ）kHz ；完成一次转换所用的时间应小于（ 50μs ）。

考点 4 TTL 门电路

8．在TTL 类电路中，闲置输入端可悬空，其等效于接高电平，而CMOS

类门电路的闲置输入端绝不允许悬空。

1. 除去高、低电平两种输出状态外，三态门的第三态输出称为高阻状态。

8．一个三态门如图1，

当E ′=____0______时，Y=)('AB 。

3.图1.1中G 1和G 2为三态门，G 3为TTL 或非门。若取R=100k Ω，则F= 0 ；而当R=100

Ω时， F=)(''+''X B X A 。

图1.1 图1.2

4.某计数器状态转换图如图该电路为_五_进制计数器，它有三个无效状态，电路能自启动。

考点5概念题

1、逻辑函数有五种不同的表示方法：_逻辑函数表达式、_真值表_、卡诺图、

_逻辑图 __及波形图。

2RAM 与ROM

2.1半导体存储器根据存取方式(读写方式)可分为 RAM 和 ROM 二种类型

2.2 ROM 电路主要由存储矩阵、地址译码器、输出缓冲器三部分组

成。只读存储器（ROM ）按照数据写入方式特点不同，分成掩模ROM 、PROM 、 EPROM 三种。RAM 电路主ROM 称为只读存储器，其特点是数据信息一旦存入

后，只能读出，不能随意更改，断电后，信息不会丢失。要由地址译码

器、存储矩阵、读/写控制电路（输入/输出电路）部分组成。．RAM 是可

读可写的随机存储器，ROM 是只读存储器

3、触发_器是时序逻辑电路最基本的部件；_加法_器是最基本的算术运算部件。

4、移位寄存器既能 _存贮__数据，又能完成_移位__功能。

6、数值比较器的比较结果有：_大于__、_小于___、_等于_。

5数字信号的特点是在时间上和数值上都是断续变化的，其高电平和低电平常

用 1 和 0 来表示.把高电压作为逻辑1，低电平作为逻辑0的赋值方法称作正

逻辑赋值。组合逻辑电路不存在输出到输入的_反馈_通路，因此其输出状态不影

响输入状态。在逻辑电路中，三极管通常工作在饱和和截止状态。3、基

本逻辑运算有与、或、非三种。

7．半加器和全加器有何不同：半加器做加位时不考虑来自低位的进位，而全加器做加位时考虑来自低位的进位。

8常用的七段数码显示器有发光二极管（LED ）显示器和液晶显示器（ LCD ）

显示器两种。

9将BCD 码翻译成十个对应输出信号的电路称为 4位BCD 码译码器，

它有 4 个输入端， 10 输出端。

时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路

6其他类型

1卡诺图中_相邻_项只有一个因子不同，同时_两__个_相邻_项可以合并为一项，

并消去__一___个因子。

2．卡诺图中相邻项只有一个因子不同，同时 2n 个相邻项项

可以合并为一项，并消去 n 个因子。

1. n 个变量的逻辑函数有__2n ___个最小项，任意两个最小项的乘积为__0

2. 逻辑函数AB B A F +?=，它的反函数表达式为 = B A B A +。

3. 对于4变量逻辑函数（变量为AB 、C 、D ），其最小项m 6的表达式为过 D BC A 。

4. 函数 AC AB C B A F +=),,(的最小项之和形式是 C B A C AB ABC ++。

5. 逻辑变量的异或表达式为：B A B A B A +=⊕。

6若各门电路的输入均为A 和B ，且A=1，B=0；则与非门的输出为___1___，

或非门的输出为__0___，同或门的输出为__ 0 __。

12. 把高电压作为逻辑0，低电平作为逻辑1的赋值方法称作负逻辑赋值。一种电路

若在正逻辑赋值时为与门，则在负逻辑赋值时为或非门

2两个M 进制计数器，第一个高位接第二个的时钟端，第一个时钟端输入计数

脉冲，此计数器组成_M 2_进制计数器。

两个N 进制计数器，第一个高位接第二个的时钟端，第一个时钟端输入

计数脉冲组成___N 2____进制计数器

3、施密特触发器有（2）个稳定状态.，多谐振荡器有（0 ）个稳定状态。

4、已知Intel 2114是1k×4位的RAM 集成电路芯片，它有（10）条地址线，（4）

条数据线。

6、有一八位倒T 型电阻网络DAC ，已知REF U =10V ，当输入10000000时输出

的电压值为（ 5 ）V 。

5．单稳态触发器有两个工作状态暂态和稳态，其中暂态是暂时的

7．多谐振荡器是一种波形产生电路，它没有稳态，只有两个暂稳态。

2. 若用触发器组成某六进制加法计数器，需要＿3＿个触发器，有＿2＿个无效状态。

6．若要构成七进制计数器，最少用 3 个触发器，它有 4 个无效状态。

4. 当数据选择器的数据输入端的个数为16时，则其地址码选择端应有 4 位。

7. 两片中规模集成电路16进制计数器串联后，最大计数容量为256。

8.三位二进制编码器有＿8＿个输入端；3个输出端。五位二进制译码器有＿5＿个输

入端；＿32＿个输出端。四位二进制编码器有 16 个输入端； 4 个输出

端。

5.有6条地址线和8条数据线的存储器有 512 个存储单元。

6.单稳态触发器有一个稳态和一个暂稳态，在触发脉冲作用下，它由稳转换到暂稳态，在暂稳态停留一段时间后，又自动返回到稳态。

1．存储器的存储容量是指存储单元的数目。某一存储器的地址线为A14～A0，数据线为D3～D0，其存储容量是32K×4位。

5．为了构成8K×32bit的RAM，需要 4 块2K×8bit的RAM，地址线的高 2 位作为地址译码的输入。

6某EPROM有8位数据线，13位地址线，则其存储容量为213×8（64KB）位。

1、一个译码器若有100个译码输出端，则译码器地址输入端至少有_7_个。

8、一个容量为256×4位的静态RAM，它的地址线为8 条。

6. 要构成17进制计数器最少需要 5个触发器。

≈ 1.1RC 。

7．由555定时器构成的单稳触发器，输出脉宽T

8．对于同步计数器74161，如果输入时钟是周期方波，在正常计数时，进位输出保持高电平的时间为 1 个周期。

4．一个存储容量为4K×8的存储器，地址线有12 条，数据线有8 条。

数电填空题知识点总结

1、逻辑代数有与、或和非三种基本运算。 2、四个逻辑相邻的最小项合并，可以消去__2________个因子；__2n _______个逻辑相邻的最小项合并，可以消去n个因子。 3、逻辑代数的三条重要规则是指反演规则、代入规则和对偶规则。 4、 n个变量的全部最小项相或值为 1 。 6、在真值表、表达式和逻辑图三种表示方法中，形式唯一的是真值表。 8、真值表是一种以表格描述逻辑函数的方法。 AB相邻的最小项有 AB’C’， ABC ， 9、与最小项C A’BC’。 10、一个逻辑函数，如果有n个变量，则有 2n个最小项。 11、 n个变量的卡诺图是由 2n个小方格构成的。 13、描述逻辑函数常有的方法是真值表、逻辑函数式和逻辑图三种。 14、相同变量构成的两个不同最小项相与结果为 0 。 15、任意一个最小项，其相应变量有且只有一种取值使这个最小项的值为1 。 1．在数字电路中，三极管主要工作在和两种稳定状态。饱和、截止 2．二极管电路中，电平接近于零时称为，电平接近于VCC是称为。低电平、高电平 3．TTL集成电路中，多发射极晶体管完成逻辑功能。与运算 4．TTL与非门输出高电平的典型值为，输出低电平的典型值为。、 5．与一般门电路相比，三态门电路中除了数据的输入输出端外，还增加了一个片选信号端，这个对芯片具有控制作用的端也常称为。使能端 6．或非门电路输入都为逻辑1时，输出为逻辑。 7．电路如图所示，其输出端F的逻辑状态为。 1 8．与门的多余输出端可，或门的多余输出端可。与有用输入端并联或接高电平、与有用输入端并联或接低电平 10．正逻辑的或非门电路等效于负逻辑的与非门电路。与非门 11．三态门主要用于总线传输，既可用于单向传输，也可用于双向传

数电题库(自我整理)

十四、综合练习(设计题，易，10分) [题目] 在三个输入信号中，A的优先权最高，B次之，C最低，、它们的输出分别为，Y A、Y B、Y C，要求同一时间内只有一个信号输出。如有两个及两个以上的信号同时输入时，则只有优先权最高的有输出，试设计一个能实现此要求的逻辑电路。 [参考答案] （1）列真值表：对于输入，设有信号为逻辑“1”；没信号为逻辑“0”。对于输出，设允许通过为逻辑“1”；不设允许通过为逻辑“0”。（2）由真值表写出各输出的逻辑表达式

八、数模与模数转换器(单项选择题，易，1分) [题目] 下列A/D转换器速度最慢的是（）。 A．逐次逼近型A/D转换器B．双积分型A/D转换器C．并行比较型A/D转换器 [参考答案] B 九脉冲产生与整形电路(填空题，易，1分) [题目] 数字电路按照是否有记忆功能通常可分为两类：（）、（）。 [参考答案] 组合逻辑电路时序逻辑电路七、脉冲产生与整形电路(判断题，易，1分) [题目] 施密特触发器有两个稳态。（） [参考答案] 对六、时序逻辑电路(填空题，易，1.5分) [题目] 消除竟争冒险的方法有（）、（）、（）等。 [参考答案] 修改逻辑设计接入滤波电容加选通脉冲二、逻辑代数基础(解答题，易，30分) [题目] 用卡诺图化简下列函数，并写出最简与或表达式 (1)F(A.B.C.D)= + (2)F(A.B.C)=AC+ (3)F(A.B.C.D)= (0，2，3，7) (4)F(A.B.C.D)= (1，2，4，6，10，12，13，14)

(5)F(A.B.C.D)= (0，1，4，5，6，7，9，10，13，14，15) (6)F(A.B.C.D)= (0，2，4，7，8，10，12，13) (7)F(A.B.C.D)= (1，3，4，7，13，14)+ (2，5，12，15) (8)F(A.B.C.D)= (0，1，12，13，14)+ (6，7，15) (9)F(A.B.C.D)= (0，1，4，7，9，10，13)+ (2，5，8，12，15) (10)F(A.B.C.D)= (0，2，7，13，15)且 [参考答案] 卡诺图如下

数电试题库试卷

1 ?将二进制数化为等值的十进制和十六进制： (1100101) 2=( 101 )10 =( 65 )16 2?写出下列二进制数的原码和补码： (-1011) 2=( 11011 )原=( 10101 )补 3?输出低电平有效的3线-8线译码器的输入为110时,其8个输出端 Y7 ~ Y0的电平依次为 10111111 _____________________ 。 4?写出J、K触发器的特性方程： _Q* JQ KQ __________________________ ; 5. TTL集电极开路门必须外接—上拉电阻 ________ 能正常工作。 1 .余3码10001000对应的8421码为(A )。 A. 01010101 B.10000101 C.10111011 D.11101011 2.使逻辑函数F (A' B ')( B C ')( A' C )为0的逻辑变量组合为(D ) A. ABC=000 B. ABC=010 C. ABC=011 D. ABC=110 3 .标准或-与式是由(C )构成的逻辑表达式。 A.与项相或 B. 最小项相或 C. 最大项相与 D.或项相与4. 由或非门构成的基本R S触发器，则其输入端 R、S应满足的约束条件为(B )。 A . R+S= 0 B . RS= 0 C . R+S= 1 D .RS=1 5. —个8选一数据选择器的地址输入端有(C )个。 A. 1 B.2 C.3 D.8 6. RAM勺地址线为16条，字长为32,则此RAM勺容量为(D )。 A . 16X 32 位 B. 16K X 32 位 C. 32K X 32 位 D.64K X 32 位 7. 要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为(D )。 A. JK=00 B. JK=01 C. JK=10 D. JK=11

数电试题库(新)

第一、二章数制转换及逻辑代数一、完成下列数制转换（11001）2=（）10；（32）10=（）2；（110101.01）2=（）10 （132.6）10=（）8421BCD；二、试分别用反演规则和对偶规则写出下列逻辑函数的反函数式和对偶式。 1、Y=错误！未找到引用源。+CD 2、Y=错误！未找到引用源。C 3、Y=错误！未找到引用源。D 4、Y= A错误！未找到引用源。B 5、Y=A+错误！未找到引用源。 6、Y=ABC+错误！未找到引用源。错误！未找到引用源。三、用公式法化简为最简与或式: 1、Y=错误！未找到引用源。C+错误！未找到引用源。A 2、Y=错误！未找到引用源。错误！未找到引用源。C+错误！未找到引用源。BC+A 错误！未找到引用源。C+ABC 3、Y=错误！未找到引用源。(A+B) 4、Y=A错误！未找到引用源。(C+D)+D+错误！未找到引用源。 5、C B C B B A B A Y+ + + = 四、证明利用公式法证明下列等式 1、错误！未找到引用源。错误！未找到引用源。+错误！未找到引用源。错误！未找到引用源。+BC+错误！未找到引用源。错误！未找到引用源。错误！未找到引用源。=错误！未找到引用源。+ BC 2、AB+BCD+错误！未找到引用源。C+错误！未找到引用源。C=AB+C 3、A错误！未找到引用源。+BD+CBE+错误！未找到引用源。A错误！未找到引用源。+D 4、AB+错误！未找到引用源。错误！未找到引用源。+ A错误！未找到引用源。+错误！未找到引用源。B=错误！未找到引用源。) 5、AB(C+D)+D+错误！未找到引用源。(A+B)(错误！未找到引用源。+错误！未找到引用源。)=A+B错误！未找到引用源。+D 五、用卡诺图化简函数为最简与-或表达式 1、Y（A，B，C，D）=错误！未找到引用源。B+错误！未找到引用源。C+错误！未找到引用源。错误！未找到引用源。+AD 2、Y（A，B，C，D）=错误！未找到引用源。错误！未找到引用源。C+AD+错误！未找到引用源。（B+C）+A错误！未找到引用源。+错误！未找到引用源。错误！未找到引用源。 3、Y（A，B，C，D）=错误！未找到引用源。 4、Y（A，B，C，D）=错误！未找到引用源。六、选择题 1. 在N进制中，字符N的取值范围为：（） A．0 ~ N B．1 ~ N C．1 ~ N -1 D．0 ~ N-1 3. 二进制数1110111.11转换成十进制数是（） A．119. 125 B．119. 3 C．119 . 375 D．119.75 4、数字信号的特点是（） A．在时间上和幅值上都是连续的。B．在时间上是离散的，在幅值上是连续的。 C．在时间上是连续的，在幅值上是离散的。D．在时间上和幅值上都是不连续的。 5、下列各门电路符号中，不属于基本门电路的是（）

数电填空题答案(1)

声明：老师没有给答案！这只是我自己（俊丰）的答案，给过老师看过的。答案仅供参考，有错请指出。大家共勉。由于有些字符打不出，所以有些题没打。如需对其他答案或者想求解答，可以找我，大家一起学习。希望大家逢考必过！一、 1、（1011.11）2 = 13.6 8 = B.C 16 2、逻辑表达式中，异或的符号是⊕，同或的符号是⊙。 3、组合逻辑电路是指：在任何时刻，逻辑电路的输出状态只取决于电路的当前输入状态。 4、用“1”表示高电平，用“0”表示低电平，称为正逻辑。 5、JK触发器的特征方程为：。 6、时序逻辑电路按照其触发器是否由统一的信号控制分为同步时序逻辑电路和异步时序逻辑电路。 8、逻辑关系的五种表示方式：逻辑表达式、逻辑图、卡诺图、真值表、波形图。 9、74ls138译码器有 3 个译码输入端和8 个译码输出端。 10、任何逻辑相邻项有 1 个变量取不同值。 11、触发器是时序逻辑电路的基本单元。 12 13、卡诺图是将表示最小项的小方块，按几何相邻且逻辑相邻的规则进行排列的图形。 14、二进制加法计数器从0计数到十进制25时，需要 5 个触发器构成，有 6 无效状态。 15、逻辑代数的三大规则分别是：代入规则、反演规则、对偶规则。 17、逻辑代数又称布尔代数（开关代数）。最基本的逻辑关系有与、或、非三种。

18、N个变量一共可以组成N^2 个最小项。 19、数字信号的特点是在时间和数值上都离散的信号。 20、最小项ABC的逻辑相邻项有、、。 21、D触发器的特征方程为：。 22、时序逻辑电路按照其触发器是否由统一的信号控制分为同步时序逻辑电路和异步时序逻辑电路。 23、时序逻辑电路通常用输出方程、（次）状态方程、激励方程来描述。 24、二进制数1101转换为十进制为13 。将十进制数28用8421BCD表示为00101000 。 25、逻辑电路按其逻辑功能和结构特点可以分为组合逻辑电路和时序逻辑电路两大类。 26、摩根定律表达式A+B=及A B = 。 27、时序逻辑电路由组合逻辑电路和存储电路两部分组成。 28、变量为A、B、C的逻辑函数对应的卡诺图小方格有8 个。 29、数字信号只有0 和 1 两种取值。 30、处理数字信号的电路是数字电路。 31、在全1 输入条件下，“与非”运算的结果是逻辑“0” 32、3-8译码器使能端 S S S为100 时，芯片实现译码功能。 123 33、数字逻辑中机器识别和常用的数制是二进制。 34、引起组合逻辑电路中竞争与冒险的原因是两个相反变量在传输时存在延时（暂定答案）。 35、16选1选择器的选择控制端有 4 个。 36、若JK触发器的J=K，则实现 D 触发器的逻辑功能。 37、三变量的全部最小项有8 个。 38、一位的十六进制数可以用 4 位二进制数来表示。 39、组合逻辑电路通常由门电路组合而成。

数电填空题

1．二进制数（1011.1001）2转换为八进制数为 13.41 ，转换为十六进为 B9 。 2．数字电路按照是否具有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。 3．已知逻辑函数F ＝A ⊕B ，它的与非-与非表达式为 A B A B ，或与非表达式为 ()()A B A B ++ 。 4．5个变量可构成 32 个最小项，变量的每一种取值可使 1 个最小项的值为1。 5．555定时器构成的施密特触发器，若电源电压V CC ＝12V ，电压控制端经0.01μF 电容接地，则上触发电平U T+ ＝ 8 V ，下触发电平U T –＝ 4 V 。 6．逻辑函数的两种标准形式分别为 7．将2004个“1”异或起来得到的结果是 0 8．半导体存储器的结构主要包含三个部分，分别是地址译码器、存储矩阵、输出缓冲器 9．8位D/A 转换器当输入数字量10000000为5v 。若只有最低位为高电平，则输出电压为（ 0.039 ）v ；当输入为10001000，则输出电压为（ 5.31 ）v 。 10．就逐次逼近型和双积分型两种A/D 转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换速度快。 11．由555定时器构成的三种电路中，（施密特触发器）和（单稳态触发器）是脉冲的整形电路。 12．与PAL 相比，GAL 器件有可编程的输出结构，它是通过对（结构控制字）进行编程设定其（输出逻辑宏单元）的工作模式来实现的，而且由于采用了（E 2CMOS ）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 13．逻辑函数有四种表示方法，它们分别是真值表、逻辑图、逻辑表达式、卡诺图。 14．将2004个“1”异或起来得到的结果是 0 。 15．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL ）电路和（CMOS ）电路。 16．施密特触发器有（两）个稳定状态.，多谐振荡器有（0）个稳定状态。 17．已知Intel2114是1K* 4位的RAM 集成电路芯片，它有地址线（10）条，数据线（4）条。 Y AB C =+)6,4,0()(,)7,5,3,2,1()(=∏===∑i M ABC Y i m ABC Y i i

数字电路试题及答案

枣庄学院2011 ——2012 学年度第一学期《数字电路》考试试卷（B卷）（考试时间：150分钟考试方式：开卷）班级：姓名：学号：考试内容 1．判断题正确的在括号内记“√”，错误的记“X”（共10分，每题1分） 1）“0”的补码只有一种形式。（） 2）卡诺图中，两个相邻的最小项至少有一个变量互反。（） 3）用或非门可以实现3种基本的逻辑运算。（） 4）三极管饱和越深，关断时间越短。（） 5）在数字电路中，逻辑功能相同的TTL门和CMOS门芯片可以互相替代使用。（） 6）多个三态门电路的输出可以直接并接，实现逻辑与。（） 7）时钟触发器仅当有时钟脉冲作用时，输入信号才能对触发器的状态产生影响。（） 8）采用奇偶校验电路可以发现代码传送过程中的所有错误。（） 9）时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能，它们之间可以相互转换。（） 10）一个存在无效状态的同步时序电路是否具有自启动功能，取决于确定激励函数时对无效状态的处理。（）二．选择题（从下列各题的备选答案中选出1个或多个正确答案，将其填在括号中。共10分） 1．不能将减法运算转换为加法运算。（）A．原码 B．反码 C．补码 2．小数“0”的反码可以写为。（）A．...0 B．...0 C．...1 D． (1) 3.逻辑函数F=A B和G=A⊙B满足关系。（）

A ．F=G B ．F ’＝G C ．F ’＝G D ．F ＝G ⊕1 4．要使JK 触发器在时钟脉冲作用下，实现输出n n Q Q =+1，则输入端信号应为。（） A ．J ＝K ＝0 B ．J ＝K ＝1 C ．J ＝1，K ＝0 D ．J ＝0，K ＝1 5．设计一个同步10进制计数器，需要触发器。（） A ．3个 B ．4个 C ．5个 D ．10个三．两逻辑函数BCD A D C BC CD B D C A AB F ++++=)(1，D C D B A F ⊕⊕=2，求两者的关系。（10分）四．用与非门－与非门电路实现逻辑函数C B B A F ⊕+⊕=。（10分）五．已知：TTL 与非门的I OL ＝15mA ，I OH ＝400μA ，V OH ＝，V OL =；发光二极管正向

数字电子技术-复习选择填空题汇总(精简)

一、选择题： 1、在下列逻辑电路中，不是组合逻辑电路的是（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器 2、下列触发器中没有约束条件的是（ D ） A 、基本RS 触发器 B 、主从RS 触发器 C 、同步RS 触发器 D 、边沿D 触发器 3、555定时器不可以组成 D 。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.J K 触发器 4、编码器（A ）优先编码功能，因而（ C ）多个输入端同时为１。 A 、有 B 、无 C 、允许 D 、不允许 5、（ D ）触发器可以构成移位寄存器。 A 、基本RS 触发器 B 、主从RS 触发器 C 、同步RS 触发器 D 、边沿D 触发器 6、某触发器的状态转换图如图所示，该触发器应是( C ) A. J-K 触发器 B. R-S 触发器 C. D 触发器 D. T 触发器 7、十进制数6在8421BCD 码中表示为-------------------------------------------------（ B ） A.0101 B.0110 C. 0111 D. 1000 8、在图所示电路中，使__ A Y 的电路是---------------------------------------------（ A ） A. ○1 B. ○2 C. ○3 D. ○4 9、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（ D ） A. 单稳态触发器 B. 施密特触发器 C. D 触发器 D. 多谐振荡器 10、多谐振荡器有-------------------------------------------------------------------------------（ C ） A. 两个稳态 B. 一个稳态 C. 没有稳态 D. 不能确定 11、已知输入A 、B 和输出Y 的波形如下图所示，则对应的逻辑门电路是-------（ D ） A. 与门 B. 与非门 C. 或非门 D. 异或门 12、下列电路中属于时序逻辑电路的是------------------------------------------------------（ B ） A. 编码器 B. 计数器 C. 译码器 D. 数据选择器 13、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---------（ A ） A. 延迟 B. 超前 C. 突变 D. 放大

数电题库填空题整理复习汇编

更多精品文档考点一进制转换 1、（11101001）2=（ 233 ）10=（ E9 ）16 2、二进制码11100001表示的十进制数为（ 225 ），相应的8421BCD 码为（001000100101 ）。 3．（406）10= （ 010*********）8421BCD 十进制数(75)10的8421BCD 编码是 01110101 。 4．(00101101)2 = ( 45 )10 = ( 01000101 )8421BCD 。 5、(1001.0110)B=( 9.6 )H 6．（01101001）2=（ 105 ）10=（ 69 ）16 7、十六进制数（7E.5C ）16等值的二进制数为（01111110.01011100）2,等值的八进制数为（176.270）8 8（37）10=（100101）2=（ 25 ）16 9.(B4)16 ，（178）10， (10110000)2中最大数为(B4)16，最小数为_(10110000)2 10将十进制数287转换成二进制数是100011111；十六进制数是11F 。、 11位十六进制数转化为二进制数有_20_位 12十进制数238转换成二进制数是_11101110_；十六进制数是_ EE _。 13．(33)10=( 21 )16=( 100001 )2 14. 将十进制数45转换成十六进制为 (2D)16 。 15二进制数A=1011010，B=10111，则A-B= 1000011 。 16十进制数228转换成二进制数是＿(11100100)2＿；十六进制数是＿(E4)16 ＿. 考点2 触发器的种类及特征方程重点 1．根据触发器功能的不同，可将触发器分成四种，分别是 RS 触发器、 JK 触发器、 T 触发器和 D 触发器。对于上升沿触发的D 触发器，它的次态仅取决于CP__上升_沿到达时___D___的状态。 2、D 触发器的特征方程为（ n n D Q =+1 ），JK 触发器的特征方程为触发器的特征方程为

(完整版)数电试题及答案

通信 071~5 班 20 08 ~20 09 学年第二学期《数字电子技术基础》课试卷试卷类型： A 卷一、单项选择题（每小题2分，共24分） 1、8421BCD 码01101001.01110001转换为十进制数是：（） A ：78.16 B ：24.25 C ：69.71 D ：54.56 2、最简与或式的标准是：（） A ：表达式中乘积项最多，且每个乘积项的变量个数最多 B ：表达式中乘积项最少，且每个乘积项的变量个数最多 C ：表达式中乘积项最少，且每个乘积项的变量个数最少 D ：表达式中乘积项最多，且每个乘积项的变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（） A ：消去1个表现形式不同的变量，保留相同变量 B ：消去2个表现形式不同的变量，保留相同变量 C ：消去3个表现形式不同的变量，保留相同变量表1 D ：消去4个表现形式不同的变量，保留相同变量 4、已知真值表如表1所示，则其逻辑表达式为：（） A ：A ⊕B ⊕C B ：AB + BC C ：AB + BC D ：ABC （A+B+C ） 5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达式为：（） A ：F(A,B,C)=∑m （0，2，4） B ：F(A,B,C)=∑m （3，5，6，7） C ：F(A,B,C)=∑m （0，2，3，4） D ：F(A,B,C)=∑m （2，4，6，7） 6、欲将一个移位寄存器中的二进制数乘以（32）10需要（）个移位脉冲。 A ：32 B ： 10 C ：5 D ： 6 7、已知74LS138译码器的输入三个使能端（E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011，则输出Y 7 ～Y 0是：（） A ：11111101 B ：10111111 C ：11110111 D ：11111111 8、要实现n 1n Q Q =+，JK 触发器的J 、K 取值应是：（） A ：J=0，K=0 B ：J=0，K=1 C ：J=1，K=0 D ：J=1，K=1

数字电子技术基础期末考试试卷及答案

数字电子技术基础期末考试试卷及答案 Document serial number【KKGB-LBS98YT-BS8CB-BSUT-BST108】

数字电子技术基础试题（一）一、填空题 : （每空1分，共10分） 1． 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 1 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（ D）。 A、或非门 B、与非门 C、异或门 D、OC门

3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。 A、通过大电阻接地（>Ω） B、悬空 C、通过小电阻接地（<1KΩ） B、 D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（A ）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（C ）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（A ）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（C ）。

数字电子技术练习题及答案

数字电子技术练习题及答案一、填空题 1、(238)10＝( )2 ＝( EE )16。(110110.01)2＝( 36.4 )16＝( 54.25 )10。 2、德?摩根定理表示为 B A +＝( B A ? ) , B A ?＝( B A + )。 3、数字信号只有（两）种取值，分别表示为（ 0 ）和（ 1 ）。 4、异或门电路的表达式是( B A B A B A +=⊕ )；同或门的表达式是( B A AB B A ?+=⊙ ) 。 5、组成逻辑函数的基本单元是（最小项）。 6、与最小项C AB 相邻的最小项有( C B A )、( C B A ? ) 和 ( ABC ) 。 7、基本逻辑门有（与门）、（或门）和（非门）三种。复合门有（与非门）、（或非门）、（与或非门）和（异或门）等。 8、 9、 10、最简与或式的定义是乘积项的（个数最少），每个乘积项中相乘的（变量个数也最少）的与或表达式。 11、在正逻辑的约定下，“1”表示（高电平），“0”表示（低电平）。在负逻辑的约定下，“1”表示（低电平），“0”表示（高电平）。 12、一般TTL 门电路输出端( 不能 )直接相连，实现线与。(填写“能”或“不能”) 13、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。 14、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。 15、在TTL 三态门、OC 门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC 门），能实现总线连接方式的的门为（三态门）。 16、T TL 与非门的多余输入端不能接（低）电平。 17、 18、真值表是将输入逻辑变量的（所有可能取值）与相应的（输出变量函数值）排列在一起而组成的表格。 19、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值）。 20、用文字、符号或者数码表示特定对象的过程叫做（编码）。把代码的特定含义翻译出来的过程叫（译码）。在几个信号同时输入时，只对优先级别最高的进行编码叫做（优先编码）。 21、两个1位二进制数相加，叫做（半加器）。两个同位的加数和来自低位的进位三者相加，叫做（全加器）。 22、比较两个多位二进制数大小是否相等的逻辑电路，称为(数值比较器)。 23、半导体数码显示器的内部接法有两种形式：共(阳)极接法和共(阴)极接法。对于共阳接法的发光二极管数码显示器，应采用(低)电平驱动的七段显示译码器。 24、能够将（ 1个）输入数据，根据需要传送到（ m 个）输出端的任意一个输出端的电路，叫做数据分配器。 25、在多路传输过程中，能够根据需要将（其中任意一路挑选出来）的电路，叫做数据选择器，也称为多路选择器或多路开关。 26、触发器又称为双稳态电路，因为它具有（两个）稳定的状态。 27、根据逻辑功能不同，触发器可分为（ RS 触发器）、（ D 触发器）、（ JK 触发器）、（ T 触发器）和（ T ’触发器）等。根据逻辑结构不同，触发器可分为（基本触发器）、（同步触发器）和（边沿触发器）等。 28、JK 触发器在JK ＝00时，具有（保持）功能，JK ＝11时；具有（翻转）功能；JK ＝01时，具有（置0 ）功能；JK ＝10时，具有（置1 ）功能。 29、JK 触发器具有（保持）、（置0 ）、（置1 ）和（翻转）的逻辑功能。D 触发器具有（置0 ）和（置1 ）的逻辑功能。RS 触发器具有（保持）、（置0 ）和（置1 ）的逻辑功能。 T 触发器具有（保持）和（翻转）的逻辑功能。T ’触发器具有（翻转）的逻辑功能。 30、边沿触发器具有共同的动作特点，即触发器的次态仅取决于CP 信号（上升沿或下降沿）到来时刻输入的逻辑状态，而在这时刻之前或之后，输入信号的变化对触发器输出的状态没有影响。 31、基本RS 触发器的特性方程是（ n n Q R S Q +=+1 ）；其约束条件是（ 0=RS ）。JK 触发器的特性方程是（ n n n Q K Q J Q +=+1 ）；D 触发器的特性方程是（ D Q n =+1 ）；T 触发器的特性方程是（ n n n Q T Q T Q +=+1 ）； T ’触发器的特性方程是（ n n Q Q =+1 ）。

数电选择填空复习题

一、填空题 1、（81）10 =（1010001 ）2 =（51 ）16 =（10000001 ）8421BCD 。 2、实现用二进制代码表示某一特定信息的电路称为（编码器）。 3、三位二进制译码器有（ 3 ）个数码输入端，（8）个信号输出端以及若干个控制端。 4、n进制计数器有（2的n次方）个有效状态，在CP作用下，无效状态可进入有效循环称为能（自启动）。 5、移位寄存器的输入输出方式有（串）行输入，（并）行输入，（串）行输出和（并）行输出。 6、（９８）十＝（1100010 ）２＝（ 62）1６＝（ 10011000 ）8421BCD 。 7、逻辑函数的表示方法有（逻辑真值表）、（逻辑函数式）、（逻辑图）、（波形图） 8、n位二制译码器有（ n ）个数码输入端，（2的n次方）个信号输出端以及若干个控制端。 9、（78）10 = （1001110 ）2 = （4E）16= （ 01111000 ）8421BCD 。 10、将给定的二进制代码翻译成编码时赋予的原意，完成这种功能的电路称为（译码器）。 11、二进制编码器是由（2的n次方）位二进制数表示（ n ）个信号的编码电路。 12、寄存器的功能是（寄存一组二值代码），它由具有存储功能的触发器构成。N 个触发器构成的寄存器能存储（存储N位二值代码）。 13、多位加法器进位方法有（串行进位加法器），（超前进位加法器）。 14、数据选择器又称（多路开关），它是一种（多）输入，（单）输出的逻辑构件。控制信号端实现对（多路输入）的选择。15、全面描述一个时序逻辑电路的功能，必须使用三个方程式它们是（驱动方程），（状态方程），（输出方程）。 16、组合逻辑电路的逻辑功能特点是,任意时刻的( 输出 )状态,仅取决于该时刻( 输入 )的状态, 而与信号作用前电路的( 原来状态无关 )。 17、组合逻辑设计是组合逻辑分析的( 逆过程 ),它是根据( 逻辑实际功能 )要求来实现某种逻辑功能,画出实现该功能的( 逻辑 )电路。 18、数值比较器的逻辑功能是对输入的（二进制）数据进行比较，它有（大于），（小于），（等于）三个输出端。 19、时序逻辑电路的特点是，任意时刻的输出不仅是取决于该时刻（输入）的状态，而且还与电路（原来的状态）有关，因此时序逻辑电路具有（记忆功能）。20、由于触发器有（两个自行保持）稳态，它可记录（1 ）位二进制码，存储8位二进制信息需要（8 ）触发器。

清华大学数字电路汇总题库

清华大学数字电路题库一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ）

B、 D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A +

数电期末试卷及答案(共4套)

XX大学信息院《数字电子技术基础》期终考试试题（110分钟）(第一套) 一、填空题：（每空1分，共15分） 1．逻辑函数Y AB C =+的两种标准形式分别为（）、（）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。 5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。二、根据要求作题：（共15分） 1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。 2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。

四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分） B C 六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。ROM 中的数据见表1所示。试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。（16分）表1：

(完整版)数电题库填空题整理复习

考点一进制转换 1、（11101001）2=（ 233 ）10=（ E9 ）16 2、二进制码11100001表示的十进制数为（ 225 ），相应的8421BCD 码为（001000100101 ）。 3．（406）10= （ 010*********）8421BCD 十进制数(75)10的8421BCD 编码是 01110101 。 4．(00101101)2 = ( 45 )10 = ( 01000101 )8421BCD 。 5、(1001.0110)B=( 9.6 )H 6．（01101001）2=（ 105 ）10=（ 69 ）16 7、十六进制数（7E.5C ）16等值的二进制数为（01111110.01011100）2,等值的八进制数为（176.270）8 8（37）10=（100101）2=（ 25 ）16 9.(B4)16 ，（178）10， (10110000)2中最大数为(B4)16，最小数为_(10110000)2 10将十进制数287转换成二进制数是100011111；十六进制数是11F 。、 11位十六进制数转化为二进制数有_20_位 12十进制数238转换成二进制数是_11101110_；十六进制数是_ EE _。 13．(33)10=( 21 )16=( 100001 )2 14. 将十进制数45转换成十六进制为 (2D)16 。 15二进制数A=1011010，B=10111，则A-B= 1000011 。 16十进制数228转换成二进制数是＿(11100100)2＿；十六进制数是＿(E4)16 ＿. 考点2 触发器的种类及特征方程重点 1．根据触发器功能的不同，可将触发器分成四种，分别是 RS 触发器、 JK 触发器、 T 触发器和 D 触发器。对于上升沿触发的D 触发器，它的次态仅取决于CP__上升_沿到达时___D___的状态。 2、D 触发器的特征方程为（ n n D Q =+1 ），JK 触发器的特征方程为（n n n Q K Q J Q +=+1 ），T 触发器的特征方程为 RS 触发器的特性方程为Q n+1=n Q R S R S ?+；约束方程为_RS=0__。若将D 触发器转换成T 触发器，则应令D= T Q n ⊕ 3、对边沿JK 触发器，若现态为0时，若要次态为1有K= 0 ，J= 1和 K= 1 ，J= 1 两种方法。 3．对边沿JK 触发器，若现态为1时，若要次态为1有K= 0 ，J= 1 和K= 0 ，

数字电子技术数电试题库试卷5

广东海洋大学 —— 学年第学期《数字电子技术基础》课程试题课程号： √ 考试 √ A 卷 √ 闭卷一、填空题（每空1分，共20分）： 1．石英晶体多谐振荡器的振荡频率为：。 2．（46）10=（）2=（）16=（）8421BCD 码 3．图（1）为8线-3线优先编码器，优先权最高的是，当同时输入'5I 、'3I 时，输出'0'1'2Y Y Y = 。 4．用CMOS 门电路驱动TTL 门电路必须考虑问题。 5．一个双输入端的TTL 与非门和一个双输入端的CMOS 与非门，它们的输入端均是一端接高电平，另一端通过一个10k Ω的电阻接地，则TTL 与非门输出为，CMOS 与非门输出为。 6．（+35）10的反码为；（-35）10的补码为。（用8位二进制表示） 7．Y=))(('C A B A ++：在条件下，可能存在型冒险。 8．对n 个变量来说，最小项共有个；所有的最小项之和恒为。 9．A+1 = 。班级：姓名：学号：试题共 7 页加白纸 1 张密封线 GDOU-B-11-302

10．已知施密特触发器的电压传输特性曲线如图（2）所示：图（1）图（2）则该施密特触发器的U T+= 、U T-= 、ΔU T= ；是（同相还是反相）施密特触发器。二、判断题（对的打√，错的打×；每小题1分，共10分）：（）1、普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（）2、单稳态触发器的输出脉宽是指暂稳态的持续时间，它由外加触发脉冲决定。（）3、门电路的噪声容限越小，抗干扰能力越强。（）4、共阴接法发光二极管数码显示器需选用有效输出为低电平的七段显示译码器来驱动。（）5、双积分ADC具有抗干扰能力强、稳定性好，但转换速度慢的特点。（）6、寻址容量为8K×4的RAM需要10根地址线。（）7、格雷码具有任何相邻码只有一位码元不同的特性。（）8、转换精度和转换速度是衡量ADC和DAC性能优劣的主要标志。（）9、若逐次逼近型ADC的输出为8位，设时钟脉冲频率为1MHz，则完成一次转换操作需要10us。（）10、存放CMOS电路的容器可以是任意材料制成的。 1．组合逻辑电路输入端信号同时向相反方向变化时，其输出端（）。 2