门电路实验报告

实验报告

实验课题：门电路

实验目的：

掌握电路连接、排除故障和调试的方法。

实验仪器与器材：

1、数字电子技术实验系统

实验内容及步骤：

TTL 门电路逻辑功能验证

按图1-1在实验系统（箱）上找到相应的门电路。并把输入端按实验箱的逻辑开关，输出端按发光二极管如图1-2所示TTL与门电路逻辑功能验证接线图。按状态表1-1中“与门”一栏输入A、B(0,1)信号，观察输出结果（）看LED 备用发光二极管，如灯亮为1，灯灭为0）填入表1-1中，并用万用表测量0、1电平值。

输入

输出

与门或门与非门反相器

D(K

4)D(K

)D(K

)Q=AB Q=A+B Q=～(AB)Q=～(ABCD)Q=～(A)

0 0 1 10

按同样的方法，验证“或门”74LS32……等的逻辑功能，并把结果填入表1-1中。

图1-2TTL门电路实验流程图

实验数据记录及处理结果：数据了记录自行完成

五、实验总结

通过这次试验，我了解了用仪器拼接电路的基本情况。懂得了从电路图到真实电路的基本过程。在连接的时候，很容易因为线或者门出现问题。

数字电路实验报告——数据选择器

第八次实验报告实验六数据选择器一、实验目的要求 1、熟悉中规模集成电路数据选择器的工作原理与逻辑功能 2、掌握数据选择器的应用二、实验仪器、设备直流稳压电源、电子电路调试器、T4153、CC4011 三、实验线路、原理框图 (一)数据选择器的基本原理数据选择器是常用的组合逻辑部件之一，它有若干个输入端，若干个控制输入端及一个输出端。数据选择器的地址变量一般的选择方式是：（1）选用逻辑表达式各乘积项中出现次数最多的变量（包括原变量与反变量），以简化数据输入端的附加电路。（2）选择一组具有一定物理意义的量。（二）T4153的逻辑符号、逻辑功能及管脚排列图（1）T4153是一个双4选1数据选择器，其逻辑符号如图1：图1 （2） T4153的功能表如下表其中D0、D1、D2、D3为4个数据输入端；Y 为输出端；S 是使能端，在S 是使能端，在原SJ 符号

S =0时使能，在S =1时Y=0；A1、A0是器件中两个选择器公用的地址输入端。该器件的逻辑表达式为： Y=S （1A 0A 0D +101D A A +201D A A +301A A A ）（3） T4153的管脚排列图如图2 图2 （三）利用T4153四选一数据选择器设计一个一位二进制全减器的实验原理和实验线路（1）一位二进制全减器的逻辑功能表见下表： n D =n A n B 1-n C +n A n B 1-n C +n A n B 1-n C +n A n B 1-n C n C =n A n B 1-n C +n A n B 1-n C +n A n B 1-n C +n A n B 1-n C =n A n B 1-n C +n A n B +n A n B 1-n C （3）根据全减器的逻辑功能表设计出的实验线路图为图3： S 11D 3 1D 2 1D 1 1D 0 1Y

电路研究性实验报告

湖南XX学院电路设计研究型报告题目：电路综合实验专业：测控技术与仪器班级：测控xxxx班学生组员：郭x(组长)、黄x、余x 指导老师：厉x 日期：2014年6月13日

电路课程研究性实验实验报告成员表现评估：黄X：优秀余X：优秀郭X：优秀（一）实验内容一、R、L、C元件参数的测量 1.用电压、电流表判别黑匣子元件性质。 2. 用交流电压、电流表及功率表分别测量R、L、C元件交流参数，讨论实验误差引起的原因。二、正弦电源下电路稳态特性的研究 1.用示波器分别观察R、L、C元件在正弦电源下响应的电压、电流波形。 2.用示波器分别观察R、L、C元件伏安关系曲线。 3. 用示波器分别观察RLC元件串联的在正弦电压情况下感性、容性和电阻性响应的电压、电流波形。实验员：黄X 余X 郭X 报告及其记录：郭X

（二）．实验目的： 1学习用示波器观察和分析RC，RL，RLC的电路的响应 2 通过电路方波响应波形的观察，判别元件性质 3 学会用电压、电流表判别黑匣子元件性质。 4 学习用三表法测量交流电路的参数及其误差分析 5 了解RLC元件在正弦电压情况下的电压电流波形 6.学习正确选用交流仪器和设备 7.掌握功率表、调压器的使用 8 综合运用所学知识，自主完成实验，提高科学素养，增加实验动手能力，提高积极思考问题解决问题的能力。 9.通过这次实验，增强了自信心，磨练战胜困难的毅力，提高解决问题的能力，通过这次实验，增进了对集体的参与意识与责任心，给今后的工作中带来大的帮助和借鉴。

（三）：实验原理一、R、L、C元件参数的测量 1. 调压器提供实验电压，电压表监测元件电压，电流表监测元件电流，在被测元件两端并接一只适当容量的试验电容器，若电流表读数增大则被测元件为容性；反之为感性。实验操作如【1——1】图接线实验结果据图将电压表和电流表的示数记录到表-1中由表格数据可知电路并入一个电容器后电流表的示数变小，故被测元件为感性。

简易位数字密码锁控制电路设计实验报告

目录一、前言 (2) 二、课设任务 (2) 三、方案设计、原理分析 (2) 四、译码电路设计 (8) 五、报警信号产生器 (10) 六、调试及结果 (12) 七、体会 (13)

一、前言本次课程设计的基本任务是着重提高学生在EDA知识学习与应用方面的实践技能。学生通过电路设计安装、调试、整理资料等环节，初步掌握工程设计方法和组织实践的基本技能，逐步熟悉开展科学实践的程序和方法。 EDA技术是电子信息类专业的一门新兴学科，是现代电子产品设计的核心，其任务是掌握在系统可编程逻辑器件及其应用设计技术，为电子产品开发研制打下坚实基础。本课程设计对学生有如下要求：根据设计任务和指标，初步电路；通过调查研究，设计计算，确定电路方案；选择元器件，在计算机上连好线路，独立进行试验，并通过调试、仿真、改进方案；分析实验结果，写出设计总结报告：学会自己分析，找出解决问题方法；对设计中遇到的问题，能独立思考、查阅资料，寻找答案。二、课设任务 1、14位数字密码分成高7位（DH6…DH0）和低7位（DL6…DL0），用数字逻辑开关预置，输出信号out为1表示开锁，否则关闭。 2、14位数字密码分时操作，先预置高7位，然后再置入低7位。 3、要求电路工作可靠，保密性强，开锁出错立即报警。 4、利用MAX plus2 软件进行设计、编译，并在FPGA芯片上实现。 5、简易14位数字密码锁模块的框图如下：三、方案设计、原理分析首先我是一班的三号，所以我的密码时0100010 0000011。我所做的设计是先把高七位输入锁存，然后在输入低七位，

最后判断密码是否正确，密码正确就开锁，密码错误就报警。数字密码锁控制电路的组成部分：YMQ模块， 1、IC9A的设计设计要求14位数字密码分时操作，先预置高七位0100010，而后置低七位0000011，首先可以使用寄存器将高七位存起来，而后与低七位一起进行译码，如果密码正确，输出OUT2为1，否则为0. 2、数字密码锁控制电路原理图：

北京邮电大学数字电路实验报告

北京邮电大学数字电路与逻辑设计实验实验报告实验名称：QuartusII原理图输入法设计与实现学院：北京邮电大学班级：姓名：学号：

一．实验名称和实验任务要求实验名称：QuartusII原理图输入法设计与实现实验目的：⑴熟悉用QuartusII原理图输入法进行电路设计和仿真。 ⑵掌握QuartusII图形模块单元的生成与调用； ⑶熟悉实验板的使用。实验任务要求：⑴掌握QuartusII的基础上，利用QuartusII用逻辑门设计实现一个半加器，生成新的半加器图像模块。 ⑵用实验内容（1）中生成的半加器模块以及逻辑门实现一个全加器，仿真验证其功能，并能下载到实验板上进行测试，要求用拨码开关设定输入信号，发光二级管显示输出信号。 ⑶用3线—8线译码器（74L138）和逻辑门实现要求的函数：CBA F+ C + =,仿真验证其 + B C B A A A B C 功能，，并能下载到实验板上进行测试，要求用拨码开关设定输入信号，发光二级管显示输出信号。二．设计思路和过程半加器的设计实现过程：⑴半加器的应有两个输入值，两个输出值。 a表示加数，b表示被加数，s表示半加和， co表示向高位的进位。

⑵由数字电路与逻辑设计理论知识可知 b a s ⊕=;b a co ?= 选择两个逻辑门：异或门和与门。a,b 为异或门和与门的输入，S 为异或门的输出，C 为与门的输出。 (3)利用QuartusII 仿真实现其逻辑功能，并生成新的半加器图形模块单元。 (4)下载到电路板，并检验是否正确。全加器的设计实现过程：⑴全加器可以由两个半加器和一个或门构成。全加器有三个输入值a,b,ci ，两个输出值s,co ：a 为被加数，b 为加数，ci 为低位向高位的进位。 ⑵全加器的逻辑表达式为： c b a s ⊕⊕= b a ci b a co ?+?⊕=)( ⑶利用全加器的逻辑表达式和半加器的逻辑功能，实现全加器。用3线—8线译码器（74L138）和逻辑门设计实现函数 CBA A B C A B C A B C F +++= 设计实现过程：⑴利用QuartusII 选择译码器（74L138）的图形模块

扩音机电路的综合测试实验报告

第二节预应力锚索施工实验报告课程名称：电路与电子技术实验Ⅱ 指导老师：张德华成绩：__________________ 实验名称：扩音机电路的综合测试实验类型：模拟电路实验一、实验目的和要求（必填）二、实验内容和原理（必填）三、主要仪器设备（必填）四、操作方法和实验步骤五、实验数据记录和处理六、实验结果与分析（必填）七、讨论、心得一、实验目的和要求 1.熟悉集成功放的基本特点； 2.了解放大电路的频率特性及音调控制原理； 3.学习扩音机电路的测试方法，测试各项指标及电路的音调控制特性； 4.学习手工焊接和电路布局、布线、组装方法； 5.提高电子电路的综合调试能力。二、实验内容和原理实验内容： 1.测量各级电路的静态工作点； 2.测试前置级、音调控制级、功率放大级的电压增益和整机增益； 3.测量各项指标： ⑴最大不失真输出电压V omax ； ⑵输入灵敏度V imax ； ⑶最大输出功率P o ； 4.整机电路的频率响应； 5.整机高低音控制特性； 6.噪声电压V N ； 7.听音实验。实验原理： 1.整机电路原理图：专业：自动化（电气）姓名：冷嘉昱学号：3140100926 日期：2016.5.11&5.18 地点：东三211桌号F-2 装订线

2.前置级电路：由A 1组成的前置放大电路是一个同相输入比例放大器，电路的闭环特性如下：理想闭环电压增益：输入电阻R if = R 1，输出电阻R of = 0 扩音机电路的增益是很高的，而扩音机的噪声主要取决于前置放大器的性能。为了减小前置级放大器的噪声，第一级要选用低噪声的运放。另外，如输入线的屏蔽情况，地线的安装等等都对噪声有很大影响。 3.音调控制级电路：常用的音调控制电路有三种形式，一是衰减式RC 音调控制电路，其调节范围宽，但容易产生失真；另一种是反馈型音调控制电路，其调节范围小一些，但失真小；第三种是混合式音调控制电路，其电路复杂，多用于高级收录机。为使电路简单而失真又小，本音调控制电路中采用了由阻容网络组成的RC 型负反馈音调控制电路。它是通过不同的负反馈网络和输入网络造成放大器闭环放大倍数随信号频率不同而改变，从而达到音调控制的目的。装订线

集成门电路功能测试(三态门)

集成门电路功能测试实验报告一实验内容 1 三态门的静态逻辑功能测试。 2 动态测试三台门。并画出三态门的输出特性曲线。输入为CP矩形波。 3 测试三态门的传输延迟时间。 4 动态测试三态门的电压传输特性曲线。输入为三角波。二实验条件硬件基础实验箱，函数信号发生器，双踪示波器，数字万用表，74LS125。三实验原理 1 首先测试实验箱上提供的频率电源参数是否正确。打开实验箱电源，把分别把5MHz的脉冲接入红表笔上，黑表笔接地。观察示波器显示波形的频率是否为5MHz，经过观察计算，波形频率接近5M。误差很小，从下图可以看出,ch1为输入波形一个周期占四个格子，可计算得到f=5MHz。 2 三态门的静态逻辑功能测试。(后面四个实验都是通过示波器在同一时刻测试 3动态测试三台门。并画出三态门的输出特性曲线。输入为CP矩形波。使能端无效是波形：

使能端有效时输出波形 4 测试三态门的传输延迟时间。通过测量同一时刻的输入输出波形，可以观察到三态门的输出延迟。得到波形图为

CH1，CH2分别为输入输出波形，可以看出在上升沿的输出延迟为10ns 然而下降沿的时候的截图已经丢失了，依稀记得在实验时候，测得是数据下降沿的输出延迟与上升沿的不一致，并且比上升沿的短。为9.6ns，其传输延迟为两个延迟的平均值9.8ns。 5 测试三态门的电压传输特性曲线。输入为三角波。得到输入输出波形为：CH1为输入，CH2为输出。

得到阀值电压为0.92V。四总结这次实验基本上和上次实验的方法一样，没遇到什么大的问题。就是还是粗心。五评价实验效果挺好。巩固了对逻辑器件的功能测试的方法和操作。

数字电路实验报告

数字电路实验报告姓名：张珂班级：10级8班学号：2010302540224

实验一：组合逻辑电路分析一．实验用集成电路引脚图 1．74LS00集成电路 2．74LS20集成电路二、实验内容 1、组合逻辑电路分析逻辑原理图如下：

U1A 74LS00N U2B 74LS00N U3C 74LS00N X1 2.5 V J1 Key = Space J2 Key = Space J3 Key = Space J4 Key = Space VCC 5V GND 图1.1组合逻辑电路分析电路图说明：ABCD 按逻辑开关“1”表示高电平，“0”表示低电平；逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。真值表如下： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 表1.1 组合逻辑电路分析真值表实验分析：由实验逻辑电路图可知：输出X1=AB CD =AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。 2、密码锁问题：密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。

试分析下图中密码锁的密码ABCD 是什么？密码锁逻辑原理图如下： U1A 74LS00N U2B 74LS00N U3C 74LS00N U4D 74LS00N U5D 74LS00N U6A 74LS00N U7A 74LS00N U8A 74LS20D GND VCC 5V J1 Key = Space J2 Key = Space J3 Key = Space J4 Key = Space VCC 5V X1 2.5 V X2 2.5 V 图 2 密码锁电路分析实验真值表记录如下：实验真值表 A B C D X1 X2 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 1 1 1 0 1 表1.2 密码锁电路分析真值表实验分析：由真值表（表1.2）可知：当ABCD 为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。由此可见，该密码锁的密码ABCD 为1001.因而，可以得到：X1=ABCD ，X2=1X 。

电工电子综合实验1--裂相电路仿真实验报告格 2

电子电工综合实验论文专题：裂相（分相）电路院系：自动化学院专业：电气工程及其自动化姓名：小格子学号：指导老师：徐行健

裂相(分相)电路摘要: 本实验通过仿真软件Mulitinism7，研究如何将一个单相的交流分裂成多相交流电源的问题。用如下理论依据：电容、电感元件两端的电压和电流相位差是90度，将这种元件和与之串联的电阻当作电源，这样就可以把单相交流源分裂成两相交流电源、三相电源。同时本实验还研究了裂相后的电源接不同的负载时电压、功率的变化。得到如下结论： 1.裂相后的电源接相等负载时两端的电压和负载值成正相关关系； 2.接适当的负载，裂相后的电路负载消耗的功率将远大于电源消耗的功率； 3.负载为感性时，两实验得到的曲线差别较小，反之，则较大。关键词：分相两相三相负载功率阻性容性感性引言根据电路理论可知，电容元件和电感元件最容易改变交流电的相位，又因它们不消耗能量，可用作裂相电路的裂相元件。所谓裂相，就是将适当的电容、电感与三相对称负载相配接，使三相负载从单相电源获得三相对称电压。而生活和工作中一般没有三相动力电源,只有单相电源,如何利用单相电源为三相负载供电,就成了值得深入研究的问题了。正文 1．实验材料与设置装备本实验是理想状态下的实验，所有数据都通过在电路专用软件Multisim 7中模拟实验测得的；所有实验器材为（均为理想器材）实验原理： (1). 将单相电源分裂成两相电源的电路结构设计把电源U1分裂成U1和U2输出电压，如下图所示为RC桥式分相电压原理，可以把输入电压分成两个有效值相等，相位相差90度的两个电压源。上图中输出电压U1和U2与US之比为

东南大学门电路和组合逻辑电路实验报告材料实用模板.

东南大学电工电子实验中心实验报告课程名称: 第次实验实验名称: 院 (系 :专业: 姓名:学号: 实验室 : 实验组别: 同组人员:实验时间:年月日评定成绩:审阅教师: 一、实验目的二、实验原理三、预习思考题 1、下图中的两个电路在实际工程中经常用到,其中反相器为 74LS04,电路中的电阻起到了保证输出电平的作用。分析电路原理,并根据器件的直流特性计算电阻值的取值范围。

N 个 N 个 (a (b 答:①电路 (a使用条件是驱动门电路固定输出为低电平 ②电路 (b使用条件是驱动门电路固定输出为高电平 2、下图中的电阻起到了限制前一级输出电流的作用,根据器件的直流特性计算电阻值的取值范围。 N 个答: 3、图 2.4.1 用上拉电阻抬高输出电平中, R 的取值必须根据器件的静态直流特性来计

算,试计算 R 的取值范围。 5 V 图 2.4.1 用上拉电阻抬高输出电平答: 4、图 2.4.3(a中 OC 外接上拉电阻的值必须取的合适,试计算在这个电路中 R 的取值范围。 (a OC 门做驱动答:

5、下图中 A 、 B 、 C 三个信号经过不同的传输路径传送到与门的输入端,其中计数器为顺序循环计数, 即从 000顺序计到 111, C 为高位, A 为低位。 A 、 B 、 C 的传输延分别为 9.5nS 、 7.1nS 和 2nS 。试分析这个电路在哪些情况下会出现竞争-冒险,产生的毛刺宽度分别是多少。答: 四、实验内容必做实验: A 2.5节实验:门电路静态特性的测试内容 7. 用 OC 门实现三路信号分时传送的总线结构框图如图 2.5.4所示, 功能如表 2.5.2所示。 (注意 OC 门必须外接负载电阻和电源, E C 取 5V D 2 D 1 D 0 图 2.5.4 三路分时总线原理框图①查询相关器件的数据手册,计算 OC 门外接负载电阻的取值范围,选择适中的电阻值,连接电路。

数字电路实验报告——译码器

第五次试验报告实验五译码器一、实验目的要求 1、熟悉中规模集成电路T4138译码器的工作原理与逻辑功能 2、掌握译码器的应用二、实验仪器、设备直流稳压电源、电子电路调试器、万用表、两个T4138、74LS20 三、实验线路、原理框图 1、T4138的逻辑符号 T4138是一个3线—8线译码器，它是一种通用译码器，其逻辑符号如图1所示。图1 其中，A 2、A 1、A 0是地址输入端，Y 0、Y 1、Y 2、Y 3、Y 4、Y 5、Y 6、Y 7是译码输出端，S 1、 S 2、S 3是使能端，当S 1=1， S 2+S 3=0时，器件使能。 2、T4138的管脚排列 T4138的管脚排列如图2所示：图2 3、T4138的逻辑功能 T4138的功能表如下表所示： Y Y Y Y Y Y Y 32 （a ）原SJ 符号（b ）GB 符号

3线—8线译码器实际上是一个负脉冲输出的脉冲分配器。若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器。 4、用T4138实现一个逻辑函数译码器的每一路输出，实际上是地址码的一个最小项的反变量，利用其中一部分输出端输出的与非关系，也就是它们相应最小项的或逻辑表达式，能方便地实现逻辑函数。本试验要求实现以下逻辑函数： Y=AB C +A B C+A BC+ABC=ABC BC A C B A C AB ???=7356Y Y Y Y 用T4138和74LS20实现以上逻辑函数，实验线路见下图（图3）：图3 5，用两个3线—8线译码器组成一个4线—16线的译码器 4线—16线的真值表为： “0Y

三态输出电路

三态输出电路就是具有高电平、低电平和高阻抗三种输出状态的门电路,又称三态门输出电路。在固态机互联板电路，“I／O”板电路中，除了以上几种组合门电路，三态门电路也是必不可少的。一、电路组成三态门电路主要有TTL三态门电路和CMOS三态门电路. 不难看出，二种输出三态门电路都是在普通门电路的基础上附加控制电路而构成. 二、工作原理 (1)TTL三态门电路工作原理图1给出了三态门的电路结构图及图形符号。其中控制端·EN为低电平时(面=口／，P点为高电平，二极管D截止，电路工作状态和普通的与非门没有区别。这时Y=·A’B，可能是高电子也可能是低电平，视A、B的状态而定。而当控制端EN为高电平时(EN=1)，P点为低电平，它控制T1发射极，把VBl钳位在1V，使T，、T5载止。同时二极管D导通，T4的基极电位被钳在1V，使T4载止。由于T4、T5同时载止，所以输出端呈高阻状态o (2)图2中是将CMOS反相器的输出端同一个模拟开关相串联，即可组成三态门。图中T，、T2组成反相器，TG和反相器3组成模拟开关，其工作原理是：当控制端电压Ve =1时，由于模拟开关断开，输出端与电源Vm，输出端与地都相当于开路，故呈现高阻抗状态。当Ve=OV时，模拟开关闭合，输出电压VY取决于反相器的输入电压。若V4= OV，则T1截止，T2导通，VY=VDD，输出高电平；若Va=1，则Tl导通，T2载止，VY=OV，输出低电平。上述电路中，控制端EN为低电平时与非门处于工作状态，所以该电路为低电平有效同样还有高电平有效控制电路。三、三态门电路的应用 (1)多路信号分时传递在一些复杂的数字系统(象固态机的互联板，U0板等)中，为了减少各个单元电路之间连线的数目，希望能在同一条导线上分时传递若干个门电路的输出信号。这时可采用图3所示的连接方式。图中G1-Gn。均为三态与非门。只要在工作时控制各个门的En端轮流等于“1”，而且任何时候仅有一个等于“1”就可以把各个门的输出信号轮流送到公共的传输线一总线上而互不干扰。 (2)用作双向传输的总线接收器利用三态输出门电路还能实现数据的双向传输。固态机数据传送这种功能也是常用的。在图4电路中，当E。=1时，C：工作而C2为高阻抗，数据D。经C1反相后送到总线上去。当皿=0时，C2工作而C1为高阻抗，来自总线的数据经C2反相后由D，送出。三态输出门电路（TS（Three-state output Gate）门）

集成电路综合实验报告

集成电路设计综合实验题目：集成电路设计综合实验班级：微电子学1201 姓名：学号：

集成电路设计综合实验报告一、实验目的 1、培养从版图提取电路的能力 2、学习版图设计的方法和技巧 3、复习和巩固基本的数字单元电路设计 4、学习并掌握集成电路设计流程二、实验内容 1. 反向提取给定电路模块（如下图1所示），要求画出电路原理图，分析出其所完成的逻辑功能，并进行仿真验证；再画出该电路的版图，完成DRC验证。图1 1.1 查阅相关资料，反向提取给定电路模块，并且将其整理、合理布局。 1.2 建立自己的library和Schematic View（电路图如下图2所示）。图2 1.3 进行仿真验证，并分析其所完成的逻辑功能（仿真波形如下图3所示）。

图3 由仿真波形分析其功能为D锁存器。锁存器:对脉冲电平敏感，在时钟脉冲的电平作用下改变状态。锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，当锁存器处于使能状态时，输出才会随着数据输入发生变化。简单地说，它有两个输入，分别是一个有效信号EN,一个输入数据信号DATA_IN，它有一个输出Q，它的功能就是在EN有效的时候把DATA_IN的值传给Q，也就是锁存的过程。只有在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号。其中使能端A 加入CP信号，C为数据信号。输出控制信号为0时，锁存器的数据通过三态门进行输出。所谓锁存器，就是输出端的状态不会随输入端的状态变化而变化，仅在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号到来时才改变。锁存，就是把信号暂存以维持某种电平状态。 1.4 生成Symbol测试电路如下(图4所示) 图4

数字逻辑电路实验报告

. .. 数字逻辑电路设计 --多功能数字钟学院：计算机科学与通信工程专业：：学号：指导老师：

多功能数字钟一、设计任务及要求（1）拥有正常的时、分、秒计时功能。（2）能利用实验板上的按键实现校时、校分及清零功能。（3）能利用实验板上的扬声器做整点报时。（4）闹钟功能（5）在MAXPLUS II 中采用层次化设计方法进行设计。（6）在完成全部电路设计后在实验板上下载，验证设计课题的正确性。二、多功能数字钟的总体设计和顶层原理图作为根据总体设计框图，可以将整个系统分为六个模块来实现，分别是计时模块、校时模块、整点报时模块、分频模块、动态显示模块及闹钟模块。

（1）计时模块该模块使用74LS160构成的一个二十四进制和两个六十进制计数器级联，构成数字钟的基本框架。二十四进制计数器用于计时，六十进制计数器用于计分和秒。只要给秒计数器一个1HZ的时钟脉冲，则可以进行正常计时。分计数器以秒计数器的进位作为计数脉冲。用两个74160连成24进制的计数器，原图及生成的器件如下：生成的二十四进制计数器注：利用使能端，时钟信号，清零以及预置数功能连成24进制。

用两个74160连成的60进制计数器，原图及生成的器件如下：生成的六十进制计数器（2）校时模块校时模块设计要求实现校时，校分以及清零功能。 *按下校时键，小时计数器迅速递增以调至所需要的小时位。 *按下校分键，分计数器迅速递增以调至所需要的分位。 *按下清零键，将秒计数器清零。注意事项：①在校分时，分计数器的计数不应对小时位产生影响，因而需要屏蔽此时分计数器的进位信号以防止小时计数器计数。 ②利用D触发器进行按键抖动的消除，因为D触发器是边沿触发，在除去时钟边沿到来前一瞬间之外的绝大部分时间都不接受输入，

三态逻辑与非门基本输出状态及其应用电路解析

三态逻辑与非门基本输出状态及其应用电路解析我们常说三态门，那么三态门到底是什么呢？三态又指的是哪三态呢？别急，接下来我会你具体讲解什么是三态门，以及它的应用电路解析。什么是三态门?三态门，是指逻辑门的输出除有高、低电平两种状态外，还有第三种状态——高阻状态的门电路高阻态相当于隔断状态。三态门都有一个EN控制使能端，来控制门电路的通断。可以具备这三种状态的器件就叫做三态（门，总线，。..。..）。举例来说：内存里面的一个存储单元，读写控制线处于低电位时，存储单元被打开，可以向里面写入；当处于高电位时，可以读出，但是不读不写，就要用高电阻态，既不是＋5v，也不是0v 计算机里面用1和0表示是，非两种逻辑，但是，有时候，这是不够的，比如说，他不够富有但是他也不一定穷啊，她不漂亮，但也不一定丑啊，处于这两个极端的中间，就用那个既不是＋也不是―的中间态表示，叫做高阻态。高电平，低电平可以由内部电路拉高和拉低。而高阻态时引脚对地电阻无穷，此时读引脚电平时可以读到真实的电平值。高阻态的重要作用就是I/O（输入/输出）口在输入时读入外部电平用. 1. 三态门的特点三态输出门又称三态电路。它与一般门电路不同，它的输出端除了出现高电平、低电平外，还可以出现第三个状态，即高阻态，亦称禁止态，但并不是3个逻辑值电路。 2. 三态逻辑与非门三态逻辑与非门如图Z1123所示。这个电路实际上是由两个与非门加上一个二极管D2组成。虚线右半部分是一个带有源泄放电路的与非门，称为数据传输部分，T5管的uI1、uI2称为数据输入端。而虚线左半部分是状态控制部分，它是个非门，它的输入端C称为控制端，或称许可输入端、使能端。当C端接低电平时，T4输出一个高电平给T5 ，使虚线右半部分处于工作状态，这样，电

北京邮电大学电路实验报告-(小彩灯)

电子电路综合实验报告课题名称：基于运算放大器的彩灯显示电路的设计与实现姓名：班级：学号：一、摘要：运用运算放大器设计一个彩灯显示电路，通过迟滞电压比较器和反向积分器构成方波—三角波发生器，三角波送入比较器与一系列直流电平比较，比较器输出端会分别输出高电平和低电平，从而顺序点亮或熄灭接在比较器输出端的发光管。关键字：模拟电路，高低电平，运算放大器，振荡，比较二、设计任务要求：利用运算放大器LM324设计一个彩灯显示电路，让排成一排的5个红色发光二极管(R1～R5)重复地依次点亮再依次熄灭（全灭→R1→R1R2→R1R2R3→R1R2R3R4→R1R2R3R4R5→R1R2R3R4→R1R2R3→R1R2→R1→全灭），同时让排成一排的6个绿色发光二极管（G1～G6）单光

三角波振荡电路可以采用如图2-28所示电路，这是一种常见的由集成运算放大器构成的方波和三角波发生器电路，图2-28中运放A1接成迟滞电压比较器，A2接成反相输入式积分器，积分器的输入电压取自迟滞电压比较器的输出，迟滞电压比较器的输入信号来自积分器的输出。假设迟滞电压比较器输出U o1初始值为高电平，该高电平经过积分器在U o2端得到线性下降的输出信号，此线性下降的信号又反馈至迟滞电压比较器的输入端，当其下降至比较器的下门限电压U th-时，比较器的输出发生跳变，由高电平跳变为低电平，该低电平经过积分器在U o2端得到线性上升的输出信号，此线性上升的信号又反馈至迟

滞电压比较器的输入端，当其上升至比较器的上门限电压U th+时，比较器的输出发生跳变，由低电平跳变为高电平，此后，不断重复上述过程，从而在迟滞电压比较器的输出端U o1得到方波信号，在反向积分器的输出端U o2得到三角波信号。假设稳压管反向击穿时的稳定电压为U Z，正向导通电压为U D，由理论分析可知，该电路方波和三角波的输出幅度分别为：式（5）中R P2为电位器R P动头2端对地电阻，R P1为电位器1端对地的电阻。由上述各式可知，该电路输出方波的幅度由稳压管的稳压值和正向导通电压决定，三角波的输出幅度决定于稳压管的稳压值和正向导通电压以及反馈比R1/R f，而振荡频率与稳压管的稳压值和正向导通电压无关，因此，通过调换具有不同稳压值和正向导通电压的稳压管可以成比例地改变方波和三角波的幅度而不改变振荡频率。电位器的滑动比R P2/R P1和积分器的积分时间常数R2C的改变只影响振荡频率而不影响振荡幅度，而反馈比R1/R f的改变会使振荡频率和振荡幅度同时发生变化。因此，一般用改变积分时间常数的方法进行频段的转换，用调节电位器滑动头的位置来进行频段内的频率调节。

数字电路实验报告3

数字电路实验报告3 暨南大学本科实验报告专用纸课程名称数字逻辑电路实验成绩评定实验项目名称三态门特性研究和典型应用指导教师实验项目编号 0806003803实验项目类型验证型实验地点 B406 学生姓名学号学院电气信息学院系专业电子信息科学与技术实验时间 2013 年5 月27日上午～月日午温度℃湿度三态门特性研究和典型应用一、实验目的 1.学习应用实验的方法分析组合逻辑电路功能。 2.熟悉三态门逻辑特性和使用方法。 3.掌握三态门的典型应用，熟悉三态门输出控制和构成总线的应用。 4.学习数字系统综合实验平台可编辑数字波形发生器使用方法。二、实验器件、仪器和设备 1. 4双输入与非门74LS00 1片 2. 4三态输出缓冲器74LS125 1片 3. 4异或门74LS86 1片 4. 数字万用表UT56 1台 5. TDS－4数字系统综合实验平台 1台 6. PC机（数字信号显示仪） 1台 7. GOS－6051示波器 1台芯片引脚图三、实验步骤和测试分析 1、三态门逻辑特性测试（用表格记录测试数据） ①74LS125三态门的输出负载为74LS00一个与非门输入端。 74LS00同一个与非门的另一个输入端接低电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。同时测试74LS125三态输出时74LS00输出值。测试电路图及数据表格如下页所示。 ②74LS125三态门的输出负载为74LS00一个与非门输入端。 74LS00同一个与非门的另一个输入端接高电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。同时测试74LS125三态输出时74LS00输出值。

数字电路组合逻辑电路设计实验报告

数字电路组合逻辑电路设计实验报告 The Standardization Office was revised on the afternoon of December 13, 2020

实验三组合逻辑电路设计（含门电路功能测试）

一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测

出门电路的输出响应。动态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。整个测试过程包括静态、动态和主要参数测试三部分。表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。

电路综合设计实验-设计实验2-实验报告

设计实验2:多功能函数信号发生器一、摘要任意波形发生器是不断发展的数字信号处理技术和大规模集成电路工艺孕育出来的一种新型测量仪器，能够满足人们对各种复杂信号或特殊信号的需求，代表了信号源的发展方向。可编程门阵列（FPGA）具有高集成度、高速度、可重构等特性。使用FPGA来开发数字电路，可以大大缩短设计时间，减小印制电路板的面积，提高系统的可靠性和灵活性。此次实验我们采用DE0-CV开发板，实现函数信号发生器，根据按键选择生产正弦波信号、方波信号、三角信号。频率范围为10KHz~300KHz，频率稳定度≤10-4，频率最小不进10kHz。提供DAC0832，LM358。二、正文 1.方案论证基于实验要求，我们选择了老师提供的数模转换芯片DAC0832，运算放大器LM358以及DE0-CV开发板来实现函数信号发生器。 DAC0832是基于先进CMOS/Si-Cr技术的八位乘法数模转换器，它被设计用来与8080，8048,8085，Z80和其他的主流的微处理器进行直接交互。一个沉积硅铬R-2R 电阻梯形网络将参考电流进行分流同时为这个电路提供一个非常完美的温度期望的跟踪特性（0.05%的全温度范围过温最大线性误差）。该电路使用互补金属氧化物半导体电

流开关和控制逻辑来实现低功率消耗和较低的输出泄露电流误差。在一些特殊的电路系统中，一般会使用晶体管晶体管逻辑电路（TTL）提高逻辑输入电压电平的兼容性。另外，双缓冲区的存在允许这些DAC数模转换器在保持一下个数字词的同时输出一个与当时的数字词对应的电压。DAC0830系列数模转换器是八位可兼容微处理器为核心的DAC数模转换器大家族的一员。 LM358是双运算放大器。内部包括有两个独立的、高增益、内部频率补偿的双运算放大器，适合于电源电压范围很宽的单电源使用，也适用于双电源工作模式，在推荐的工作条件下，电源电流与电源电压无关。它的使用范围包括传感放大器、直流增益模块和其他所有可用单电源供电的使用运算放大器的场合。LM358的封装形式有塑封8引线双列直插式和贴片式。本次实验选用的FPGA是Altera公司Cyclone系列FPGA芯片。Cyclone V系列器件延续了前几代Cyclone系列器件的成功，提供针对低成本应用的用户定制FPGA特性，支持常见的各种外部存储器接口和I/O协议，并且含有丰富的存储器和嵌入式乘法器，这些内嵌的存储器使我们在设计硬件电路时省去了外部存储器，节省了资源，而

数字逻辑实验报告

数字逻辑实验报告实验一器件认知及基本逻辑门逻辑功能测试一、实验目的 1. 认知逻辑器件的外形和引脚的排列。 2．掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。 3．熟悉TTL中、小规模集成电路的使用方法。 4. 对逻辑器件的逻辑功能进行测试和验证。 5. 掌握"Dais数字电路实验系统”仪器的使用方法。二、实验所用器件和设备 1．二输入四与非门74LS00 1片 2．二输入四或非门74LS28 1片 3. 二输入四异或门74LS86 1片 4．Dais数字电路实验系统1台 5．万用表1个三、实验内容 1．测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。 2. 测试二输入四或非门74LS28一个或非门的输入和输出之间的逻辑关系。 3．测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。四、实验提示． 1. 将被测器件插人实验台上的集成块插座中。 2．将器件的引脚7与“地(GND)”连接，将器件的14引脚与+5V连接。 3．用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平为“0”或为“1”。 4. 将被测器件的输出引脚与实验台上的电平指示灯（即发光二极管）连接。指示灯亮表示输出电平为“1”，指示灯灭表示输出电平为“0”。五、实验报告要求 1．画出三个实验的接线图。 2．用真值表表示出实验结果。实验二用全与非门构成全加器一、实验目的 1. 掌握全加器的逻辑功能和真值表。

2．掌握用全与非门构成全加器的方法。二、实验所用器件和设备 1. 二输入四与非门74LS00 2片 2．三输入三与非门74LS10 1片 3．六反相器74LS04 1片 4. Dais数字电路实验系统1台三.实验内容 1．画出全加器的电路图。 2．全与非门构成全加器，并搭出电路。四．实验提示二输入四与非门74LS00 中的任一个与非门二输入端连在一起时，此与非门即可当成非门使用。五．实验报告要求 1．用真值表形式说明全加器的功能。 2．画出用全与非门构成的全加器的电路图。实验三三态门实验一、实验目的 I．掌握三态门逻辑功能和使用方法。 2．掌握用三态门构成总线的特点和方法。二、实验所用器件和设备 1．四2输入正与非门74LS00 1片 2．三态输出的四总线缓冲门74LS125 1片 3．万用表l个 4.Dais数字电路实验系统1台三、实验内容 1．74LS125三态门的输出负载为74LS00一个与非门输入端。74LS00同一个与非门的另一个输入端接低电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。同时测试74LS125三态输出时74LS00输出值。

数字电子技术实验报告汇总

《数字电子技术》实验报告实验序号：01 实验项目名称：门电路逻辑功能及测试学号姓名专业、班级实验地点物联网实验室指导教师时间2016.9.19 一、实验目的 1. 熟悉门电路的逻辑功能、逻辑表达式、逻辑符号、等效逻辑图。 2. 掌握数字电路实验箱及示波器的使用方法。 3、学会检测基本门电路的方法。二、实验仪器及材料 1、仪器设备：双踪示波器、数字万用表、数字电路实验箱 2. 器件： 74LS00 二输入端四与非门2片 74LS20 四输入端双与非门1片 74LS86 二输入端四异或门1片三、预习要求 1. 预习门电路相应的逻辑表达式。 2. 熟悉所用集成电路的引脚排列及用途。四、实验内容及步骤实验前按数字电路实验箱使用说明书先检查电源是否正常，然后选择实验用的集成块芯片插入实验箱中对应的IC座，按自己设计的实验接线图接好连线。注意集成块芯片不能插反。线接好后经实验指导教师检查无误方可通电实验。实验中

1.与非门电路逻辑功能的测试（1）选用双四输入与非门74LS20一片，插入数字电路实验箱中对应的IC座，按图1.1接线、输入端1、2、4、5、分别接到K1~K4的逻辑开关输出插口，输出端接电平显图 1.1 示发光二极管D1~D4任意一个。（2）将逻辑开关按表1.1的状态，分别测输出电压及逻辑状态。表1.1 输入输出 1(k1) 2(k2) 4(k3) 5(k4) Y 电压值（v） H H H H 0 0 L H H H 1 1 L L H H 1 1 L L L H 1 1 L L L L 1 1 2. 异或门逻辑功能的测试

图 1.2 （1）选二输入四异或门电路74LS86，按图1.2接线，输入端1、2、4、5接逻辑开关(K1~K4)，输出端A、B、Y接电平显示发光二极管。（2）将逻辑开关按表1.2的状态，将结果填入表中。表1.2 输入输出 1(K1) 2(K2) 4(K35(K4) A B Y 电压（V） L H H H H L L L H H H H L L L H H L L L L L H H 1 1 1 1 1 1 1 1

电子电路综合实验报告

电子电路实验3 综合设计总结报告题目：波形发生器班级：20110513 学号：2011051316 姓名：仲云龙成绩：日期：2014.3.31-2014.4.4

一、摘要波形发生器作为一种常用的信号源，是现代测试领域内应用最为广泛的通用仪器之一。在研制、生产、测试和维修各种电子元件、部件以及整机设备时，都需要信号源，由它产生不同频率不同波形的电压、电流信号并加到被测器件或设备上，用其他仪器观察、测量被测仪器的输出响应，以分析确定它们的性能参数。波形发生器是电子测量领域中最基本、应用最广泛的一类电子仪器。它可以产生多种波形信号，如正弦波、三角波、方波等，因而广泛用于通信、雷达、导航等领域。二、设计任务 2.1 设计选题选题七波形发生器 2.2 设计任务要求（1）同时四通道输出，每通道输出矩形波、锯齿波、正弦波Ⅰ、正弦波Ⅱ中的一种波形，每通道输出的负载电阻均为1K欧姆。（2）四种波形的频率关系为1:1:1:3（三次谐波），矩形波、锯齿波、正弦波Ⅰ输出频率范围为8 kHz—10kHz，正弦波Ⅱ输出频率范围为24 kHz—30kHz；矩形波和锯齿波输出电压幅度峰峰值为1V，正弦波Ⅰ、Ⅱ输出幅度为峰峰值2V。（3）频率误差不大于5%，矩形波，锯齿波，正弦波Ⅰ通带内输出电压幅度峰峰值误差不大于5%，正弦波Ⅱ通带内输出电压幅度峰峰值误差不大于10%，矩形波占空比在0～1范围内可调。（4）电源只能选用+9V单电源，由稳压电源供给，不得使用额外电源。

三、方案论证 1.利用555多谐振荡器6管脚产生8kHz三角波，3管脚Vpp为1V的8kHz的方波。 2.三角波通过滞回比较器和衰减网络产生8kHzVpp为1V的方波。 3.方波通过反向积分电路产生8kHzVpp为1V的三角波。 4.方波通过二阶低通滤波器产生8kHz低通正弦波。 5.方波通过带通滤波器产生中心频率为27kHz的正弦波。系统方框图见图1 图1 系统方框图此方案可以满足本选题技术指标，分五个模块实现产生所需的波形，而且电路模块清晰，容易调试，电路结构简单容易实现。