Si衬底LED芯片制造和封装技术

Si衬底LED芯片制造和封装技术
Si衬底LED芯片制造和封装技术

Si衬底LED芯片制造和封装技术

(2011-10-17 11:52:22)

转载

标签:

杂谈

引言

1993年世界上第一只GaN基蓝色led问世以来,LED制造技术的发展令人瞩目。目前国际上商品化的GaN基LED均是在蓝宝石衬底或SiC衬底上制造的。但蓝宝石由于硬度高、导电性和导热性差等原因,对后期器件加工和应用带来很多不便,SiC同样存在硬度高且成本昂贵的不足之处,而价格相对便宜的si衬底由于有着优良的导热导电性能和成熟的器件加工工艺等优势,因此Si衬底GaN基LED制造技术受到业界的普遍关注。

目前日本日亚公司垄断了蓝宝石衬底上GaN基LED专利技术,美国CREE公司垄断了SiC衬底上GaN基LED专利技术。因此,研发其他衬底上的GaN基LED生产技术成为国际上的一个热点。

1 Si衬底LED芯片制造

1.1 技术路线

在si衬底上生长GaN,制作LED蓝光芯片。

工艺流程:在si衬底上生长AlN缓冲层→生长n型GaN→生长InGaN多量子阱发光层→生长P型AlGaN层→生长p型GaN层→键合带Ag反光层并形成p型欧姆接触电极→剥离衬底并去除缓冲层→制作n型掺si层的欧姆接触电极→合金→钝化→划片→测试→包装。

1.2 主要制造工艺

si衬底GaN基LED芯片结构图见图1。

图1 si衬底GaN基LED芯片结构图

从结构图中看出,si衬底芯片为倒装薄膜结构,从下至上依次为背面Au电极、si基板、粘接金属、金属反射镜(P欧姆电极)、GaN外延层、粗化表面和Au电极。这种结构芯片电流垂直分布,衬底热导率高,可靠性高;发光层背面为金属反射镜,表面有粗化结构,取光效率高。

1.3 关键技术及创新性

用Si作GaN发光二极管衬底,虽然使LED的制造成本大大降低,也解决了专利垄断问题,然而与蓝宝石和SiC相比,在Si衬底上生长GaN更为困难,因为这两者之间的热失配和晶格失配更大,si与GaN的热膨胀系数差别也将导致GaN膜出现龟裂,晶格常数差会在GaN外延层中造成高的位错密度;另外si衬底LED还可能因为si与GaN之问有0.5 v 的异质势垒而使开启电压升高以及晶体完整性差造成P型掺杂效率低,导致串联电阻增大,还有si吸收可见光会降低LED的外量子效率。

因此,针对上述问题,深入研究和采用了发光层位错密度控制技术、化学剥离衬底转移技术、高可靠性高反光特性的P型GaN欧姆电极制备技术及键合技术、高出光效率的外延材料表面粗化技术、衬底图形化技术、优化的垂直结构芯片设计技术,在大量的试验和探索中,解决了许多技术难题,最终成功制备出尺寸1 mln×1 mm,350 mA下光输出功率大于380 mW、发光波长451 nm、工作电压3.2 V的蓝色发光芯片,完成课题规定的指标。采用的关键技术及技术创新性有以下几个方面。

(1)采用多种在线控制技术,降低了外延材料中的刃位错和螺位错,改善了si与CaN 两者之间的热失配和晶格失配,解决了GaN单晶膜的龟裂问题,获得了厚度大于4 m的无裂纹GaN外延膜。

(2)通过引入A1N,A1GaN多层缓冲层,大大缓解了si衬底上外延GaN材料的应力,提高了晶体质量,从而提高了发光效率。

(3)通过优化设计n.GaN层中Si浓度结构及量子阱/垒之间的界面生长条件,减小了芯片的反向漏电流并提高了芯片的抗静电性能。

(4)通过调节P型层镁浓度结构,降低了器件的工作电压;通过优化P型GaN的厚度,改善了芯片的取光效率。

(5)通过优化外延层结构及掺杂分布,减小串联电阻,降低工作电压,减少热产生率,提升了LED的工作效率并改善器件的可靠性。

(6)采用多层金属结构,同时兼顾欧姆接触、反光特性、粘接特性和可靠性,优化焊接技术,解决了银反射镜与p-GaN粘附不牢且接触电阻大的问题。

(7)优选了多种焊接金属,优化焊接条件,成功获得了GaN薄膜和导电Si基板之间的牢固结合,解决了该过程中产生的裂纹问题。

(8)通过湿法和干法相结合的表面粗化,减少了内部全反射和波导效应引起的光损失,提高LED的外量子效率,使器件获得了较高的出光效率。

(9)解决了GaN表面粗化深度不够且粗化不均匀的问题,解决了粗化表面清洗不干净的难题并优化了N电极的金属结构,在粗化的N极性n.GaN表面获得了低阻且稳定的欧姆接触。

2 Si衬底LED封装技术

2.1 技术路线

采用蓝光LED激发YAG/硅酸盐/氮氧化物多基色体系荧光粉,发射黄、绿、红光,合成白光的技术路线。

工艺流程:在金属支架/陶瓷支架上装配蓝光LED芯片(导电胶粘结工艺)一键合(金丝球焊工艺)一荧光胶涂覆(自动化图形点胶/自动喷射工艺)一si胶封装(模具灌胶工艺)一切筋一测试一包装。

2.2 主要封装工艺

Si衬底的功率型GaN基LED封装采用仿流明的支架封装形式,其外形有朗柏型、矩形和双翼型。其制作过程为:使用导热系数较高的194合金金属支架,先将LED芯片粘接在金属支架的反光杯底部,再通过键合工艺将金属引线连接LED芯片与金属支架电极,完成电气连接,最后用有机封装材料(如si胶)覆盖芯片和电极引线,形成封装保护和光学通道。这种封装对于取光效率、散热性能、加大工作电流密度的设计都是最佳的。其主要特点包括:热阻低(小于10~c/w),可靠性高,封装内部填充稳定的柔性胶凝体,在一40~120 oC范围,不会因温度骤变产生的内应力,使金丝与支架断开,并防止有机封装材料变黄,引线框架也不会因氧化而沾污;优化的封装结构设计使光学效率、外量子效率性能优异,其结构见图2。

图2 封装结构图

2.3 关键技术及创新性

功率型LED的热特性直接影响到LED的工作温度、发光效率、发光波长、使用寿命等,现有的si衬底的功率型GaN基LED芯片设计采用了垂直结构来提高芯片的取光效率,改善了芯片的热特性,同时通过增大芯片面积,加大工作电流来提高器件的光电转换效率,从而获得较高的光通量,也因此给功率型LED的封装设计、制造技术带来新的课题。功率LED 封装重点是采用有效的散热与不劣化的封装材料解决光衰问题。为达到封装技术要求,在大量的试验和探索中,分析解决相关技术问题,采用的关键技术和创新性有以下几点。

(1)通过设计新型陶瓷封装结构,减少了全反射,使器件获得高取光效率和合适的光学空间分布。

(2)采用电热隔离封装结构和优化的热沉设计,以适合薄膜芯片的封装要求。

(3)采用高导热系数的金属支架,选用导热导电胶粘结芯片,获得低热阻的良好散热通道,使产品光衰≤5%(1 ooo h)。

(4)采用高效、高精度的荧光胶配比及喷涂工艺,保证了产品光色参数可控和一致性。

(5)多层复合封装,降低了封装应力,实施SSB键合工艺和多段固化制程,提高了产品的可靠性。

(6)装配保护二极管,使产品ESD静电防护提高到8 000 V。

3 产品测试结果

3.1 Sl衬底LED芯片

通过优化si衬底表面的处理和缓冲层结构,成功生长出可用于大功率芯片的外延材料。采用Pt电极作为反射镜,成功实现大功率芯片的薄膜转移。采用银作为反射镜,大大提高了反射效率,通过改进反射镜的设计并引入粗化技术,提高了光输出功率。改进了A异反射镜蒸镀前P型GaN表面的清洗工艺和晶片焊接工艺,改善了银反射镜的欧姆接触,量子阱前引入缓冲结构,提高了芯片发光效率,优化量子阱/垒界面生长工艺,发光效率进一步提高,通过改进焊接技术,减少了衬底转移过程中芯片裂纹问题,芯片制备的良率大幅度提高,且可靠性获得改善。通过上述多项技术的应用和改进,成功制备出尺寸1 mmx 1 mm,350 n 下光输出功率大于380 mW的蓝色发光芯片,发光波长451 nnl,工作电压3.2 V,完成课题规定的指标。

表1为芯片光电性能参数测试结果。

表1 芯片光电性能参数测试结果

3.2 Si衬底LED封装

根据LED的光学结构及芯片、封装材料的性能,建立了光学设计模型和软件仿真手段,优化了封装的光学结构设计。通过封装工艺技术改进,减少了光的全反射,提高了产品的取光效率。改进导电胶的点胶工艺方式,并对装片设备工装结构与精度进行了改进,采用电热隔离封装结构和优化的热沉设计,降低了器件热阻,提高了产品散热性能。

采用等离子清洗工艺,改善了LED封装界面结合及可靠性。针对照明应用对光源的光色特性的不同要求,研究暖白、日光白、冷白光LED颜色的影响因素:芯片参数、荧光粉性能、配方、用量,并通过改进荧光胶涂覆工艺,提高了功率LED光色参数的控制能力,生产出与照明色域规范对档的产品。蓝光和白光LED封装测试结果见表2。表中:Φ为光通量;K为光效;P为光功率;R为热阻;μ为光衰;I为饱和电流。

表2 蓝光和白光LED封装测试结果

4 结语

si衬底的CaN基LED制造技术是国际上第三条LED制造技术路线,是LED三大原创技术之一,与前两条技术路线相比,具有四大优势:

第一,具有原创技术产权,产品可销往国际市场,不受国际专利限制。

第二,具有优良的性能,产品抗静电性能好,寿命长,可承受的电流密度高。

第三,器件封装工艺简单,芯片为上下电极,单引线垂直结构,在器件封装时只需单电极引线,简化了封装工艺,节约了封装成本。

第四,由于Si衬底比前两种技术路线使用的蓝宝石和SiC价格便宜得多,而且将来生产效率更高,因此成本低廉。

经过三年的科技攻关,课题申请发明专利12项、实用新型专利7项,该技术成功突破了美国、日本多年在半导体发光芯片(LED)方面的专利技术壁垒,打破了目前日本日亚公司垄断蓝宝石衬底和美国CREE公司垄断SiC衬底半导体照明技术的局面,形成了蓝宝石、SiC、Si衬底半导体照明技术方案三足鼎立的局面。因此采用si衬底GaN的LED产品的推出,对于促进我国拥有知识产权的半导体LED照明产业的发展有着重大意义。

晶片级封装(WL-CSP)基础

晶片级封装(WL-CSP)基础 本文详细讨论了Maxim的晶片级封装(WL-CSP),其中包括:晶圆架构、 卷带包装、PCB布局、安装及回流焊等问题。本文还按照IPC和JEDEC标准提 供了可靠性测试数据。 注:最终用户及安装人员应该负责提供其行业标准要求设计和装配文件,行业标 准文件包括(但不限于)以下内容: 概述 晶片级(WL)芯片封装(CSP)是一种可以使集成电路(IC)面向下贴装到印刷电路板(PCB)上的CSP 封装技术,采用传统的SMT安装工艺。芯片焊盘通过独立的焊球直接焊接到PCB焊盘,不需要任何填充材料(图1)。WL-CSP技术与球栅阵列、引线型和基于层压成型的CSP封装技术不同,它没有绑定线或引出线。 图1. 4 x 4 WL-CSP照片,减少了两个球栅阵列的位置,电路侧视图 WL-CSP封装技术最根本的优点是IC到PCB之间的电感很小,第二个优点是缩小了封装尺寸并缩短了生产周期,提高了热传导性能。 WL-CSP结构

Maxim的WL-CSP球栅阵列是在硅晶片衬底上建立的封装内部互连结构。在晶片表面附上一层电介质重复钝化的聚合物薄膜。这层薄膜减轻了焊球连接处的机械压力并在管芯表面提供电气隔离。在聚合物薄膜内采用成相技术制作过孔,通过它实现与IC绑定盘的电气连接。 WL-CSP焊球阵列是基于具有均匀栅距的矩形栅格排列。WL-CSP球阵列可以包含任意行(2至6)和任意列(2至6)数。焊球材料由顶标中A1位置的标示符表示(见图2中的顶标A1)。A1为光刻的双同心圆时,表示焊膏采用的是低熔点的SnPb;对于无铅焊膏,A1处采用加号表示。 所有无铅WL-CSP产品底部的晶片迭层采用标准的聚合物薄膜保护层,该聚合物材料为硅片底部提供机械接触和UV光照保护。 WL-CSP球栅阵列设计和尺寸 Maxim的WL-CSP 0.5mm间隔的球栅阵列封装通常设计为2 x 2至6 x 6焊球矩阵(图2),详细的WL-CSP尺寸图可从网站下载:Maxim封装图。根据特殊器件的设计要求,焊球阵列的也可能突破最大焊球数。 图2. 传统的的WL-CSP封装外形图,6 x 6阵列 WL-CSP载带

晶圆级封装WLP优势

晶圆级封装W L P优势 The Standardization Office was revised on the afternoon of December 13, 2020

晶圆级封装(WLP)优势 晶圆级封装(WLP)以BGA技术为基础,是一种经过改进和提高的CSP(芯片级封装),充分体现了BGA、CSP的技术优势。它具有许多独特的优点。 晶圆级封装(Wafer Level Package,WLP)采用传统的IC工艺一次性完成后道几乎所有的步骤,包括装片、电连接、封装、测试、老化,所有过程均在晶圆加工过程中完成,之后再划片,划完的单个芯片即是已经封装好的成品;然后利用该芯片成品上的焊球阵列,倒装焊到PCB板上实现组装。WLP的封装面积与芯片面积比为1:1,而且标准工艺封装成本低,便于晶圆级测试和老化。 晶圆级封装以BGA技术为基础,是一种经过改进和提高的CSP,充分体现了BGA、CSP的技术优势。它具有许多独特的优点: (1)封装加工效率高,它以晶圆形式的批量生产工艺进行制造; (2)具有倒装芯片封装的优点,即轻、薄、短、小; 图5 WLP的尺寸优势 (3)晶圆级封装生产设施费用低,可充分利用晶圆的制造设备,无须投资另建封装生产线; (4)晶圆级封装的芯片设计和封装设计可以统一考虑、同时进行,这将提高设计效率,减少设计费用; (5)晶圆级封装从芯片制造、封装到产品发往用户的整个过程中,中间环节大大减少,周期缩短很多,这必将导致成本的降低;

(6)晶圆级封装的成本与每个晶圆上的芯片数量密切相关,晶圆上的芯片数越多,晶圆级封装的成本也越低。晶圆级封装是尺寸最小的低成本封装。晶圆级封装技术是真正意义上的批量生产芯片封装技术。 WLP的优势在于它是一种适用于更小型集成电路的芯片级封装(CSP)技术,由于在晶圆级采用并行封装和电子测试技术,在提高产量的同时显著减少芯片面积。由于在晶圆级采用并行操作进行芯片连接,因此可以大大降低每个I/O 的成本。此外,采用简化的晶圆级测试程序将会进一步降低成本。利用晶圆级封装可以在晶圆级实现芯片的封装与测试。

ucsp - 晶片级封装

UCSP - 晶片级封装 概述 晶片级封装(WLCSP)是一种可以使集成电路(IC)面向下贴装到印刷电路板上的CSP封装技术,芯片的焊点通过独立的锡球焊接到PC板的焊盘上,不需要任何填充材料(图1)。这种技术与球栅阵列、引线型和基于层压板的CSP封装技术的不同之处在于它没有联结线或内插连接。WLCSP封装技术最根本的优点是IC到PC板之间的电感很小,第二个优点是缩小了封装尺寸和生产周期并提高了热传导性能。Maxim 的WLCSP技术商标为UCSP。 图1. 4x4 UCSP照片,底部视图 UCSP结构 Maxim的UCSP结构是在硅晶片衬底上建立的。在晶片的表面附上一层BCB(Benzocyclobutene, 苯并环丁烯)树脂薄膜。这层薄膜减轻了锡球连接处的机械压力并在裸片(die)表面提供电气隔离。在BCB膜上使用照相的方法制作过孔,通过它实现与IC联结基盘的电气连接。过孔上面还要加上一层UBM(球下金属)层。一般情况下,还要再加上第二层BCB作为阻焊层以确定回流锡球的直径和位置。标准的锡球材料是共晶锡铅合金,即63%的Sn和/37%的Pb。UCSP结构的截面图如图2所示。

图2. 典型的UCSP截面图 UCSP锡球阵列是基于具有统一栅距的长方形栅格排列的。UCSP球阵列可能包含满足6 > ND > 2和6 > NE > 2的任意行数(ND)和列数(NE)。基本的UCSP结构请参见表1,表2是其典型的尺寸,图3标示出了表2中引用的机械结构符号。也可以减少使用锡球的数量,有许多种球阵列规格并未在表1中列出。 表1. UCSP 结构 注释:一些特定器件的球阵列设计需要的锡球数目可能比较少。具体的UCSP制图方法可以在Maxim的封装概况目录中得到:https://www.360docs.net/doc/6211479810.html,/cgi-bin/packages. 表2. 典型的UCSP尺寸 Ball Diameter b

晶圆级封装(WLP)优势

晶圆级封装(WLP)优势 晶圆级封装(WLP)以BGA技术为基础,是一种经过改进和提高的CSP(芯片级封装),充分体现了BGA、CSP的技术优势。它具有许多独特的优点。 晶圆级封装(Wafer Level Package,WLP)采用传统的IC工艺一次性完成后道几乎所有的步骤,包括装片、电连接、封装、测试、老化,所有过程均在晶圆加工过程中完成,之后再划片,划完的单个芯片即是已经封装好的成品;然后利用该芯片成品上的焊球阵列,倒装焊到PCB板上实现组装。WLP的封装面积与芯片面积比为1:1,而且标准工艺封装成本低,便于晶圆级测试和老化。 晶圆级封装以BGA技术为基础,是一种经过改进和提高的CSP,充分体现了BGA、CSP的技术优势。它具有许多独特的优点: (1)封装加工效率高,它以晶圆形式的批量生产工艺进行制造; (2)具有倒装芯片封装的优点,即轻、薄、短、小; 图5 WLP的尺寸优势 (3)晶圆级封装生产设施费用低,可充分利用晶圆的制造设备,无须投资另建封装生产线; (4)晶圆级封装的芯片设计和封装设计可以统一考虑、同时进行,这将提高设计效率,减少设计费用; (5)晶圆级封装从芯片制造、封装到产品发往用户的整个过程中,中间环节大大减少,周期缩短很多,这必将导致成本的降低;

(6)晶圆级封装的成本与每个晶圆上的芯片数量密切相关,晶圆上的芯片数越多,晶圆级封装的成本也越低。晶圆级封装是尺寸最小的低成本封装。晶圆级封装技术是真正意义上的批量生产芯片封装技术。 WLP的优势在于它是一种适用于更小型集成电路的芯片级封装(CSP)技术,由于在晶圆级采用并行封装和电子测试技术,在提高产量的同时显著减少芯片面积。由于在晶圆级采用并行操作进行芯片连接,因此可以大大降低每个I/O的成本。此外,采用简化的晶圆级测试程序将会进一步降低成本。利用晶圆级封装可以在晶圆级实现芯片的封装与测试。 (注:文档可能无法思考全面,请浏览后下载,供参考。可复制、编制,期待你的好评与关注)

相关主题
相关文档
最新文档