基于FPGA数字示波器设计

摘要

高速数字化采样技术和FPGA技术的发展，已经开始对传统测试仪器，包括现有的数字化仪器发展产生着深刻的影响，对传统仪器体系结构，传统测量方法，传统仪器的定义和分类等都将产生深刻的变革。

近几年来，数字仪器通常采用DSP或FPGA结构，从信息处理技术的发展上看，以FPGA为基础的软件硬件化是其重要的发展方向，本文设计的基于FPGA的数字示波器，是由单片机和FPGA相结合的方式组成，即用单片机完成人机界面，系统调控，用FPGA完成数据采集，数据处理等功能。由通道输入调整，数据采集，数据处理，波形显示和操作界面等功能模块组成，系统中的数据采集及数据处理模块，采用了FPGA 内制的RAM IP核，使系统的工作频率基本不受外围器件影响。设计中采用了自顶向下的方法，将系统按逻辑功能划分模块，各模块使用VHDL语言进行设计，在ISE中完成软件的设计和仿真

关键词：FPGA 数字示波器数字采样

Abstract

High-speed digital sampling and FPGA technology has begun to influnence the development of traditional test equipment, including existing digital instruments , the architecture of traditional instruments, traditional measurement methods, definition and classification of traditional instruments and so will produce profound changes.

In recent years, independent instrument is made up of DSP or FPGA structure, from the point of information processing technology development, to FPGA based hardware of software is an important direction of development, the paper design FPGA-based digital oscilloscope, which combines a single chip and FPGA , namely, with a microcontroller for interface and system control, with the FPGA for data acquisition, data processing and other functions. It is made up of adjustable channel input, data acquisition, data processing,

waveform display and user interface features such as modules, the system of data collection and data processing module, using the FPGA within the system RAM IP core, which make a great significance on the data processing speed and real-time entry requirements. Using top-down approach, the system is logical and functional modules, each module is designed using the VHDL language, completed in the ISE software .

Keywords: FPGA，Digital Oscilloscope，Digital Sampling

摘要 (1)

第一章绪论 (5)

1.1研究概况与意义 (5)

1.2 主要工作 (6)

第二章数字示波器的工作原理 (8)

2.1 工作原理框图 (8)

2.1.1 数字示波器系统框图 (8)

2.2 采样定理 (9)

2.3 频率测量 (10)

2.3.1高频双计数器测量方法 (10)

2.3.2大范围双计数器测量法 (11)

2.3.3 等精度测量法 (11)

2.4扫描速度 (12)

第三章硬件电路 (13)

3.1 系统组成结构 (13)

3.2放大电路 (14)

3.2.1程控衰减放大器电路 (15)

3.2.2 ADS830的应用 (16)

3.2.3 放大器AD603介绍 (17)

3.3整形电路 (20)

3.3.1信号整形电路设计 (20)

3.4采样与保持电路 (21)

3.4.1 随机采样 (21)

3.4.2 采样与保持电路设计 (22)

3.5 数据采集电路 (22)

3.5.1 FIFO的选择 (23)

3.5.2 随机采样展宽电路 (23)

3.6 电路的保护及滤波处理 (24)

第四章 FPGA软件设计及仿真 (25)

4.1分频电路及产生A/D转换器的控制信号 (25)

4.2 FIFO功能单元设计 (26)

4.3双口RAM (27)

4.4液晶显示及键盘模块 (27)

4.5系统软件住程序设计 (28)

第五章实验结果 (29)

5. 1 垂直灵敏度测试 (29)

5. 2 水平扫描速度的测试 (29)

总结 (30)

参考文献 (31)

第一章绪论

与传统模拟示波器相比,数字示波器不仅具有可存储波形、体积小、功耗低,使用方便等优点,而且还具有强大的信号实时处理分析功能。在电子测量领域,数字示波器正在逐渐取代模拟示波器。但目前我国使用高性能数字存波器主要依靠国外产品,而且价格昂贵。因此研究数字示波器具有重要价值。借于此，提出了一种简易数字存储示波器的设计方案,经测试,性能优良。

高速数字化采集技术和FPGA技术的发展已经对传统测试仪器产生了深刻的影响。数字示波器是模拟示波器技术、数字化测量技术、计算机技术的综合产物，他主要以微处理器、数字存储器、A/D转换器和D/A转换器为核心，输入信号首先经A/D转换器转换成数字信号，然后存储在RAM中，需要时再将RAM中的内容读出，经D/A转换器恢复为模拟信号显示在示波器上，或者通过接口与计算机相连对存储的信号作进一步处理，这样可大大改进显示特性，增强功能，便于控制和智能化。这种数字示波器中看到的波形是由采集到的数据经过重构后得到的波形，而不是加到输入端上信号的波形。本文采用基于FPGA的方式进行数据采集、数据处理等功能的设计。这种设计方案在高速数据采集上具有很多优点，如体积小、功耗低、时钟频率高、内部延时小、全部控制逻辑由硬件完成等，另外编程配置灵活、开发周期短、利用硬件描述语言来编程，可实现程序的并行执行，这将会大大提高系统的性能，有利于在系统设计和现场运行后对系统进行修改、调试、升级等。FPGA编程实现测频、键盘扫描、显示驱动、波存储控制等功能。单片机控制整个系统键盘和显示模块实现人机交互，通过面板按键可调整波形显示方式。

1.1研究概况与意义

数字示波器自上个世纪七十年代诞生以来，其应用越来越广泛，已成为测试工程师必备的工具之一。随着近几年来电子技术取得突破性的发展，全世界数字示波器市场进一步扩大，而作为在世界经济发展中扮演重要角色的中国，飞速发展的电子产业也催生

了更庞大的数字示波器需求市常面对如此庞大的市场，世界以及中国本土示波器制造商一方面增强中国市场的进军力度，另一方面也紧贴市场的需求，最大程度的满足用户的实际使用需求。目前新的技术应用越来越多，测试要求也越来越高，谁能不断满足用户不断变化的测试需求，谁就能赢得市常不断满足行业应用新标准一些业内主要厂商，例如微软，Intel,三星或者西门子等等，他们在实现各自的远景目标过程中都会借助很多的行业新标准。在很多生产领域，数字产品离不开模拟产品的配合，各种新型应用对模拟产品提出了新要求，同时也影响着模拟产品的发展方向。以目前市场热点3G手机为例，其实数字算法问题早已解决，但电源待机时间。声音效果。背光等还不能满足用户的需求，而这些都属于模拟技术的范畴。现如今，数字示波器已经逐渐取代模拟示波器。目前,国内具有自主知识产权的数字示波器还非常少,高昂的价格阻碍了数字示波器在生产试验中的广泛应用。

随着电子科学技术的发展,作为常用的检测工具,示波器也在不断发展着。随着数字技术的采用,示波器成为集显示、测量、运算、分析、记录等各种功能于一体的智能化测量仪器。因此本文提出一种基于FPGA的数字示波器的设计，实现基于FPGA数字示波器设计，编写设计程序，完成功能仿真。本课题提供了一种基于FPGA的数字示波器，该数字示波器包括前端模拟信号处理模块、单片机模块、显示模块和键盘输入模块。这种设计方案具有很多优点，如体积小、功耗低、时钟频率高、内部延时小、全部控制逻辑由硬件完成等，另外编程配置灵活、开发周期短、利用硬件描述语言来编程，可实现程序的并行执行，这将会大大提高系统的性能，有利于在系统设计和现场运行后对系统进行修改、调试、升级等。

1.2 主要工作

本设计要求深入了解数字示波器的原理，实现基于FPGA数字示波器设计以及编写设计程序，完成功能仿真。具体要完成以下三点：

1.前端模拟信号处理模块、单片机模块、显示模块和键盘输入模块。

2.FPGA

编程实现测频、键盘扫描、显示驱动、波形存储控制等功能

3.单片机控制整个系统键盘和显示模块实现人机交互，通过面板按键可调整波形显示方式。

本设计要在了解数字示波器的功能以及国内外研究概况的基础上，学习相关知识，完成以FPGA和A VR单片机为核心的硬件电路设计，以及软件编程，并得出结论。

第二章数字示波器的工作原理

2.1 工作原理框图

数字示波器主要由程控放大(衰减)电路、高速采样电路、FIFO存储器、时钟分时电路和控制器FPGA电路构成。数字示波器系统框图如图2.1.1所示,其中

FPGA-XC3S400构成控制器,信号从探头输入,进入程控放大(衰减)电路进行放大(衰减),再对被放大(衰减)的信号进行电平调整后送入高速AD转换器对信号进行采样,采样所得的数据存入FIFO存储器中,当FIFO存满后通知FPGA,FPGA从FIFO存储器中读出数据进行处理[3],将波形显示在LCD模块上。时钟电路为高速AD转换器和FIFO存储器提供从600 Hz~60 MHz之间8种不同的频率信号,作为不同水平扫描时的采样时钟频率。程控衰减放大器电路输出的信号一路送入高速ADC采样,另一路送入整形电路对输入信号进行整形,送入FPGA进行频率测量。程控衰减放大器电路的放大(衰减)倍数和时钟电路的输出频率均由FPGA控制。FPGA以被测信号的频率、程控放大器的放大倍数和时钟电路的输出频率

等这些数据作为频率、水平扫描、灵敏度和峰峰值计算、显示的依据。

示波器探头程控衰减放大电路

320x240液晶

显示

XC3S400

（FPGA）FIF0高速DAC采

样

时钟分时电路

按键电路

2.1.1 数字示波器系统框图

2.2 采样定理

在进行模拟/数字信号的转换过程中，当采样频率fs.max大于信号中，最高频率fmax的2倍时，即：fs.max>=2fmax,则采样之后的数字信号完整地保留了原始信号中的信息，一般实际应用中保证采样频率为信号最高频率的5～10倍；采样定理又称奈奎斯特定理。

在数字示波器技术中.常用的采样方法有两种:实时采样和等效采样。实时采样通常是等时间间隔的，它的最高采样频率是奈奎斯特极限频率.等效采样(EquivalentS吻pljng)是指对事个信号周期连续采样来复现一个信号波形，采样系统能以扩展的方式复现频率大大超过奈奎斯特极限频率的信号波形.

等效采样主要有两种方式:一、随机等效采样方式;二、顺序等效采样方式.本设计用的是顺序等效采样方式。在周期信号的基础上，顺序等效采样每次采样都由某一触发信号来启动，每次采样时刻相对于触发信号都由一个时间步进，而步进两又按照顺序依次有规律的递增，这样，每次采样点相对于触发信号的位t都在按顺序改变.将所有采样之全部取得后，将样本按顺序进行组合，即得到采样结果.

实时采样是在信号的存在周期进行采样。由采样定理,采样速率必须高于信号最高频率的2 倍。对周期正弦信号,一个周期内至少应该有两个采样点。等效时间采样指对每个周期仅采样一个点,每一次采样比上一次样点的位置延迟△t 时间,经过若干个周期后就可对信号各个部分采样一遍。所以我们在50 KHz 以下采用实时采样的方法;50 KHz 以上采用等效采样的方法。

2.3 频率测量

数字频率采集过程相当简单。对低频信号来说，采用一个计数器或时基就足够了。输入信号的上升沿触发时基开始计数。因为时基的频率是已知的，输入信号的频率就可以很简单的计算出来（见图2.2）。

period

Input Signal

Internal

Timebase ......

图2.3. 数字信号相对于内部时基（单计数器获取低频）

当数字信号的频率很高或是变化的，最好采用以下介绍的两种双计数器法。需要注意的是，两种方法种具有相同的硬件局限性，即所要测量的频率不能超过计数器支持的最大输入频率，但可以超过内置的时基频率。

2.3.1高频双计数器测量方法

高频信号测量需要两个计数器。一对（两个）计数器产生用户指定周期的脉冲列，测量时间（见图2.3）远大于待测信号，但又要尽量小，以避免计数器翻转。

............Measurement Time

Internal

Timebase

Internal

Signal

Input

Signal

图2.3.数字信号频率的双计数器法测量法（用于测量高频信号）

内置信号的测量时间为内置时基的整数倍。在一定的时间间隔内测量输入信号的振荡次数，而间隔时间由内置信号提供。将振荡次数除以间隔时间就能够得到输入信号的频率。

2.3.2大范围双计数器测量法

对于频率变化的信号来说，这一双计数器方法在整个信号范围内提供更高的精度。在这种情况下输入信号被一个已知量除，或称分频。内置时基在分频信号的逻辑高时的振荡次数被记下来（见图2.4）。这样就能得到逻辑高电平间的时间，为振荡次数乘以内置时基的周期时间。这个值再乘以2 就得到分频信号的周期（高、低电平时间之和），它是输入信号周期的整数倍。把输入信号周期求倒数就能够得到其频率。

…………

Input Signal Divided Down Signal Internal Timebase

图2.4.数字信号频率的双计数器法测量（用于大范围测量）

这一方法相当于在大范围测量后求均值来得到信号的变化频率，但这种方法还能测量比时基频率高的输入信号。

2.3.3 等精度测量法

本次采用等精度测量法,即在预定的闸门时间T0 内, 分别用计数器1 和计数器2 同时对被测信号f x 和基准信号f 0进行计数,设所得值为Nx 和N0 , 则被测信号的频率为: f x= ( Nx / N0 ) ×f 0 。

只要N0 和f 0 足够大,系统可以满足很高的精度要求。这一部分也是利用FPGA 来实现。

2.4扫描速度

扫描速度是扫描仪的一个重要指标，一般所谓的扫描速度是指扫描仪从预览开始到图像扫描完成后，光头移动的时间。但这段时间并不足以准确地衡量扫描的速度，有的时候，把扫描图像送到word文档中所花费的时间，往往比单纯的扫描过程还要长。而作业任务从打开扫描仪完成预热，到把从原稿放置在扫描平台上开始，到最终完成图像处理的整个过程都计算在内，更全面地体现了扫描仪的速度性能。

扫描速度可分为预扫速度和扫描速度。对于这两个速度，我们应该倾向于注重预扫速度而不是实际的扫描速度。这是因为，扫描仪受接口（目前绝大多数扫描仪为USB

接口）带宽的影响，通常速度差别并不是很大。而扫描仪在开始扫描稿件时必须通过预扫的步骤确定稿件在扫描平台上的位置，因此预扫速度反而是很影响实际扫描效率的。因此在选择扫描仪时，应尽量选择预扫速度快的产品。

对等效采样方式需引出一个新的参数来表征它在水平方向展宽高速信号过程的能力,这就是等效扫速。等效扫速定义为被测信号经历时间与水平方向展宽的距离比。虽然在屏幕上显示n 个亮点需要n (mT + t) 的时间,但它等效于被测信号经过了nt 的时间。设N 表示水平显示的点数,则等效扫描速度:

Seq =nΔt/N

第三章硬件电路

3.1 系统组成结构

系统的总体结构如图3.1.1所示,输入信号经阻抗变换电路后进行程控放大,再经取样与保持电路后进入ADS830进行采样。另外,系统根据测频模块输出调整可控分频模块,输出采样率为CLK的时钟给A/D 进行实时采样;采样的数据送入FPGA 内的双口RAM 存储。波形显示模块实现波形输出。所有功能都由键盘输入设置,并在液晶显示屏上显示工作状态。

阻抗匹配程

控

放

大

增

益

控

制

模

块

系统工作总控制

双口

RAM

存储

模块

波

形

显

示

控

制

模

块

行列

扫描

DAC

普通

示波

器

键盘扫描液晶控制

3*6键盘128*64点

阵LCD

输入加

法

器

整

形

放

大

采

样

保

持

电

路

ADS

830

波

形

储

存

控

制

模

块

测频

模块

可控

分频

模块

图3.1.1系统的总体结构图

高速采样电路：高速A/D采集经过模拟信号调理电路后的信号，采样值送入FPGA 内缓存，经过相应数据处理后，ARM把数据取走。两片A/D转换器的采集时钟由PLL 产生，其输出频率是由ARM通过SPI总线控制。触发信号进入FPGA内后，触发信号之前的采样数据才被保存，触发之后的数据写满之后，等待数据的处理和传输。

触发控制电路：由外部的高速模拟比较器和D/A组成，由ARM控制D/A产生预置比较信号，与用户选定的触发输入信号进行比较，产生触发信号送入FPGA内，形成触发。

数据处理模块将采集的数据进行数学运算、反相、频域分析、滤波等处理，及重建波形等，主要包括：

（1）波形重建：在时基设置较高的情况下，将采集的点进行插值运算，恢复出原始波形。

（2）数据处理模块对采集数据进行一些功能运算，如数学加减、反相、频域FFT 的分析。

（3）对波形进行测量，获取其参数如频率、周期、电压峰峰值等。菜单波形的显示控制模块：利用ARM9中内置的LCD通用控制器来控制LCD，实现对波形数据和菜单的显示。由于部分数字信号处理的计算在ARM中完成，故要求数

据更新率大于LCD的响应时间，并且LCD的刷新率比较高，使得显示的视觉效果良好，显示重复性波形稳定，无明显抖动。菜单显示根据该数字存储示波器面板键盘按键的设计，示波器提供十二个根级操作菜单，每个根级菜单带有多个操作子菜单。以求做到菜单控制应简洁明了，能满足各种测量方式。

本系统全部模块集成中一块电路板上，所以需要精心设计电路，选择高性能的元器件，合理地布设印制板走线，要特别注意高频模拟信号、高速数字信号的电磁兼容问题。

3.2放大电路

采用模拟开关CD4501 ,运放OPA842 ,配合精密电位器实现多挡垂直分辨率。在FPGA 中有通道选择寄存器模块,通过单片机写入通道号控制模拟开关选通不同的反馈电阻,

从而实现不同的放大倍数, 将信号调理在满足ADS830 的0 —2V 范围内。具体的电路如图3.2.1所示:

图3.2.1 程控放大电路

3.2.1 程控衰减放大器电路

程控衰减放大器电路的作用是对大信号进行衰减,对小信号进行放大,保证输入到ADC中的信号幅度范围在ADC转换器要求的输入电压范围内,达到最好的测量与观察效果,所以程控放大器电路在规定带宽内的增益一定要平坦,故对运算放大器的要求比较高,在本电路中我选用的是TI公司生产的高速运算放大器的OPA2652双运放,带宽为700 MHz,转换速率335 V/usec,每通道消耗电流5.5 mA,输出电流可达140 mA,完全满足本电路的要求。为了实现在程控衰减放大功能,本电路设计中由FPGA中相对应的控制模块去实现对继电器、多路选择器、DAC电路、时基控制电路、数模转换器(ADS830)的控制。这样就可以控制制模拟通道实现对信号的放大或衰减,以及模拟通道的偏值、增益和电压校准。FPGA不能直接驱动继电器,控制字从FPGA中同步串行输出到三极管的基极中,由三极管来驱动控制继电器及模拟开关等。程控衰减放大器原理框图如图3.2.2所示。

AD,DC选择

信号衰减电路

x1，x5，x10

放大电路信号输出

放大电路

3.2.2 程控衰减放大器原理框图

3.2.1 ADS830的应用

在本设计中选用的AD转换芯片为TI公司的8位高速AD转换器ADS830,它的采样频率为10 kSa/s~60 MSa/s,通过实验发现转换速率在1 K以下也能正常工作,本设计的最低采样频率为600 Sa/s。由于高速AD转换器一般都有高低端转换速率的限制,选择AD转换芯片时,不仅要注意最高转换速率还要关注最低转换速率,否则可能导致电路无法正常工作。可知每个时钟周期进行一次数模转换,所以采样速率就是时钟频率,故可以很方便的通过控制采样时钟来控制采样频率,当前输出的采样数据是4个时钟周期以前采样电压的值,也就是说从采样到输出有4个时钟周期的延迟,这对所要做的电路并不重要,所以可以简单的理解为输入一个时钟脉冲转换一次,时钟的脉冲的下降沿输出数据就行,应用非常方便。还有ADS830的输入电压幅度是可以编程控制的,11脚(RSEL)为控制引脚,当11脚置高电平时,ADS830的输入电压范围是1.5~3.5 V,即2 Vpp。当11脚置低电平时,输入电压范围是2~3 V,即1 Vpp。进行程控放大器设计时要考虑这个问题,本设计选用2 Vpp的输入电压范围。

3.2.2 放大器AD603介绍

AD603是一种具有程控增益调整功能的芯片。它是美国AD公司的专利产品，是一个低噪、90MHZ带宽增益可调的集成运放，如增益用分贝表示，则增益与控制电压成线性关系，压摆率为275V/us。管脚间的连接方式决定了可编程的增益范围，增益在-11～+30dB时的带宽为90MHZ，增益在+9～+41dB时具有9MHZ带宽，改变管脚间的连接电阻，可使增益处在上述范围内。该集成电路可应用于射频自动增益放大器、视频增益控制、A/D转换量程扩展和信号测量系统。AD603的引脚排列如图3.2.3所示，表3.2-1所列为其引脚功能。

图3.2.3AD603引脚排列

表3.2-1引脚排列及功能

AD603的简化原理框图如图3.2.4所示，它由无源输入衰减器、增益控制界面和固定增益放大器三部分组成。图中加在梯型网络输入端(VINP)的信号经衰减后，由固定增益放大器输出，衰减量是由加在增益控制接口的电压决定。增益的调整与其自身电压值无关，而仅与其差值V G 有关，由于控制电压GPOS/GNEG 端的输入电阻高达50M Ω，

因而输入电流很小，致使片内控制电路对提供增益控制电压的外电路影响减小。以上特点很适合构成程控增益放大器。图3.3.3中的“滑动臂”从左到右是可以连续移动的。当V OUT 和FDBK 两管脚的连接不同时，其放大器的增益范围也不一样。

当脚5和脚7短接时，AD603的增益为40V g ＋10，这时的增益范围在－10～＋30dB 。

当脚5和脚7断开时，其增益为40V g ＋30,这时的增益范围为10～50dB 。如果在5脚和

7脚接上电阻，其增益范围将处于上述两者之间。

AD603的增益控制接口的输入阻抗很高，在多通道或级联应用中，一个控制电压可以驱动多个运放；同时，其增益控制接口还具有差分输入能力，设计时可根据信号电平和极性选择合适的控制方案。引脚

名称描述 1

8 GPOS GNEG VINP COMM FDBK VNEG VOUT VPOS 增益控制输入HI （正极性）增益控制输入LO （负极性）放大器输入放大器地连接反馈网络负电压输入端放大器输出正电压输入端

34R

2R R R R R R R R 2R 2R 2R 2R 2梯形网络

R R 2-1

刻度参考

输入衰减器精密无源增益控制界面

固定增益放大器

7Ω

k .446*

6945*20dB

0dB .026-dB .0412-dB .0824-dB

.1236-标称值?68

COMN VLNP GNEG GPOS VNEC VPOS OUT

V FDBK

图3.2.4 AD603原理框图

在AD603的应用中要注意以下几点：

（1）供电电压一般应选为±5V ，最大不得超过±7.5V 。

（2）在±5V 供电情况下，加在输入端VINP 的额定电压有效值应为1V ，峰值为±

1.4V ，最大不得超过±2V 。如要扩大测量范围，应在AD603的前面加一级衰减。这样可使输出电压峰值的典型值达到±3.0V 。因此AD603后面通常要加一级放大才能接A/D 转换器。

（3）电压控制端所加的电压必须非常稳定，否则将造成增益的不稳定，从而增加放大信号的噪声。

（4）信号必须直接连在放大器的脚4，否则将由于阻抗较大而引起放大器精度的降低。

AD603的极限参数如下：

电源电压V S ：±7.5V

输入信号幅度VINP ：+2V

增益控制端电压GNEG 和GPOS ：±Vs

功耗：400Mw

工作温度范围：AD603A ：-40℃～85℃；AD603S ：－55℃～＋125℃；

存储温度：－65℃～＋150℃

3.3整形电路

信号的整形主要是为了示波器在自动测频的时候，把被测信号变成标准的矩形波。好在FPGA中对信号进行频率测量。在这里把信号经过前端调理电路之后成二路，一路直接送到AD里面去进行模数转换，另外一路直接就送到AD9698比较器中进行信号的整形，这里AD9698是一种过零比较器。由于输入信号的频率高达100MHz，所以我们可以选择集成的高速比较器AD9698，他是高速TTL兼容双电压比较器。MAXCOM2信号是经过衰减或者放大的信号。它从AD9698的7脚输入，经比较之后从l端输出。其中2脚是可以用来控制比较电平的大小。11脚和6脚为它的电源引脚。如果MAXCOM2信号大于零，则o’UT端输出高电平；如果MAXCOM2信号小于零，则OUT端输出低电平。

3.3.1信号整形电路设计

边沿触发信号产生电路的核心是比较电路。比较器采用LM311 ,该芯片可以处理1M 左右的输入信号。如图3.3.1所示,施密特触发器为了将比较器出来的方波整形得更加完美(减少毛刺) 。

(完整版)基于FPGA的智能交通灯的设计毕业设计

目录摘要 ............................................................. I 1 前言 (1) 2 交通红绿灯控制电路的发展与技术现状 (2) 2.1 交通控制系统以及交通红绿灯控制电路的发展现状 (2) 2.2 智能交通红绿灯控制电路技术的现状 (3) 3 VHDL、FPGA、Quartus ii简介 (5) 3.1 VHDL简介 (5) 3.1.1 VHDL简介 (5) 3.1.2 VHDL语言的特点 (6) 3.2 FPGA简介 (8) 3.2.1 PLD器件的设计特点 (8) 3.2.2 FPGA的基本结构 (10) 3.2.3 采用FPGA设计逻辑电路的优点 (11) 3.3 Quartus II 的简介 (12) 4 具体方案论证与设计 (13) 4.1 具体方案论证 (13) 4.2系统算法设计 (15) 4.3 具体电路原理图 (16) 4.4 电路仿真图 (16) 5 实验结果 (17) 总结 (18) 参考文献 ......................................... 错误！未定义书签。附录： .. (19)

基于FPGA的十字路口交通信号灯摘要本文主要介绍十字路口交通灯控制器的设计。首先，介绍交通控制系统以及交通红绿灯控制电路的发展现状；然后采用硬件描述语言进行的交通灯控制器设计。重点介绍了控制系统各部分的设计，以及各个模块之间的同步处理。为了克服交通信号灯控制系统传统设计方法的弊端,更加适应城镇交通现状,利用VHDL语言、采用层次化混合输入方式,设计了具有3种信号灯和倒计时显示器的交通信号灯控制系统,在 QuartusⅡ下进行仿真,并下载到FPGA中制作成实际的硬件电路进行了模拟运行.使用该方法设计的交通灯控制系统电路简单、运行可靠、易于实现,可实现对交通信号的控制和显示功能。关键词 FPGA;QUARTUS ii;HDPLD；十字路口交通灯控制器; Based on FPGA intersection traffic lights Abstract This paper describes the design of intersection traffic signal controller.First, the introduction of traffic control systems and traffic light control circuit of the development status; then using language designed for the traffic light controller.Focus on various parts of the control system

基于FPGA下的交通灯控制器设计

引言随着城乡的经济发展，车辆的数量在迅速的增加，交通阻塞的问题已经严重影响了人们的出行。现在的社会是一个数字化程度相当高的社会，很多的系统设计师都愿意把自己的设计设计成集成电路芯片，芯片可以在实际中方便使用。随着EDA技术的发展，嵌入式通用及标准FPGA器件的呼之欲出，片上系统(SOC)已经近在咫尺。FPGA/CPLD 以其不可替代的地位及伴随而来的极具知识经济特征的IP芯片产业的崛起，正越来越受到业内人士的密切关注。FPGA就是在这样的背景下诞生的，它在数字电路中的地位也越来越高，这样迅速的发展源于它的众多特点。交通等是保障交通道路畅通和安全的重要工具，而控制器是交通灯控制的主要部分，它可以通过很多种方式来实现。在这许许多多的方法之中，使用FPGA和VHDL语言设计的交通灯控制器，比起其他的方法显得更加灵活、易于改动，并且它的设计周期性更加短。城市中的交通事故频繁发生，威胁着人们的生命健康和工作生活，交通阻塞问题在延迟出行时间的同时，还会造成更多的空气污染和噪声污染。在这种情况下，根据每个道路的实际情况来设置交通灯，使道路更加通畅，这对构建和谐畅通的城市交通有着十分重要的意义。

第一章软件介绍 1.1 QuartusⅡ介绍本次毕业设计是基于FPGA下的设计，FPGA是现场可编程门阵列，FPGA开发工具种类很多、智能化高、功能非常的强大。可编程QuartusⅡ是一个为逻辑器件编程提供编程环境的软件，它能够支持VHDL、Verilog HDL语言的设计。在该软件环境下，设计者可以实现程序的编写、编译、仿真、图形设计、图形的仿真等许许多多的功能。在做交通灯控制器设计时选择的编程语言是VHDL语言。在这里简单的介绍一下QuartusⅡ的基本部分。图1-1-1是一幅启动界面的图片。在设计前需要对软件进行初步的了解，在图中已经明显的标出了每一部分的名称。图 1-1-1 启动界面开始设计前我们需要新建一个工程，首先要在启动界面上的菜单栏中找到File，单击它选择它下拉菜单中的“New Project Wizard”时会出现图1-1-2所显示的对话框，把项目名称按照需要填好后单击Next，便会进入图 1-1-3 显示的界面。

通过Verilog实现交通灯设计实验报告

电子科技大学实验报告一、实验室名称：虚拟仪器实验室二、实验项目名称：交通灯设计实验三、实验学时：4学时四、实验原理

假设交通灯处于南北和东西两条大街的“十”字路口，如图1所示。用FPGA 开发板的LED 灯来模拟红、黄、绿3种颜色信号，并按一定顺序、时延来点亮LED ，如图2所示。图3给出了交通灯的状态转移图。设计使用频率为1Hz 的时钟来驱动电路（注1：仿真时采用1MHz 的时钟来驱动电路），则停留1个时钟可得到1S 的延时，类似停留3个时钟可得到3S 的延时，停留15个时钟可得到15S 的延时（注2：开发板工作时钟为50MHz ）。北南西东图1. 六个彩色LED 可以表示一组交通信号灯图2. 交通灯状态南北东西红黄绿红黄绿 S0 1 0 0 0 0 1 S1 1 0 0 0 1 0 S2 1 0 0 1 0 0 S3 0 0 1 1 0 0 S4 0 1 0 1 0 0 S5 1 0 0 1 0 0

图3. 交通灯的状态转移图顶层模块时钟分频模块状态机跳转模块图4. 交通灯的原理框图五、实验目的本实验是有限状态机的典型综合实验，掌握如何使用状态转移图来定义Mealy状态机和Moore状态机，熟悉利用HDL代码输入方式进行电路的设计和仿真的流程，掌握Verilog语言的基本语法。并通过一个交通灯的设计掌握利用EDA软件（Xilinx ISE 13.2）进行HDL代码输入方式的电子线路设计与仿真的详细流程。。六、实验内容在Xilinx ISE 13.2上完成交通灯设计，输入设计文件，生成二进制码流文件下载到FPGA开发板上进行验证。七、实验器材（设备、元器件）

泰克TDS220示波器使用指导书-B

修订记录

目录 1现以测漂移产生为例说明示波器使用基本操作规范及步骤： (5) 2抖动产生测试操作步骤： (7) 3相位瞬变测试操作步骤： (7)

关键词：泰克TDS220示波器摘要： TDS 220，该产品具有100MHz带宽，采样速率为1GS/s，2500点记录长度，为双通道数字实时示波器（超取样率至少为10倍），有光标读数功能、波形持续显示功能，示波器操作温度0℃~50℃，能够满足SYNLOCK对漂移产生、抖动产生、相位瞬变的测试需要。本文主要介绍了它的使用方法。缩略语清单：无。参考资料清单无。

泰克TDS220示波器使用指导书我公司现在提供给新产品工程部工程师使用的示波器为美国Tektronix公司产品TDS 220，该产品具有100MHz带宽，采样速率为1GS/s，2500点记录长度，为双通道数字实时示波器（超取样率至少为10倍），有光标读数功能、波形持续显示功能，示波器操作温度0℃~50℃，能够满足SYNLOCK 对漂移产生、抖动产生、相位瞬变的测试需要。示波器控制面板上有如下功能区：右上角3个键：分别执行AUTOSET、HARDCOPY、RUN/STOP功能； MENUS区：该区6个键负责示波器主功能菜单选择；菜单子项选择区：该区5个键负责显示屏上某一主菜单各功能子项选择；由控制面板最左面一排按键控制；通道垂直位置及分辨率调节区：通道1、通道2垂直位置与分辨率由 VERTICAL区各键及旋钮选择调节；通道水平位置及分辨率调节区：HORIZONAL区负责调整水平位置及水平分辨率； TRIGGER区：一个旋钮及4个按键负责对触发作调整。 1 现以测漂移产生为例说明示波器使用基本操作规范及步骤： 1) 为了防止电击，示波器一定要用三脚插座，以保证可靠接入大地； 2) 为使观察到的波形客观、准确，在某一环境第一次测试前应对示波器进行自校正：按MENUS框中的UTILITY钮，选择自校正项既可(一定将所有探棒或导线从通道CH1、CH2 及EXT TRIG断开；如果环境温度变化范围达到或超过5℃时，您必须执行此项操作）； 3) 示波器在规定操作温度（0℃~50℃）下持续运行10分钟后，进入稳定工作状态，既需预热10分钟； 4)将TOG板输出的2.048MHz信号与示波器CH1相连，铷钟自由振荡的 2.048MHz输出与示波器CH2相连； 5)按AUTOSET键； 6)按TRIGGER MENU按钮，将“信源”设置成“CH2”，如波形不稳定，调节TRIGGER LEVEL旋钮，应使示波器屏幕右方“←”符号位于所选触发源波形最大与最小值范围内，使波形稳定（示波器上方“↓”表示水平触发位

基于FPGA的交通灯课程设计报告

总体设计要求和技术要点 1.任务及要求（1）设计一个交通信号灯控制器，由一条主干道和一条支干道汇合成十字路口，在每个入口处设置红、绿、黄三色信号灯，红灯亮禁止通行，绿灯亮允许通行，黄灯亮则给行驶中的车辆有时间停在禁行线外。（2）红、绿、黄发光二极管作信号灯，用传感器或逻辑开关作检测车辆是否到来的信号。（3）主干道处于常允许通行的状态，支干道有车来时才允许通行。主干道亮绿灯时，支干道亮红灯；支干道亮绿灯时，主干道亮红灯。（4）主、支干道均有车时，两者交替允许通行，主干道每次放行45秒，支干道每次放行25秒，设立45秒、25秒计时、显示电路。（5）在每次由绿灯亮到红灯亮的转换过程中，要亮5秒黄灯作为过渡，使行驶中的车辆有时间停到禁行线外，设立5秒计时、显示电路。（6）按《湖南涉外经济学院课程设计管理办法》要求提交课程设计报告。工作内容及时间进度安排第17周：周1---周2 ：立题、论证方案设计周3---周5 ：程序设计与调试第18周：周1---周3 ：硬件调试与测试、撰写课程设计报告周4---周5 ：验收答辩课程设计成果 1．与设计内容对应的软件程序 2．课程设计总结报告

摘要本实验为自主选题设计实验，实验选择具有倒计时显示功能的红黄绿三色交通设计，实验中采用VHDL 作为设计功能描述语言，选用Altera公司的EP1K30144-PIN TQFP最为主控芯片，实验报告中简要介绍了FPGA器件，并给出了设计原理图，详细的介绍了交通灯的设计流程，实验报告中还附有实验代码实验结果照片图。 Abstract This experiment designed for independent choice experiment, experiment choice which has the function of the countdown display red yellow green traffic design, description language (VHDL as design function is applied in the experiments, the most main control chip select MAX II EPM240T100C5 Altera company, experiment report, this paper briefly introduces the MAX II device series, and gives the design diagram, detailed introduces the traffic lights of the design process, the experiment report with the code results photo graph.

基于FPGA的交通灯设计说明

交通信号灯控制器

目录第一章系统设计 1.1设计要求 (3) 1.2 方案比较 (3) 1.3方案论证 (3) 1.3.1总体思路 (4) 1.3.2设计方案 (5) 第二章单元电路设计 2.1 4位二进制计数器 (6) 2.2 两位二进制计数器 (6) 2.3定时时间到检测电路 (6) 2.4红黄绿灯输出控制电路 (6) 2.5计时器 (6) 第三章软件设计 3.1用VHDL编写程序 (6) 3.2 程序流程 (7) 3.3程序清单及仿真 (7) 第四章系统测试 (7) 第五章结论 (8) 参考文献 (9) 附录 (10)

0 引言随着经济的飞速发展，现代化交通管理成了当今的热点问题。一个完善的交通控制功能,可使混乱的交通变得井然有序，从而保障了人们的正常外出。本系统通过设计一交通信号灯控制器,达到交通控制的目的。除实现交通灯基本的控制功能外，系统还可显示该灯本次距灯灭所剩的时间，具有更完善的控制功能,使行人提前做好起、停准备，具有更强的实用性。第1章系统设计 1.1设计要求 (1) 交通灯从绿变红时，有4秒黄灯亮的间隔时间。 (2) 交通灯红变绿是直接进行的，没有间隔时间。 (3) 主干道上的绿灯时间为20秒，支干道的绿灯时间为10秒。 (4) 在任意时间,显示每个状态到该状态结束所需要的时间。 1.2方案比较要实现对交通灯的控制，有很多的方案可供选择。方案一：由两块CMOS 集成电路完成定时和序列控制功能，三只双向晶体管完成实际的电源切换功能。电路中采用10V 负电源（可由市电电压经降压、整流、滤波、稳压而得）、CD4049集成电路、计数器CD4017等器件。其中双向晶闸管选用400V 、4A 的，二极管选用BY127型和1N4148型，稳压管选用10V 、1W 的。因直接使用市电工作，故在安装和使用时安全系数较低，且硬件电路复杂，所用器件多。方案二：运用VHDL 语言分别控制分频和状态机两个模块, 即信号源经分频器分频后得到1Hz 脉冲,输出脉冲控制状态机中预置四个状态的循环,从而达到交通控制作用.该方案电路结构简单,使用器件少,易于安装和使用.但不宜于电路扩展,适用围小,应用不广泛. 方案三：采用VHDL 语言输入的方式实现交通信号灯控制器，并灵活运用了通用元件CBU14和CBU12作为4位二进制计数器和两位二进制计数器，简化了硬件电路，同时也给调试、维护和功能的扩展、性能的提高带来了极大的方便。分析以上三种方案的优缺点，显然第三种方案具有更大的优越性、灵活性，所以采用第三种方案进行设计。 1.3 方案论证 1.3.1 总体思路系统交通管理示意图如图1.3.1. 主干道支干道图1.3.1 路口交通管理示意图由此可得出交通信号灯A 、B 、C 、D 的4种状态:

基于FPGA的交通灯(verilog)

基于同步FSM交通信号控制器试验目的 1、进一步熟悉FSM原理； 2、交通信号控制逻辑的抽象建模方法； 3、掌握同步有限状态机的置位与复位方法； 3、掌握编写可综合的FSM一般指导原则；试验原理 Verilog HDL和VHDL亍为描述用于综合还只有十年的历史，可综合风格的VerilogHDL和VHD啲语法只是它们各自语言的一个子集；HDL的可综合性研究近年来非常活跃，可综合子集的国际标准目前尚未最后形成，因此，各厂商的综合器所支持的HDL子集也略有不同；对于有关可综合的VerilogHDL的内容我们只着重于介绍RTL算法级和门级结构的描述；把一个时序逻辑抽象成一个同步有限状态机是设计可综合VerilogHDL 模块的关键。有限状态机是设计各种时序逻辑电路的关键。具体的有限状态机的原理可以参看试验七有关原理的介绍。下面介绍一般的可综合有限状态机的编写原则每个always 块只能有一个事件控制@(event_expression) ，而且要紧跟在 always 关键字后面； always 可以表示时序逻辑或者组合逻辑；也可以用always 块既表示电平敏感的锁存器又同时表示组合逻辑；带有posedge或negedge关键字的事件表达式表示边沿触发的时序逻辑，没有posedge或negedge关键字的表示组合逻辑或者电平敏感的锁存器，或者两者都表示；每个表示时序的always 块只能由一个时钟跳变沿触发，置位和复位最好也由该始终跳变沿触发；每个在always 块中赋值的信号必须定义为reg 类型或者整型； Always 块中应该避免组合反馈回路；实验步骤和实验内容 1、本试验交通信号控制灯的逻辑关系该交通信号灯控制器用于控制一条主干道与一条乡村公路的交叉口的交通 ( 如图8-1 所示) ，它必须具有下面的功能；由于主干道上来往的车辆较多，因此控制主干道的交通信号灯具有最高优先级，在默认情况下，主干道的绿灯点亮；乡村公路间断性地有车经过，有车来时乡村公路的交通灯必须变为绿灯，只需维持一段足够的时间，以便让车通过。只要乡村公路上不再有车辆，那么乡村公路上的绿灯马上变为黄灯，然后变为红灯；同时，主干道上的绿灯重新点亮；一传感器用于监视乡村公路上是否有车等待，它向控制器输入信号X；如果X=1，则

基于FPGA的交通灯设计报告

合肥学院综合课程设计报告题目：基于ＦＰＧＡ的交通灯设计专业：电子信息工程班级：０９电子（２）班姓名：周峰导师：成绩：２０１２年１２月１１日

基于ＦＰＧＡ的交通灯设计一：题目要求 1：主干道绿灯时，支干道红灯亮，反之亦然，两者交替允许通行。主干道每次放行40秒，支干道每次放行30秒。每次路灯亮，前10秒为左转灯亮，后5秒为黄灯亮。余下为直行灯亮、 2：能实现正常的倒计时显示功能。 3：能实现总体清零功能；计数器由初始状态开始计数，对应状态的指示灯亮。二：题目分析 1：在十字路口东西方向和南北方向各设一组左转灯、；显示的顺序为：左转灯绿灯黄灯红灯。 2：设计一个倒计时显示器。倒计时只显示总体时间。主干道左转灯、红灯、绿灯和黄灯亮的时间分别是10秒、30秒、25秒、5秒。支干道左转灯、红灯、绿灯和黄灯亮的时间分别是10秒、40秒、15秒、5秒状态表如表3-1所示：3 三：选择方案 1：方案一在VHDL设计描述中，采用自顶向下的设计思路，该思路在自顶向下的VHDL 设计描述中，通常把整个设计的系统划分为几个模块，然后采用结构描述方式对整个系统进行描述。根据实验设计的结构功能，来确定使用哪些模块以及这些模块之间的关系。通过上面的分析，不难得知可以把交通灯控制系统划分为3个模块：时钟模块、控制模块、分频模块。 2：方案二不采用方案一的分模块设计，直接用进程写程序。该程序由7个进程组成，进程P1将CLK信号分频后产生1秒信号，P2形成0-49的计数器，进程P3、P4用来控制的信号灯亮灭的，其中P5、P6产生数码管显示的倒数的十进制形式。进程P7实现状态转换和产生状态转换的控制信号，进而控制数码管显示。由于方案一中使用进程会使程序变得很复杂，不易理解，所以我采用了方案二。

基于FPGA的交通灯设计(状态机)

基于FPGA的交通灯设计规范一、功能描述：本设计实现一个交通信号灯，具体功能如下： 1.异步信号复位，复位后1组为红灯亮2组为绿灯亮，数码管显示从24开始依次递减计数 2.实现红黄绿灯的延时交替亮灭，分两组灯，1组红灯亮时，2组为黄灯，5 秒后，1组红灯亮，2组绿灯亮；25秒后，1组黄灯亮，2组红灯亮；5秒后，1组绿灯亮，2组红灯亮。如此交替重复 3.计时时间25秒、5秒显示在数码管上。分别为：从24依次递减到0，从4 依次递减到0 二、输入输出信号描述：

系统结构框图顶层模块说明： 1、fenpin：将50MHz晶振转为1Hz作为时钟频率； 2、delay：计数延时； 3、state：指出状态转移顺序； 4、shuma：将计数延时用数码管输出显示。设计说明：设计分为分频、延时、状态机、数码管显示四个模块。分频，将50MHz的系统时钟转为1Hz。计数延时，让状态机能在合适的时间点进行状态切换。状态机，完成状态间的切换，输出。数码管显示，将延时模块的计时输出值转换为数码管输出显示。状态机的输出状态信号标志flag=out[1]|out[4]，即为：判断此时的两组输出是否有黄灯亮。flag_data=flag，作为计数延时模块的输入，用状态信号标志flag_data和计数值cnt来共同控制计数模块是5秒还是25秒。四、子模块描述： 4.1、fenpin：分频模块 1、功能描述将实验板上的50MHz的石英晶振频率转为1Hz。 2、管脚描述

每当clock时钟上升沿来临时，内部寄存器sum从0递加，加至25000000时，对clk进行取反操作，则可得到频率为1Hz的clk时钟 4.2、delay：延时模块 1、功能描述计数延时，让状态机能在合适的时间点进行状态切换。用计数值和状态信号标志的与结果（cnt==0 && flag_data）来判断计数延时的初始值应为24还是4 4.3、state：状态机模块 1、功能描述完成状态间的切换，输出。状态信号标志flag=out[1]|out[4]。即为检测当前是否有黄灯亮。注：out[5:3]对应1组灯的：红黄绿 out[2:0]对应2组灯的：红黄绿 4.4、shuma：数码管显示模块 1、功能描述将延时模块的计时输出值转换为数码管输出显示。

multisim10示波器的使用方法

共基极放大器电子仿真软件MultiSIM 9中的虚拟示波器使用方法默认分类 2009-04-11 12:59 阅读330 评论0 字号：大中小在电子仿真软件MultiSIM 9中，除了虚拟双踪示波器和虚拟四踪示波器以外，还有两台高性能的先进示波器，它们分别是：跨国“安捷伦”公司的虚拟示波器“Agilent54622D”和美国“泰克”公司的虚拟数字存贮示波器“TektronixTDS2024”。本刊06年第五期曾对Multisim7中的安捷伦虚拟示波器设置和显示有过简单介绍，读者可以参阅该文相关内容。本文主要介绍安捷伦虚拟示波器的一些特殊其它功能和美国“泰克” 公司的虚拟数字存贮示波器这两台高档次的示波器使用方法。一、安捷伦虚拟示波器“Agilent54622D”的使用方法举例 Agilent54622D虚拟示波器的带宽为100MHz，具有两个模拟通道和16个逻辑通道。图一是它的放大面板图，它的各个开关、按钮及旋钮的排列和调节都和实物仪器完全一样，我们在自己的电脑里也能享受到使用高档次测量仪器的愉悦，且没有损坏仪器的担忧。

图一一、显示基本波形操作(这里以模拟通道1为例说明) 首先在电子仿真软件MultiSIM 9电子平台上调出安捷伦虚拟函数信号发生器和安捷伦虚拟示波器各一台。并按图二连好电路；双击安捷伦虚拟函数信号发生器图标“XFG1”打开电源开关，不作任何设置使用它的默认值，即：频率1kHz，幅值100mVpp的正弦波(可参阅上期介绍)。

图二然后双击安捷伦虚拟示波器图标“XSC1”，打开它的电源开关，见图一中鼠标手指所示。打开仿真开关，这时可以从安捷伦虚拟示波器屏幕上看到一条水平细红线。在放大面板处于当前窗口的前提下，将鼠标移至“Y轴量程调节”旋钮上呈手指状，或按住鼠标左键向逆时针方向转；或连续点击键盘上的“↑”键都可以逐渐放大正弦波信号幅度，且屏幕上方“Y轴量程调节指示”数字在减小；将鼠标移至“X轴时间调节”旋钮上呈手指状，或按住鼠标左键向逆时针方向转；或连续点击键盘上的“↑”键都可以使正弦波信号展宽，且屏幕上方“X轴时间量程指示”数字在减小；将鼠标移至屏幕左下角“波形亮度调节”(也可认为是在调整聚焦)旋钮上呈手指状，或按住鼠标左键向顺时针方向转；或连续点击键盘上的“↓”键都可以逐渐加粗正弦波信号波形；将鼠标移至屏幕左下角“Y轴移位调节”旋钮上呈手指状，或按住鼠标左键向顺时针方向转；或连续点击键盘上的“↓”键都可以将正弦波向下移动，相当于真实示波器的Y轴移位旋钮；经以上调整结果，从屏幕上可以看到如图三所示波形，从图上我们通过屏幕上方显示的数据可以读出1kHz正弦波的周期是1mS、幅度为100mV，与安捷伦虚拟函数信号发生器设置相符，波形中心离开X 轴为50mV，屏幕上的波形已被适当加粗。

泰克示波器用于数据采集的步骤及使用注意事项

泰克示波器用于数据采集的步骤及使用注意事项泰克示波器可以用来采集数据，以下是在DPO4032下做的实验。 https://www.360docs.net/doc/6415163290.html,B连接如果不希望用U盘拷贝来拷贝去，可以找个USB电缆，再去泰克网站下载Open Choice Desktop，装好后就可以直接用USB传屏幕截图和数据了。 2.数据采样深度回传的数据，量化误差其实不小，好像仅仅是为显示服务的。据观察，不同量程下，传回的数据量化误差是有很大差别的；另外，同一个量程下，微调每个网格的单位（xx V/div）也会影响到量化误差。不过，对于10GS/s的采样率，其AD能做到10位已经挺不容易了。不知道有没有低采样率高采样深度的示波器，如果没有，这也是个market。 3.存储深度实验室里有两种示波器，一个存储深度2k个采样点，另一个10M个采样点。如果要对一个4s的信号采样，那么2k个点能够做到的采样率就只有500，然而对于10M存储深度的示波器，采样率可以达到2.5M。当然，我曾试过把10M的结果导出，结果存成个将近500M的文件，悲剧。 4.数据处理可以把导出的csv文件前面几行删掉，之后用Matlab的workspace里面的Import data导入数据。1M点的数据，Matlab能轻松plot出来，真厉害啊。 5.直流耦合在直流耦合的情况下，调节垂直偏移不影响采集数据的结果。通过对损坏数字示波器的故障分析，发现主要损坏的原因为浮地测量，以下为预防数字示波器损坏的操作/使用注意事项： 1. 为了仪器操作人员的安全，仪器在安全范围内正常工作，保证测量波形准确、数据可靠、降低外界噪声干扰；使用时， a. 测量系统- 例如示波器、信号源；打印机、计算机等设备等

基于FPGA的交通灯设计开题报告

西京学院本科毕业设计(论文)开题报告题目：基于FPGA的交通灯设计教学单位：xxx 专业：xxx 学号： xxx 姓名： xxx 指导教师：xxx xxxx年xx月开题报告填写要求

1．开题报告作为毕业设计（论文）答辩委员会对学生答辩资格审查的依据材料之一。此报告应在指导教师指导下，由学生在毕业设计（论文）工作前期内完成，经指导教师签署意见及所在院（系）审查后生效。 2．开题报告内容必须按教务处统一设计的电子文档标准格式（可从教务处网页上下载）填写并打印（禁止打印在其它纸上后剪贴），完成后应及时交给指导教师签署意见。 3．开题报告字数应在1500字以上，参考文献应不少于15篇（不包括辞典、手册，其中外文文献2篇），文中引用参考文献处应标出文献序号，“参考文献”应按照国标GB 771至少4—87《文后参考文献著录规则》的要求书写。 4．指导教师意见和所在院（系）意见用黑墨水笔书写，并亲笔签名。 5. 年、月、日的日期一律用阿拉伯数字书写，例：“2005年11月26日”或“2005-11-26”。

1．毕业设计（论文）题目背景、研究意义及国内外相关研究情况。 1、课题背景和意义：今年来，随着汽车数量的猛增，我国中大型城市的城市交通，正面临着严峻的考验，从而导致交通问题的日益严重，其主要表现如下：交通事故的频发，对人类生命安全造成极大威胁；交通拥堵严重，导致出行时间增加，能源消耗加大；空气污染和噪声污染程度日益增加等。日常的交通堵塞成为人们司空见惯而有不得不忍受的问题。在这种背景字儿，结合我国城市道路交通的实际情况，开发出真正适合我们自身特点的智能信号灯控制系统已经成为当前的主要任务。和谐的城市交通具有很重要的现实意义，城市交通是城市经济生活的命脉，是衡量一个城市文明进步的标志，对于城市经济的发展和人民生活水平的提高起着十分重要的作用。作为城市交通网的重要组成部分。交叉口是道路通行能力的瓶颈和交通阻塞及事故的多发地。城市的交通拥堵，大部分是由于交叉口的通行能力不足或没有充分利用造成的，这导致车流中断、事故增多、延误严重。对交叉实行科学的管理与控制是交通控制工程的重要研究课题，是保障交叉口的交通安全和充分发挥交叉口的通行能力的重要措施，是解决城市交通问题的有效途径。所以，改变和完善我国现有的交通系统已成为当务之急。 2、国内外研究情况：目前设计交通灯的方案有很多，有应用CPLD设计实现交通灯控制方法；有应用PLC实现对交通灯控制系统的设计；有应用单片机实现对交通灯设计的方法；还有用FPGA实现交通灯的设计；目前国内的交通灯一半设计在十字路口，在醒目位置用红、绿、黄三种颜色的指示灯，加上一个倒计时的显示计时器来控制行车，对于一般情况下的安全行车，车辆分流尚能发挥作用，但根据实际行车过程中出现的情况，还存在以下缺点：1、两车道的车辆轮流放行时间相同，在十字路口，经常一个车道为主干道，车辆较多，放行时间应长些；另一车道为副干道，车辆较少，放行时间应短些。2、两条干道的红绿时间不能随时间改变而修改。

泰克示波器使用方法

一. pzaoo 无源电压探头开关在1A 位置时，卩卫200探头的带宽为6MH7 开关在10X ffiM 时.其带宽为200 MHz 使用过程中应注S 使探头袁减选择与示波器“探头”选项设置一致常用按钮解释: save/recall :存储或者取回波形到软盘合作内存; Cursor 光标：点击按钮，激活光标，可以测量波形参数; Dis play 显示：改变波形外观或者显示屏？？？默认设置default setup :点击按钮，回复出厂设置; 7. help 帮助：点击按钮，激活系统的帮助系统; 1. 1. 2. 测量：点击，自动进行波形测量; 3. Acquire 采集：采样设置; 4. Utility 功用：激活系统工具，诸如语言选择; 5. 6. 8. “0" X.:

Autoset 自动设置：点击按钮，根据被测波形，自动的设计垂直、水平和触发控制器, 以利于被测波形全部的显示； 10 .单序(SINGLES EQ)。一次羊脉冲捕获设置触发参数至正确位置。 Run/stop 运行停止：点击按钮，停止捕获波形(停止后，即会显示已经捕捉到的波动, 即波动的静止状态)，或者点击重新启动捕获，可以观察动态的波形； CH1 MENU:点击按钮，可以打开或者关闭通道 1 VOLTS/DIV 旋转按钮，可调节所选波形垂直方向刻度系数备注：3跟15同时也为cursor1和cursor2的位置旋转按钮 Position :旋转按钮，可调节所选波形的水平位置 SET to ZER?置相对于已捕获波形的触发点至中点 9. 10. Single SEQ ? ? 11. Print 打印: Position :旋转按钮，可调节所选波形的垂直位置 2. 3. 4. MATH/MENU :显示所选运算波形类型 5. 6. HORIZ MENU 调节水平视窗及释抑菜单 7. 12. 1 E 富壬累乩応;工 pel T CM 1 ■亠T 川■_ I

基于FPGA的交通灯控制器设计

交通灯控制器设计专业：计算机应用技术班级：计应2 班学号：147030201 姓名：蔡利军

基于FPGA的交通灯控制器设计摘要超高速硬件描述语言VHDL，是对数字系统进行抽象的行为与功能描述到具体的内部线路结构描述，利用EDA工具可以在电子设计的各个阶段、各个层系进行计算机模拟验证，保证设计过程的正确性，可大大降低设计成本，缩短设计周期。本文介绍的数字秒表设计，利用基于VHDL的EDA设计工具，采用大规模可编程逻辑器件FPGA，通过设计芯片来实现系统功能。交通灯控制系统可以实现路口红绿灯的自动控制。基于FPGA设计的交通灯控制系统具有电路简单、可靠性强、实时快速擦写、运算速度高、故障率低、可靠性高,而且体积小的特点。本设计采用Altera公司Cyclone系列的EPlC3T1444C8芯片，在Quartus II软件平台上使用VHDL语言，采用自顶向下的设计方法对系统进行了模块化设计和综合，并进行了仿真。该系统可实现十字路口红绿灯及左转弯控制和倒计时显示，仿真结果结果表明系统能够自动控制交通灯转变。关键词：VHDL，交通灯，EDA

目录前言 (1) 第1章 FPGA概述 (2) 1.1 FPGA的简介 (2) 1.2 FPGA的应用 (2) 第2章 VHDL硬件描述语言 (3) 2.1 VHDL程序基本结构 (3) 2.1.1 实体 (4) 2.1.2 结构体 (4) 2.1.3 库 (5) 2.2 VHDL语言 (5) 2.2.1 VHDL文字规则 (5) 2.2.2 VHDL数据对象 (5) 2.2.3 VHDL数据类型 (6) 2.2.4 VHDL 顺序语句 (6) 2.2.5 VHDL并行语句 (6) 第3章系统设计与仿真 (7) 3.1 系统介绍 (7) 3.1.1 设计任务 (7) 3.1.2 设计要求 (7) 3.2 系统设计仿真 (8) 3.2.1 顶层框图的设计 (8) 3.2.2 时序状态图的设计 (9) 3.2.3 工程设计流程框图： (10) 3.2.4 芯片的选择 (10) 3.2.5 各个模块的设计与仿真 (11) 结论 (27) 附录..................................... 错误！未定义书签。

基于FPGA的交通灯控制器设计_课程设计报告

《EDA技术》课程实验报告课程名称：EDA技术及应用报告题目：交通灯控制器设计学部：信息科学与工程姓名：学号：班级：同组者：指导教师：

信息科学与工程学院2012-2013学年第二学期

课程设计任务书报告题目交通灯控制器的设计完成时间 6.19 学生姓名陈外流专业班级电信 1002班指导教师曹铁军职称教授总体设计要求和技术要点 1.任务及要求（1）设计一个交通信号灯控制器，由一条主干道和一条支干道汇合成十字路口，在每个入口处设置红、绿、黄三色信号灯，红灯亮禁止通行，绿灯亮允许通行，黄灯亮则给行驶中的车辆有时间停在禁行线外。（2）红、绿、黄发光二极管作信号灯，用传感器或逻辑开关作检测车辆是否到来的信号。（3）主干道处于常允许通行的状态，支干道有车来时才允许通行。主干道亮绿灯时，支干道亮红灯；支干道亮绿灯时，主干道亮红灯。（4）主、支干道均有车时，两者交替允许通行，主干道每次放行45秒，支干道每次放行25秒，设立45秒、25秒计时、显示电路。（5）在每次由绿灯亮到红灯亮的转换过程中，要亮5秒黄灯作为过渡，使行驶中的车辆有时间停到禁行线外，设立5秒计时、显示电路。（6）按《湖南涉外经济学院课程设计管理办法》要求提交课程设计报告。工作内容及时间进度安排第17周：周1---周2 ：立题、论证方案设计周3---周5 ：程序设计与调试第18周：周1---周3 ：硬件调试与测试、撰写课程设计报告周4---周5 ：验收答辩课程设计成果 1．与设计内容对应的软件程序 2．课程设计总结报告

基于FPGA设计——交通灯

FPGA课程设计——交通灯控制器通信工程学院电科0701班罗超（17）

第一部分技术规范 1.1功能描述：实现一个由一条主干道和一条支干道的汇合点形成的十字路口的交通灯控制器，具体功能： (1) 主、支干道各设有一个绿、黄、红指示灯，两个显示数码管。 (2) 主干道处于长允许通行状态，而支干道有车来时才允许通行。当主干道允许通行亮绿灯时，支干道亮红灯。而支干道允许通行亮绿灯时，主干道亮红灯。 (3) 当主干道、支干道均有车时，两者交替允许通行，主干道每次通行45 秒，支干道每次通行25 秒，在每次由绿灯向红灯转换的过程中，要亮5 秒的黄灯作为过渡，并进行减计时显示。每个周期结束时都要进行支干道是否有车的检测，若有车则进行下一个周期，若没有，则主干道亮绿灯，支干道亮红灯，直到检测到支干道有车。 1.2系统总体框图：根据设计要求和系统所具有的功能，并参考相关的文献资料，经行方案设计，可以画出如下图所示的交通信号灯控制器的系统框图。

I/O 管脚的描述名称方向电平位宽功能 clk Input 3.3V 1 系统时钟信号（10KHZ ） carsignal Input 3.3V 1 检测支路是否有车 rst Input 3.3V 1 复位信号 led Output 3.3V 6 LED 灯 sel Output 3.3V 7 数码管段码 seg Output 3.3V 4 数码管位码时钟分频模块交通灯控制模块扫描显示译码模块 clk rst carsignal 计时模块数码管段码 sel 数码管位码 seg LED 灯

数字式示波器Tektronix TDS1002初步使用讲解

第四章常用仪器简介数字式示波器Tektronix TDS1002初步使用示波器最主要的功能就是把测量点的电压随时间变化曲线直观地显示在屏幕上。示波器是最重要的电子测量仪器之一，也是使用最频繁的电子仪器之一。要正确使用一台示波器，要充分利用一台示波器的功能和性能指标，就必需充分阅读该示波器的使用说明书。示波器使用说明书中的主要性能指标和基本操作方法列于本节之后。下面所介绍的仅仅是实验中使用该示波器所所涉及到的最基本的内容。 1. 功能简介 Tektronix TDS1002示波器是数字式示波器，其正面外形如图1。它对来自探头的信号经放大，然后采样，再将采样数据对应的波形记录，最后将波形显示在屏幕上。同时，在示波器内部可对数据作一些处理，例如，统计平均，快速付立叶变换，并将处理过的波形显示在屏幕上。它还可以通过GPIB 卡（General Purpose Interface Bus ）与计算机、打印机等设备进

行数据交换，因此，可由计算机对示波器采集到的数据做进一步的处理。Tektronix TDS1002示波器的最高采样率1GHz ，屏幕显示的波形由2500采样点的数据连接而成。其原理示意图如图2。 2. 关于Tektronix TDS1002数字式示波器使用中的若干问题 2．1．探头×1、×10 本示波器的输入阻抗为1M Ω电阻和20pF 电容的并联。并联电容是为了抑制高频干扰。示波器探头有 ×1、×10转换开关。当探头开关置于×1时，示波器输入回路的等效电路如图4。通常有R s <

基于FPGA交通灯设计

河南科技学院新科学院数字系统课程设计报告书课题名称基于FPGA的交通灯设计院系新科学院姓名学号夏文平、2013280218 专业班级通信工程、通信132 指导教师刘艳昌、雷进辉设计时间2014-2015学年第2学期12、13周 2015年 6月 5 日

摘要 (1) 关键词 (1) Ⅰ课程设计目的 (1) Ⅱ设计任务及要求 (1) Ⅲ系统设计总体方案 (2) Ⅳ各模块具体实现 (2) ㈠分频模块 (2) ㈡倒计时模块 (3) ㈢转码模块 (5) ㈣交通控制模块 (6) Ⅴ系统仿真及硬件下载 (10) Ⅵ遇到的问题及分析 (12) Ⅶ结论与心得 (12) 参考文献 (13)

摘要交通灯信号控制器通常要实现自动控制和手动控制其红绿灯的变化，基于FPGA设计的交通灯信号控制器电路简单、可靠性好。本设计可控制2个路口的红、黄、绿三盏灯．让其按特定的规律进行变化。利用QuartusⅡ对设计结果进行仿真，发现系统工作性能良好。据此设计而成的硬件电路，也实现了控制要求。关键词：交通灯自动控制手动控制 Ⅰ课程设计目的。巩固加深所学电子技术课程的基本知识，提高综合运用所学知识的能力。同时培养学生选用参考书、查阅手册、图表和文献资料的能力，提高解决实际问题的能力。并且，在设计方案分析比较、设计计算、电路安装等缓解掌握使用电路的设计方法。然后提高学生的动手能力，掌握仪器设备的正确使用方法。最后了解与课题有关的电路以及元器件的工程技术规范，能按课程设计任务数的要求编写设计说明书，可以正确反映设计和实验成果，能正确绘制电路图等。 Ⅱ设计任务及要求。设计一个十字路口的交通灯控制电路，要求甲车道和乙车道两条交叉道路上的车辆交替运行，每次的通行时间都设为25秒。要求黄灯先亮5秒，才能变换运行车道并且黄灯亮时另一干道的红灯按1Hz 的频率闪烁。要求通行时间及黄灯亮的时间均可在60秒内任意设定。