计算机组成原理

1．完整的计算机系统应包括配套的硬件设备和软件系统。

2．计算机硬件包括运算器、控制器、存储器、输入设备

和输出设备。其中运算器、控制器和存储器组成主机运算器和控制器可统称为CPU。

3．基于存储程序原理的冯·诺依曼计算机工作方式的基本特点是按地址访问并顺序执行指令。

5．系统程序是指用来对整个计算机系统进行调度、管理、监视及服务的各种软件，应用程序是指用户在各自的系统中开发和应用的各种程序。

6．计算机与日常使用的袖珍计算机的本质区别在于自动化程度的高低。

7．为了更好地发挥计算机效率和方便用户，20世纪50年代发展了操作系统技术通过它对计算机进行管理和调度。

8．指令和数据都存放在存储器中，控制器能自动识别它们。

9．计算机系统没有系统软件中的操作系统就什么工作都不能做。

10．在用户编程所用的各种语言中与计算机本身最为密切的语言是汇编语言。

11．计算机唯一能直接执行的语言是机器语言.

12．电子计算机问世至今计算机类型不断推陈出新但依然保存存储程序的特点最早提出这种观点的是冯·诺依曼。

13．汇编语言是一种面向机器的语言,对机器依赖性很强,用汇编语言编制的程序执行速度比高级语言快。

14．有些计算机将一部分软件永恒地存于只读存储器中称为固件。

15．计算机将存储、运算逻辑运算和控制三部分合称为主机，再加上输入设备和输出设备组成了计算机硬件系统。

16．1μs= 10-6 s，其时间是1ns的 1000 倍。

17．计算机系统的软件可分为系统软件和应用软件，文本处理属于应用软件，汇编程序属于系统软件。

18．指令的解释是由计算机的控制器来完成的，运算器用来完成算数和逻辑运算。

23．存储器的容量可以用KB、MB和GB表示，它们分别代表 2 10字节， 2 20字节和2 30字节。

24．计算机硬件的主要技术指标包括机器字长、存储容量、运算速度。

1. 1946年研制成功的第一台电子计算机称为 ENIAC 。

3. 集成电路的发展，到目前为止，依次经历了小规模集成（SSI）、规模集成（MSI）、大规模集成（LSI）和超大规模集成（VLSI）四个阶段。

5.数控机床是计算机在过程控制方面的应用，邮局实现信件自动分拣是计算机在模式识别方面的应用。

6.人工智能研究用计算机模拟人类智力活动的有关理论与技术，模式识别研究

用计算机对物体、图像、语言、文字等信息进行自动识别。

7.计算机在过程控制应用中，除计算机外， A/D转换器是重要部件，它能把模拟量转换成计算机能识别的信号。

10.计算机按其工艺和器件特点，大致经历了四代变化，第一代从1946年开始，采用电子管；第二代从1958年开始，采用晶体管，第三代从1965年开始，采用中小规模集成电路。第四代从1971年开始，采用大规模和超大规模集成电路。

11.电子计算机的英文名是 Computer ，世界上第一台电子计算机命名为 ENIAC ，它是由宾夕法尼亚州立大学制成。

12. 数字计算机用来处理离散型的信息，而模拟计算机用来处理连续性的信息。

13.以电压的高低来表示数值，其精度有限的计算机称为模拟计算机。

14.将许多电子元件集成在一片芯片上称为 IC 。（用英文缩写字母表示）

15. 人工智能（简称AI）的目标是由人类将思考力、判断力和学习力赋予计算机。

16.计算机发展至今，虽然与早期相比面貌全非，但存储程序的特点依然不变。

17.操作系统最早出现在第三代计算机上。

18.网络技术的应用主要有电子商务、网络教育和敏捷制造等。

19.多媒体技术是计算机技术和视频、音频及通信技术集成的产物。

20.在微型计算机广泛的应用领域中，财务管理属于数据处理方面的应用。

21.在远程导弹系统中，将计算机嵌入到导弹内，这种计算机属于专用计算机，在计算机的应用领域中属于过程控制。

22.机器人属于人工智能领域的一项重要应用。

23.把各类专家丰富的知识和经验以数据形式存于知识库内，通过专用软件，根据用户查询的要求，向用户做出解答。这种系统通常被称作专家系统，属于人工智能领域的应用范畴。

1.在做手术过程中，医生经常将手伸出等护士将手术刀递上，待医生握紧后，护士才松手。如果把医生和护士看成是两个通信模块上述一系列动作相当于异步通信中的全互锁方式。

2.按联接部件不同，总线可分为片内总线、系统总线和通信总线三种。

3.系统总线是连接CPU、主存、I\O之间的信息传送线，按传输内容不同，又可分为地址线数据线和，控制线分别用来传送地址数据和控制信号、响应信号和时序信号。

4.Plug and Play的含义是即插即用。PCI总线标准具有这种功能。

5.一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。

6.总线上的主模块是指对总线有控制权的模块，从模块是指被主模块访问的模块，只能响应从主模块发来的各种总线命令。

7.总线的通信控制主要解决通信双方如何获知传输开始和传输结束，以及通信双方如何协调如何配合通常有同步通信异步通信半同步通信和分离式通信四种。

8.同步通信的主要特点是通信双方由统一时钟控制数据的传输，一般用于总线长度较短，总线上各部件存取时间比较一致的场合；异步通信的特点是通信双方没有公共的时钟标准，采用应答方式通信，一般用于总线上各部件速度不一致的场合。

9.每个总线部件一般都配有三态门电路，以避免总线访问冲突，当某个部件不占用总线时，由该电路禁止向总线发出信息。

10.总线同步通信影响总线效率的原因是必须按最慢速度的部件来设计公共时钟。

11.在总线的异步通信方式中，通信的双方可以通过不互锁、半互锁和全互锁三种类型联络。

13.按数据传送方式不同，总线可分为串行传输总线和并行传输总线。

14.单向总线只能将信息从总线的一端传到另一端，不能反向传输。

15.总线判优控制可分为集中式和分布式两种。

16.在同步通信中，设备之间没有应答信号，数据传输在公共时钟信号的控制下进行。

17.在异步通信中，没有固定的总线传输周期，通信双方通过应答（握手）信号联络。

18.在计数器定时查询方式下，采用每次从上一次计数的终止点开始计数的方式，可使每个设备使用总线的优先级相等。

19.总线复用技术是指不同的信号（如地址信号和数据信号）共用同一组物理学线路，分时使用，此时需配置相应的电路。

20. 半同步通信既有统一的时钟信号，又允许不同速度的模块和谐工作，为此需增设一条“等待”（WAIT）响应信号线。

填空

1. 主存、快速缓冲存储器、通用寄存器、磁盘、磁带都可以用来存储信息，按存取时间由快至慢排列，其顺序是通用寄存器、快速缓存寄存器、主存、磁盘、磁带。

2. Cache、主存和辅存组成三级存储系统，分级的目的是提高访存速度，扩大存储容量。

3. 半导体静态RAM依据触发器原理存储信息，半导体动态RAM依据电容存储电荷原理存储信息。

4．动态RAM依据电容存储电荷的原理存储信息，因此一般在2ms时间内必须刷新一次，刷新与行地址有关，该地址由刷新地址计数器给出。

7. 半导体静态RAM进行读/写操作时，必须先接受地址信号，再接受片选和读/写信号。

8. 欲组成一个32K*8位的存储器，当分别选用1K*4位，16K*1位，2K*8位的三种不同规格的存储芯片时，各需64 、16 和16片。

9. 欲组成一个64K*16位的存储器，若选用32K*8位的存储芯片，共需4片；若选用16K*1位的存储芯片，则需64片；若选用1K*4位的存储芯片共需256片。

10. 用1K*1位的存储芯片组成容量为16K*8位的存储器共需128片，若将这些芯片分装在几块板上，设每块板的容量为4K*8位，则该存储器所需的地址码总位数是14，其中2位用于选板，2位用于选片，10位用于存储芯片的片内地址。

18. 主存可以和缓存、辅存和CPU交换信息，辅存可以和主存交换信息，快速缓存可以和主存、CPU交换信息。

19. 缓存是设在CPU和主存之间的一种存储器，其速度与CPU速度匹配，其容量与缓存中数据的命中率有关。

20. 存储器由m（m=1,2,4,8……）个模块组成，每个模块有自己的地址和数据寄存器，若存储器采用模m编址，存储器带宽可增加到原来的m倍。

21. 设有八体并行低位交叉存储器，每个模块的存储容量是64K*32位，存取周期是500 ns,则在500 ns内，该存储器可向CPU提供256位二进制信息，比单个模块存储器的速度提高了7倍。

22. 使用高速缓冲存储器是为了解决CPU和主存的速度匹配问题，提高访存速度，缓存的地址对用户是透明的，存储管理主要由硬件实现。使用虚拟存储器是为了解决扩大存储器容量问题，存储管理主要由硬件和操作系统实现。后一种情况下，CPU不直接访问第二级存储器。

23. 主存储器容量通常以KB为单位，其中K=1024。硬件的容量通常以GB为单位，其中G=2的30次方。

24. 主存储器位1MB即等于1024 KB。

25. 当我们说16位微机的主存储器容量是640KB时，表示主存储器有655360

字节存储空间，地址号从0到655359。

26. 将主存地址映射到Cache中定位成为地址映像，将主存地址变换成Cache地址称为地址表换，当新的主存块需要调入Cache中，而它的可用地址又被占用时，需根据替换算法解决调入问题。

27.主存和Cache的地址的映像方法很多，常用的有直接映像、全相联映像组相联映像三种，在存储管理上常用的替换算法是先进先出算法和近期最少使用算法。

28.Cache的命中率是指 CPU要访问的信息已在Cache中的比率，命中率与 Cache 的块长和容量有关。

29.Flash Memory具有高性能、低功耗、高可靠性以及瞬时启动的能力，常作为固态盘，用于便携式电脑中。

30.在Cache-主存层次的存储系统中，存储管理常用的替换算法是 LRU 和 FIFO ，前者命中率高。

31.虚拟存储器指的是主存-辅存层次，它可给用户提供一个比实际主存空间大得多的虚拟地址空间。

32.Cache是一种高速缓冲存储器，用来解决CPU与主存之间速度不匹配的问题。现代的Cache可分为片载Cache 和片外Cache 两级，并将指令Cache 和数据Cache 分开设置。

41.虚拟存储器通常由主存和辅存两级组成。为了要运行某个程序，必须把逻辑地址映射到主存的物理地址空间上，这个过程叫地址映像。

42.计算机的存储结构系统通常采用层次结构。在选择各层次所用的器件时，应综合考虑速度、容量、成本、密度、能耗。

43.在Cache-主存的地址映像中，全相联映像灵活性强，全相联映像成本最高。

44.在写操作时，对Cache与主存单元同时修改的方法称为写直达法，若每次只暂时写入Cache，直到替换时才写入主存的方法称为写回法。

45.一个n路组相联映像的Cache中，共有M块数据。当n=1时，该Cache变为直接映像；当n=M时，该Cache成为全相联映像。

46.由容量为16KB的Cache和容量为16MB的主存构成的存储系统的容量为 16MB 。

47.层次化存储器结构设计的依据是程序访问的局部性原理。

48.一个四路组相联的Cache共有64块，主存共有8192块，每块32个字。则主存地址中的主存字块标记为 9 位，组地址为 4 位，字块内地址为 5 位。

49.在虚拟存储器系统中，CPU根据指令生成的地址是逻辑地址（或虚拟地址），经过转换后的地址是物理地址（或实际地址）。

第五章

1. I/O 接口电路通常具有选址、传送命令、传送数据和反映设备状态功能。

2. I/O 的编址方式可分为不统一编址和统一编址两大类，前者需有独立的I/O 指令，后者可通过访存指令和设备交换信息。

3. I/O 和CPU之间不论是采用串行传送还是并行传送，它们之间的联络方式（定时方式）可分为立即响应、异步定时（采用应答信号）、同步定时（采用同步时标）三种。

4. 主机与设备交换信息的控制方式中，程序查询方式主机与设备是串行工作的，

中断方式和 DMA 方式主机与设备是并行工作的，且 DMA 方式主程序与信息传送是并行进行的。

5. CPU在指令执行周期结束时刻采样中断请求信号（在开中断情况下），而在存储周期结束时刻采样DMA 的总线请求信号。

6. I/O 与主机交换信息的方式中，程序查询方式和中断方式都需通过程序实现数据传送，其中程序查询方式体现CPU与设备是串行工作的。

7．如果CPU处于开中断状态，一旦接受了中断请求，CPU就会自动关中断，防止再次接受中断。同时为了返回主程序断点，CPU需将程序计数器内容存至存储器（或堆栈）中。中断处理结束后，为了正确返回主程序运行，并且允许接受新的中断，必须恢复寄存器内容（或现场）和开中断。

8. CPU 响应中断时要保护现场，包括对 PC内容和寄存器内容的保护，前者通过硬件自动（或中断隐指令）实现，后者可通过软件编程实现。

9. 一次中断处理过程大致可分为中断请求、中断判优、中断响应、中断服务和中断返回等五个阶段。

10. 为了反映外围设备的工作状态，在I/O接口中都设有状态触发器，常见的有“工作”触发器B 、“完成”触发器D 、“中断请求”触发器INTR 和“中断屏蔽”触发器MASK 。

11. D/A 转换是将数字信号转换为模拟信号。

12. A/D转换是将模拟信号转换为数字信号。

13. 按照主机与外设数据传输方式不同，接口可分为并行数据接口和串行数据接口两大类，按照主机与外设交换信息的控制方式不同，接口可分为程序型接口和 DMA型接口。

19. 目前常采用一个DMA控制器控制多个I/O设备，其类型分为选择型和多路型。其中选择型特别适合数据传输率很高的设备。

20. 多路型DMA控制器适合于同时为多个慢速外围设备服务，它又可以分为链式多路型和独立请求方式多路型。

21. 在DMA 方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主存、周期挪用和 DMA和CPU交替访问主存。

22. 显示设备种类繁多，目前微机系统配有的显示器件有 CRT显示器、液晶显示器和等离子显示器。显示器所显示的内容有字符、图形、图像三大类。

23. 一台微型计算机通常配置最基本的外部设备，即键盘、鼠标、显示器和打印机等。

24. 通道是具有特殊功能的处理器，它由 I/O 指令启动，并以执行通道指令完成外围设备与主存之间进行数据传送。

25. 利用访存指令与设备交换信息，这在I/O 编址方式中称为统一编址。

26. 中断接口电路通过数据总线将向量地址送至CPU。

27. I/O与主机交换信息共有程序查询方式、程序中断方式、 DMA方式、和通道方式五种控制方式。

29. 若显示器接口电路中的刷新存储器容量为1MB，当采用800×600的分辨率模式时，每个像素最多可以有 216 种颜色。

34. 终端由键盘和显示器组成，具有输入和输出功能。

35. 激光打印机采用了激光技术和照相技术。

36. 单重中断的中断服务程序的执行顺序为保护现场、设备服务、恢复现场、开中断和中断返回。

37. 多重中断的中断服务程序的执行顺序为保护现场、开中断、设备服务、恢复现场和中断返回。

第六章

1. 计算机中广泛用二进制数进行计算、存储和传递，其主要理由是物理器件性能所致。

2．在整数定点机中，机器数为补码，字长8为（含2位符号位），则所能表示的十进制数范围为 -64 至 63 ，前者的补码形式为 11000000 ，后者的补码形式为00111111 。

3．机器数为补码，字长16位（含1位符号位），用十六进制写出对应于整数定点机的最大整数的补码是 7FFF ，最小负数补码是 8000 。

7．在整数定点机中，采用1为符号位，若寄存器内容为10000000，当它分别表示为原码、补码、反码及无符号数时，其对应的真值分别为 -0 、 -128 、 -127 和 128 （均用十进制表示）。

8．在小数定点机中，采用1为符号位，若寄存器内容为10000000，当它分别表示为原码、补码和反码时，其对应的分值分别为 -0 、 -1 和 -127/128 （均用十进制表示）。

9．在整数定点机中，采用1为符号位，如寄存器内容为11111111，当它分别表示为原码、补码、反码及无符号数时，其对应的真值分别为 -127 、 -1 、 -0 和 255 （均用十进制表示）。

10. 在小数定点机中，采用1位符号位，若寄存器内容为1111111，当它分别表示为补码、原码和反码时，其对应的真值分别为 -127/128 、 -1/128 、和 -0 （均用十进制表示）。

11．机器数字长为8为位（含1位符号位），当x=-128（十进制)时，其对应的二进制为 -10000000 ，【x】原= 不能表示，【x】反= 不能表示，【x】补= 10000001 ，【x】

移= 00000000 。

17．设机器字长为8位（含1位符号位），若机器数为00H(十六进制)，当它分别代表原码、补码、反码和移码时，等价十进制整数分别为 0 、±0 、 0 和 -128 。

18．设计器字长为8位（含1位符号位），若机器数为80H（十六进制），当它分别代表原码、补码、反码和移码时等价的十进制整数分别为 -0 、 -128 、 -127 和±0 。

19．设计器字长为8位（含1位符号位），若机器数为81H（十六进制），当它分别代表原码、补码、反码和移码时等价的十进制整数分别为 -1 、 -127 、 -126 和 +1 。

20．设计器字长为8位（含1位符号位），若机器数为FEH（十六进制），当它分别代表原码、补码、反码和移码时等价的十进制整数分别为 -126 、 -2 、 -1 和 +126 。

21. 设计器字长为8位（含1位符号位），若机器数为FFH（十六进制），当它分别代表原码、补码、反码和移码时等价的十进制整数分别为 -127 、 -1 、 -0 和 +127 。

22．采用浮点表示时，若位尾数为规格化形式，则浮点数的表示范围取决于阶码的位数，精度取决于尾数的位数，数符确定浮点数的正负。

23．一个浮点数，当其尾数右移时，欲使其值不变，阶码必须增加。位数右移一位阶码加1 。

24．对于一个浮点数，阶码的大小确定了小数点的位置，当其尾数左移时，欲使其值不变，必须是阶码减少。

25．采用浮点表示时，最大浮点数的阶符一定为正，尾数的符号一定为正。最小浮点数的阶码一定为正，尾数的符号一定为负。

26．移码常用来表示浮点数的阶码部分，移码和补码除符号位尾数外，其他各位数符。

27．采用浮点表示时，当阶码和尾数的符号均为正，其他的数字全部为 1 时，表示的是最大的浮点数。当阶码的符号为正，尾数的符号为负，其他数字全部为1时，这是最小的浮点数。

28．设浮点数字长为24位，欲表示 -6×104～6×104之间的十进制数，在保证数的最大精度条件下，除阶符、数符各取1位外，阶码应取 5 位，尾数应取17位。按这样分配，这24位浮点数的溢出条件是阶码大于 +31 。

29．已知16位长的浮点数，欲表示 -3×104～3×104之间的十进制数，在保证数的最大精度条件下，除阶符、数符各取1位外，阶码应取 4 位，尾数应取 10位。这种格式的浮点数（补码形式），当阶码小于 -16 时，按机器零处理。

30. 当0 >x > -1时，满足[x]原=[x]补的x值是 -1／2 ；当0>x>-27时，满足[x]原=[x]补的x值是 -64 。

31．最少需用 17 位二进制数可表示任一五位长的十进制数。

32．设24位长的浮点数，其中阶符1位，阶码5位，数符1位，尾数17位，阶码和尾数均用补码表示，且尾数采用规格化形式，则它能表示的最大正数真值是 231×（1-217），非零最小正数真值是 2-33，绝对值最大的负数真值是 -231，绝对值最小的负数真值是2-32×（-2-1-217）（均用十进制表示）

34．设机器数字长为8位（含1位符号位），对应十进制数x=-0.6875的[x]原为

1.1011000 ，[x]补为 1.0101000 ，[x]反为 1.0100111 ，[-x]原为 0.1011000 ，[-x]补为 0.1011000 ，[-x]反为 0.1011000 。

35．设机器数字长为8位（含1位符号位），对应十进制数x=-52的[x]原为 1，0110100 ，[x]补为 1，1001100 ，[x]反为 1，1001011 ，[-x]原为 0，0110100 ，[-x]补为 0，0110100 ，[-x]反为 0，0110100 。

36．补码表示的二进制浮点数，尾数采用规格化形式，阶码3位（含阶符1位），尾数5位（含1位符号位），则所对应的最大正数真值为 7.5 ，最小正数真值为 1／32 ，最大负数真值为 -9／256 ，最小负数真值为 -8 （写出十进制各位数值）。

39．已知十进制数x=-5.5,分别写出对应8位字长的定点小数（含1位符号位）和浮点数其中阶符1位，阶码2位，数符1位，尾数4位）的各种机器数，要求定点数比例因子选取2-4，浮点数为规格化数，则定点表示法对应的[x]原为 1.0101100 ，[x]补为

1.1010100 ，[x]反为 1.1010011 ，浮点表示法对应的[x]原为 0,11;1.1011 ，[x]补为0,11;1.0101 ， [x]反为 0,11;1.0100 。

42．在计算机中，一个二进制代码表示的数可被理解为指令或数据

或字符或地址或逻辑值。

43．已知[x]补=x0。x1x2…x n,则[-x]补= x0x1x2x3…x n+2-n 。

第七章

1. 指令字中的地址码字段（形式地址）有不同的含意，它是通过寻址方式体现的，因为通过某种方式的变换，可以得出有效地址。常用的指令地址格式有零地址、一地址、二地址和三地址四种。

2. 在非立即寻址的一地址格式指令中，其中一个操作数通过指令的地址字段安排在寄存器或存储器中。

3. 在二地址格式指令中，操作数的物理位置有三种形式，它们是寄存器--寄存器型、寄存器--存储器型和存储器--存储器型。

4. 对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中。

5. 立即寻址的指令其指令的地址字段指出的不是操作数的地址，而是操作数本身。

6. 寄存器直接寻址操作数在寄存器中，寄存器间接寻址操作数在存储器中，所以执行指令的速度前者比后者快。

24. RISC的英文全名是 Reduced Instruction Set Computer中文含义是精简指令系统计算机;CISC是 Complex Instruction Set Computer ，它的中文含义是复杂指令计算机。

25． RISC指令系统选取使用频度较高的一些简单指令，复杂指令的功能由简单指令的组合来实现。其指令长度固定，指令格式种类少，寻址方式种类少，只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行，且采用流水线技术，大部分指令在一个时钟周期时间内完成。

26．操作数由指令直接给出的寻址方式为立即寻址。

27．只有操作码没有地址码的指令称为零地址格式指令。

28．在指令的执行阶段需要两次访问存储器的指令通常采用存储器间接寻址。

29．需要通过计算才能获得有效地址的寻址方式常见的有变址寻址、基址寻址和相对寻址。

30．在一地址的运算指令中，通常第一操作数在累加器中，第二操作数由指令地址码给出，运算结果在累加器。

31．操作数的地址直接在指令中给出的寻址方式是直接寻址。

32．操作数的地址在寄存器中的寻址方式是寄存器间接寻址。

33．操作数的地址在主存储器中的寻址方式是存储器间接寻址。

34．操作数的地址隐含在指令的操作码中，这种寻址方式是隐含寻址。

35．在寄存器寻址中，指令的地址码给出寄存器号，而操作数在寄存器中。

36．在寄存器间接寻址中，指令中给出的是操作数地址所在的寄存器编号。

37．程序控制类指令包括各类转移指令，用户常用的有无条件转移指令、条件转移指令和子程序调用指令。

38．基址寻址方式的操作数地址由基址寄存器的内容与指令地址码字段给出的地址（或形式地址）求和产生。

39．相对寻址方式中的操作数地址由当前PC值与指令地址码字段给出的位移量（或形式地址）求和产生。

40．变址寻址和基址寻址的有效地址形成方式极为相似，但它们的应用场合不同，前者主要用于处理数组程序，后者支持多道程序的应用。

第九章

1.CPU从主存取出一条指令并执行该指令的时间叫做指令周期，它常常用若干个机器周期来表示，而后者又包含若干个时钟周期。

2.对于某些指令（如乘法指令），控制器通常采用局部控制方式来控制指令的执行，但这种控制中的节拍宽度与中央控制的节拍宽度是相等的，而且这两种控制是同步的。

3.控制部件通过控制线向执行部件发出各种控制命令，通常把这种控制命令叫做微命令，而执行部件执行此控制命令后所进行的操作叫做微操作。

4.控制器的控制方式分同步控制，异步控制，联合控制，人工控制四类。

5.CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。

6.程序顺序执行时，后继指令的地址由 PC自动加1 形成，遇到转移指令和调用指令时，后继指令的地址从指令寄存器的地址码字段获得。

7.控制器在生成各种控制信号时，必须按照一定的时序进行，以便对各种操作实施时间上的控制。

8.中央与局部控制相结合的控制属于同步控制方式，要求中央节拍的宽度与局部控制节拍的宽度相同。

9.控制器的控制方式中，机器周期中的节拍数可以不同，这属于同步控制。

10.在总线复用的CPU中，地址线和数据线公用一组总线，必须采用分时控制的方法，先给地址信号，并用地址锁存信号将其保存。

计算机组成原理_第四版课后习题答案(完整版)[]

第一章 1．比较数字计算机和模拟计算机的特点解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的；数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。两者主要区别见 P1 表 1.1 。 2．数字计算机如何分类？分类的依据是什么？解：分类：数字计算机分为专用计算机和通用计算机。通用计算机又分为巨型机、大型机、中型机、小型机、微型机和单片机六类。分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、指令系统规模和机器价格等因素。 3．数字计算机有那些主要应用？（略） 4．冯 . 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？解：冯 . 诺依曼型计算机的主要设计思想是：存储程序和程序控制。存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。主要组成部分有：控制器、运算器、存储器、输入设备、输出设备。 5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB MB GB来度量，存储容量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。单元地址：单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地址。数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。 6．什么是指令？什么是程序？解：指令：计算机所执行的每一个基本的操作。程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。 7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。

计算机组成原理第四章作业答案

第四章作业答案解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory. 解：1主存：主存又称为内存，直接与CPU交换信息。 2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。 3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。 4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。 5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。靠触发器原理存储信息，只要不掉电，信息就不会丢失。 6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。 7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。 8 PROM: 是可一次性编程的只读存储器。 9 EPROM 是可擦洗的只读存储器，可多次编程。 10 EEPROM: 即电可改写型只读存储器，可多次编程。 11 CDROM 即只读型光盘存储器。 12 Flash Memory 即可擦写、非易失性的存储器。存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。 Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。主存与Cache之间的信息调度功能全部由硬件自动完成。而主存—辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。

计算机组成原理第五版白中英(详细)第5章习题参考答案

第5章习题参考答案 1．请在括号内填入适当答案。在CPU中： (1)保存当前正在执行的指令的寄存器是（IR ）； (2)保存当前正在执行的指令地址的寄存器是（AR ） (3)算术逻辑运算结果通常放在（DR ）和（通用寄存器）。 2．参见图5.15的数据通路。画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。标出各微操作信号序列。解： STO R1, (R2)的指令流程图及微操作信号序列如下：

STO R1, (R2) R/W=R DR O, G, IR i R2O, G, AR i R1O, G, DR i R/W=W 3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。解： LAD R3, (R0)的指令流程图及为操作信号序列如下：

PC O , G, AR i R/W=R DR O , G, IR i R 3O , G, AR i DR O , G, R 0i R/W=R LAD (R3), R0 4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。解：

5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令 211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：

计算机组成原理(新)

《计算机组成原理》模拟题一.单选题 1.在多级存储体系中,”cache—主存”结构的作用是解决()的问题. A.主存容量不足 B.主存与辅存速度不匹配 C.辅存与CPU速度不匹配 D.主存与CPU速度不匹配 [答案]:D 2.用32位字长(其中1位符号位)表示定点小数是,所能表示的数值范围是(). A.[0,1-2-32] B.[0,1-2-31] C.[0,1-2-30] D.[0,1] [答案]:B 3.某计算机字长16位,它的存贮容量是64KB,若按字编址,那么它的寻址范围是(). A.0-64K B.0-32K C.0-64KB D.0-32K [答案]:B 4.50年代,为了发挥()的效率,提出了()技术,从而发展了操作系统,通过它对()进行管理和调度. A.计算机,操作系统,计算机 B.计算,并行,算法 C.硬件设备,多道程序,硬软资源 D.硬件设备,晶体管,计算机 [答案]:C 5.某SRAM芯片,存储容量为64x16位,该芯片的地址线和数据线数目为(). A.64,16 B.16,64 C.64,8 D.16,16 [答案]:D 6.用64位字长(其中1位符号位)表示定点小数时,所能表示的数值范围是(). A.[0,264-1] B.[0,263-1] C.[0,262-1] D.[0,263] [答案]:B

7.CD—ROM光盘是()型光盘,可用做计算机的()存储器和数字化多媒体设备. A.重写,内 B.只读,外 C.一次,外 D.多次,内 [答案]:B 8.CPU主要包括(). A.控制器 B.控制器.运算器.cache C.运算器和主存 D.控制器.ALU和主存 [答案]:B 9.EPROM是指(). A.读写存储器 B.只读存储器 C.闪速存储器 D.光擦除可编程只读存储器 [答案]:D 10.描述Futurebus+总线中基本概念不正确的句子是(). A.Futurebus+总线是一个高性能的同步总线标准 B.基本上是一个异步数据定时协议 C.它是一个与结构.处理器.技术有关的开发标准 D.数据线的规模在32位.64位.128位.256位中动态可变 [答案]:A 11.描述PCI总线中基本概念不正确的句子是(). A.HOST总线不仅连接主存,还可以连接多个CPU B.PCI总线体系中有三种桥,它们都是PCI设备 C.从桥连接实现的PCI总线结构不允许许多条总线并行工作 D.桥的作用可使所有的存取都按CPU的需要出现在总线上 [答案]:C 12.在某CPU中,设立了一条等待(WAIT)信号线,CPU在存储器周期中T的φ的下降沿采样WAIT线,请在下面的叙述中选出正确描述的句子：(). A.如WAIT线为高电平,则在T2周期后不进入T3周期,而插入一个TW周期 B.TW周期结束后,不管WAIT线状态如何,一定转入了T3周期 C.TW周期结束后,只要WAIT线为低,则继续插入一个TW周期,直到WAIT线变高,才转入T3周期 D.有了WAIT线,就可使CPU与任何速度的存贮器相连接,保证CPU与存贮器连接时的时序配合

计算机组成原理第五版白中英(详细)第4章习题参考答案

第4章习题参考答案 1．ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？答：不合理。指令最好半字长或单字长，设16位比较合适。一个字符的ASCII 是7位，如果设计主存单元字长为32位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，要多花些时间而已，不过，一条指令至少占一个单元，但只占一个单元的12位，而另20位就浪费了，这样看来就不合理，因为通常单字长指令很多，浪费也就很大了。 2．假设某计算机指令长度为32位，具有双操作数、单操作数、无操作数三类指令形式，指令系统共有70条指令，请设计满足要求的指令格式。答：字长32位，指令系统共有70条指令，所以其操作码至少需要7位。双操作数指令单操作数指令无操作数指令 3．指令格式结构如下所示，试分析指令格式及寻址方式特点。答：该指令格式及寻址方式特点如下： (1) 单字长二地址指令。 (2) 操作码字段OP可以指定26=64种操作。 (3) 源和目标都是通用寄存器（可分指向16个寄存器）所以是RR型指令，即两个操作数均在寄存器中。 (4) 这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。 4．指令格式结构如下所示，试分析指令格式及寻址方式特点。 15 10 9 8 7 4 3 0 答：该指令格式及寻址方式特点如下： (1)双字长二地址指令，用于访问存储器。 (2)操作码字段OP可以指定26=64种操作。 (3)RS型指令，一个操作数在通用寄存器（选择16个之一），另一个操作数在主存中。有效地址可通过变址寻址求得，即有效地址等于变址寄存器（选择16个之一）内容加上位移量。

计算机组成原理试题库集及答案

第一章计算机系统概论 1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？解：P3 计算机系统：由计算机硬件系统和软件系统组成的综合体。计算机硬件：指计算机中的电子线路和物理装置。计算机软件：计算机运行所需的程序及相关资料。硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。 5. 冯?诺依曼计算机的特点是什么？解：冯?诺依曼计算机的特点是：P8 计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；指令和数据以同同等地位存放于存储器内，并可以按地址访问；指令和数据均用二进制表示；指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置；指令在存储器中顺序存放，通常自动顺序取出执行；机器以运算器为中心（原始冯?诺依曼机）。 7. 解释下列概念：主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。解：P9-10 主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。 CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。存储单元：可存放一个机器字并具有特定存储地址的存储单位。存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。存储字：一个存储单元所存二进制代码的逻辑单位。存储字长：一个存储单元所存二进制代码的位数。存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。指令字长：一条指令的二进制代码位数。 8. 解释下列英文缩写的中文含义：

计算机组成原理第四章课后题参考答案教程文件

计算机组成原理第四章课后题参考答案

第四章课后题参考答案 3．指令格式结构如下所示，试分析指令格式及寻址方式特点。解：指令格式及寻址方式特点如下： ① 单字长二地址指令； ② 操作码OP可指定=64条指令； ③ RR型指令，两个操作数均在寄存器中，源和目标都是通用寄存器（可分别指定16个寄存器之一）；

④ 这种指令格式常用于算术逻辑类指令。 4．指令格式结构如下所示，试分析指令格式及寻址方式特点。解：指令格式及寻址方式特点如下： ① 双字长二地址指令； ② 操作码OP可指定=64条指令； ③ RS型指令，两个操作数一个在寄存器中（16个寄存器之一），另一个在存储器中（由变址寄存器和偏移量决定），变址寄存器可有16个。

6．一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。I，X，D组成该指令的操作数有效地址E。设R为变址寄存器，R1 为基值寄存器，PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。解：① 直接寻址 ② 相对寻址 ③ 变址寻址 ④ 基址寻址 ⑤ 间接寻址 ⑥ 基址间址寻址 12. 根据操作数所在位置，指出其寻址方式（填空）：（1）操作数在寄存器中，为（A）寻址方式。（2）操作数地址在寄存器，为（B）寻址方式。（3）操作数在指令中，为（C）寻址方式。（4）操作数地址（主存）在指令中，为（D）寻址方式（5）操作数的地址，为某一寄存器内容与位移量之和可以是（E，F，G）寻址方式。解：A：寄存器直接（或寄存器）； B：寄存器间接； C：立即；

D：直接； E：相对； F：基址；G：变址补充一下，间接寻址可以表述为：操作数地址（主存）在内存中或者操作数地址的地址（主存）在指令中

计算机组成原理第五章单元测试(含答案)

第五章指令系统测试 1、以下四种类型指令中，执行时间最长的是（）(单选) A、RR型指令 B、RS型指令 C、SS型指令 D、程序控制类指令 2、程序控制类指令的功能是（）（单选） A、进行算术运算和逻辑运算 B、进行主存与CPU之间的数据传送 C、进行CPU和I/O设备之间的数据传送 D、改变程序执行的顺序 3、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用的寻址方式是( ）（单选） A、立即数寻址 B、寄存器寻址 C、隐含寻址 D、直接寻址 4、下列属于指令系统中采用不同寻址方式的目的主要是（）（单选） A、为了实现软件的兼容和移植 B、缩短指令长度，扩大寻址空间，提高编程灵活性 C、为程序设计者提供更多、更灵活、更强大的指令 D、丰富指令功能并降低指令译码难度 5、寄存器间接寻址方式中，操作数存放在（）中（单选） A、通用寄存器 B、主存 C、数据缓冲寄存器MDR D、指令寄存器 6、指令采用跳跃寻址方式的主要作用是（) (单选) A、访问更大主存空间 B、实现程序的有条件、无条件转移 C、实现程序浮动 D、实现程序调用 7、下列寻址方式中，有利于缩短指令地址码长度的是（）（单选） A、寄存器寻址 B、隐含寻址 C、直接寻址

D、间接寻址 8、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数的有效地址为( ) (单选) A、1200H B、12FCH C、3888H D、88F9H 9、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数为( ) (单选) A、1200H B、12FCH C、3888H D、88F9H 10、某计算机按字节编址，采用大端方式存储信息。其中，某指令的一个操作数的机器数为ABCD 00FFH，该操作数采用基址寻址方式，指令中形式地址（用补码表示）为FF00H，当前基址寄存器的内容为C000 0000H，则该操作数的LSB(即该操作数的最低位FFH)存放的地址是( ) (单选) A、C000 FF00H B、C000 FF03H C、BFFF FF00H D、BFFF FF03H 11、假定指令地址码给出的是操作数所在的寄存器的编号，则该操作数采用的寻址方式是( )(单选) A、直接寻址 B、间接寻址 C、寄存器寻址 D、寄存器间接寻址 12、相对寻址方式中，操作数有效地址通过( )与指令地址字段给出的偏移量相加得到(单选) A、基址寄存器的值 B、变址寄存器的值 C、程序计数器的值 D、段寄存器的值 13、下列关于二地址指令的叙述中，正确的是( ) (单选) A、运算结果通常存放在其中一个地址码所指向的位置 B、地址码字段一定是操作数 C、地址码字段一定是存放操作数的寄存器编号

计算机组成原理实验

实验一基础汇编语言程序设计一、实验目的： 1、学习和了解TEC-XP16教学实验系统监控命令的用法。 2、学习和了解TEC-XP16教学实验系统的指令系统。 3、学习简单的TEC-XP16教学实验系统汇编程序设计。二、预习要求： 1、学习TEC-XP16机监控命令的用法。 2、学习TEC-XP16机的指令系统、汇编程序设计及监控程序中子程序调用。 3、学习TEC-XP16机的使用，包括开关、指示灯、按键等。 4、了解实验内容、实验步骤和要求。三、实验步骤：在教学计算机硬件系统上建立与调试汇编程序有几种操作办法。第一种办法，是使用监控程序的A命令，逐行输入并直接汇编单条的汇编语句，之后使用G命令运行这个程序。缺点是不支持汇编伪指令，修改已有程序源代码相对麻烦一些，适用于建立与运行短小的汇编程序。第二种办法，是使用增强型的监控程序中的W命令建立完整的汇编程序，然后用M命令对建立起来的汇编程序执行汇编操作，接下来用G命令运行这个程序。适用于比较短小的程序。此时可以支持汇编伪指令，修改已经在内存中的汇编程序源代码的操作更方便一些。第三种办法，是使用交叉汇编程序ASEC，首先在PC机上，用PC机的编辑程序建立完整的汇编程序，然后用ASEC对建立起来的汇编程序执行汇编操作，接下来把汇编操作产生的二进制的机器指令代码文件内容传送到教学机的内存中，就可以运行这个程序了。适用于规模任意大小的程序。

在这里我们只采用第一种方法。在TEC-XP16机终端上调试汇编程序要经过以下几步： 1、使教学计算机处于正常运行状态（具体步骤见附录联机通讯指南）。 2、使用监控命令输入程序并调试。 ⑴用监控命令A输入汇编程序 >A 或>A 主存地址如：在命令行提示符状态下输入： A 2000↙；表示该程序从2000H（内存RAM区的起始地址）地址开始屏幕将显示： 2000：输入如下形式的程序： 2000: MVRD R0，AAAA ；MVRD 与R0 之间有且只有一个空格，其他指令相同 2002: MVRD R1，5555 2004: ADD R0，R1 2005: AND R0，R1 2006: RET ；程序的最后一个语句，必须为RET 指令 2007:（直接敲回车键，结束A 命令输入程序的操作过程）若输入有误，系统会给出提示并显示出错地址，用户只需在该地址重新输入正确的指令即可。 ⑵用监控命令U调出输入过的程序并显示在屏幕上 >U 或>U 主存地址

计算机组成原理第五章答案

5 ．4 教材习题解答１．如何区别存储器和寄存器？两者是一回事的说法对吗？解：存储器和寄存器不是一回事。存储器在CPU 的外边，专门用来存放程序和数据，访问存储器的速度较慢。寄存器属于CPU 的一部分，访问寄存器的速度很快。２．存储器的主要功能是什么？为什么要把存储系统分成若干个不同层次？主要有哪些层次？解：存储器的主要功能是用来保存程序和数据。存储系统是由几个容量、速度和价存储系统和结构第5 章 129 格各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓存和主存间称为Cache －主存存储层次（Cache 存储系统）；主存和辅存间称为主存—辅

存存储层次（虚拟存储系统）。３．什么是半导体存储器？它有什么特点？解：采用半导体器件制造的存储器，主要有MOS 型存储器和双极型存储器两大类。半导体存储器具有容量大、速度快、体积小、可靠性高等特点。半导体随机存储器存储的信息会因为断电而丢失。４．SRAM 记忆单元电路的工作原理是什么？它和DRAM 记忆单元电路相比有何异同点？解：SRAM 记忆单元由６个MOS 管组成，利用双稳态触发器来存储信息，可以对其进行读或写，只要电源不断电，信息将可保留。DRAM 记忆单元可以由４个和单个MOS 管组成，利用栅极电容存储信息，需要定时刷新。５．动态RAM 为什么要刷新？一般有几种刷新方式？各有什么优缺点？解：DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电荷会随着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过程就叫做刷新。

计算机组成原理实验完整版

河南农业大学计算机组成原理实验报告题目简单机模型实验学院信息与管理科学学院专业班级计算机科学与技术2010级1班学生姓名张子坡（1010101029）指导教师郭玉峰撰写日期：二○一二年六月五日

一、实验目的： 1.在掌握各部件的功能基础上，组成一个简单的计算机系统模型机； 2．了解微程序控制器是如何控制模型机运行的，掌握整机动态工作过程； 3定义五条机器指令，编写相应微程序并具体上机调试。二、实验要求： 1.复习计算机组成的基本原理； 2.预习本实验的相关知识和内容三、实验设备： EL-JY-II型计算机组成原理试验系统一套，排线若干。四、模型机结构及工作原理：模型机结构框图见实验书56页图6-1. 输出设备由底板上上的四个LED数码管及其译码、驱动电路构成，当D-G和W/R均为低电平时将数据结构的数据送入数据管显示注：本系统的数据总线为16位，指令、地址和程序计数器均为8位。当数据总线上的数据打入指令寄存器、地址寄存器和程序寄存器时，只有低8位有效。在本实验我们学习读、写机器指令和运行机器指令的完整过程。在机器指令的执行过程中，CPU从内存中取出一条机器指令到执行结束为一个指令周期，指令由微指令组成的序列来完成，一条机器指令对应一段微程序。另外，读、写机器指令分别由相应的微程序段来完成。

为了向RAM中装入程序和数据，检查写入是否正确，并能启动程序执行，必须设计三个控制操作微程序。存储器读操作（MRD）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“00”时，按“单步”键，可对RAM连续读操作。存储器写操作（MWE）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“10”时，按“单步”键，可对RAM连续写操作。启动程序（RUN）：拨动开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“11”时，按“单步”键，即可转入第01号“取指”微指令，启动程序运行。注：CA1、CA2由控制总线的E4、E5给出。键盘操作方式有监控程序直接对E4、E5赋值，无需接线。开关方式时可将E4、E5接至控制开关CA1、CA2，由开关控制。五、实验内容、分析及参考代码：生成的下一条微地址 UA5 UA0 MS5 MS0 微地址

计算机组成原理第四章单元测试题

存储系统（一）单元测验 1、CPU可直接访问的存储器是 A、磁盘 B、主存 C、光盘 D、磁带 2、主存储器和CPU之间增加高速缓冲存储器（Cache）的目的是 A、提高存储系统访问速度 B、简化存储管理 C、扩大主存容量 D、支持虚拟存储技术 3、存储字长是指 A、存储器地址线的二进制位数 B、存放在一个存储单元中的二进制位数 C、存储单元总数 D、寄存器的数据位数 4、计算机字长32位，主存容量为128MB，按字编址，其寻址范围为 A、0 ~ 32M-1 B、0 ~ 128M-1 C、0 ~ 64M-1 D、0 ~ 16M-1 5、字位结构为256Kｘ4位SRAM存储芯片，其地址引脚与数据引脚之和为 A、18 B、22 C、24 D、30 6、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目分别为 A、64，16 B、16，64 C、16，16 D、64,64 7、假定用若干块4K *4位的存储芯片组成一个8K*8位的存储器，则地址0B1F所在芯片的最小地址是 A、0000H B、0600H C、0700H D、0B00H

8、计算机系统中的存贮器系统是指 A、RAM和ROM存贮器 B、Cache C、磁盘存储器 D、Cache、主存贮器和外存贮器 9、用若干片2K′4位的存储芯片组成一个8K′8位的存储器，则地址0B1FH所在的芯片在全局的最大地址是 A、0CFFH B、0BFFH C、1BFFH D、0FFFH 10、动态存储器刷新以（）为单位进行 A、存储单元 B、行 C、列 D、字节 11、下列存储器类型中，速度最快的是 A、DRAM B、Flash Memory C、SRAM D、EPROM 12、某计算机字长32位，下列地址属性中属于按双字长边界对齐的是 A、存储器地址线低三位全部为0 B、存储器地址线低二位全部为0 C、存储器地址线最低为0 D、存储器地址线低三位取值随意 13、在32位的机器上存放0X12345678，假定该存储单元的最低字节地址为0X4000，则在小端存储模式下存在在0X4002单元的内容是 A、0X12 B、0X34 C、0X56 D、0X78 14、关于内存的下列说法中，错误的是 A、内存的存取速度不能低于CPU速度，否则会造成数据丢失 B、程序只有在数据和代码等被调入内存后才能运行 C、采用虚拟内存技术后程序可以在硬盘上直接运行 D、某计算机内存容量为8GB，按字节编址，那么它的地址总线为33位

计算机组成原理实验五

上海大学计算机学院《计算机组成原理实验》报告一姓名：学号：教师：时间：机位：报告成绩：实验名称:指令系统实验一、实验目的：1. 读出系统已有的指令，并理解其含义。 2. 设计并实现一条新指令。二、实验原理：利用CP226实验仪（用74HC754即8D型上升沿触发器）上的K16…K23 开关为数据总线DBUS设置数据，其他开关作为控制信号，一条指令执行完毕PC会自动加1，系统顺序执行下一条指令，但系统要进入一个新的指令序列时，如跳转、转子程序等，必须给PC打入新的起始值——新指令序列的入口地址。实验箱实现把数据总线的值(目标地址)打入PC的操作，以更新 PC值。三、实验内容：1. 考察机器指令64的各微指令信号，验证该指令的功能。(假设R0=77H, A=11H, 77地址单元存放56H数据,64指令的下一条指令为E8) 2. 修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT” 操作。四、实验步骤：1. 考察机器指令64的各微指令信号，验证该指令的功能。(假设R0=77H, A=11H, 77地址单元存放56H数据,64指令的下一条指令为E8) ①在初始化系统（Reset)，进入微程序存储器模式(μEM状态)，用NX键观察64H，65H,66H,67H, 地址中原有的微指令，分析并查表确定其功能。 ②在EM状态下，Adr打入A0，DB打入64；按NX键，Adr显示A1，DB 打入E8。 ③在μEM状态下，在E8H、E9H、EAH、EBH下分别打入：FFDED8、CBFFFF、 FFFFFF、FFFFFF。 ④给μPC状态下，打入μPC（00）、PC（A0）、A（11）、W（00），按3次 NX输入R0（77）。 ⑤按下STEP键，观察实验现象。 2. 修改机器指令E8，使其完成“输出A＋W的结果左移一位后的值到OUT” 操作。 ⑥继续按STEP键，直到进入E8状态下。 ⑦在EM状态下，打入Adr为77，DB为56。 ⑧按STEP键执行指令，观察实验现象。五、实验现象：OUT寄存器的值为5A。六、数据记录、分析与处理：实验结果和预期的一样。七、实验结论：1、机器指令64对应的各微指令码为：FF77FF、D7BFEF、FFFE92、CBFFFF。其功能为：将R0寄存器的值打入地址寄存器MAR；存贮器EM将MAR输出地址所对应的值打入W寄存器；ALU直通门输出的值打入A寄存器，A、W中的值进行“与”运算，结果在A输出；PC＋1，读出下一条指令并立即执行。八、建议：暂无。

计算机组成原理课后答案(白中英主编_第五版_立体化教材)_2

（ 2 = = = （ 2 = = = （ 2 = = = 第二章 1．（1） 35 =?100011） [ 35]原 10100011 [ 35]补 11011100 [ 35]反 11011101 （2） [127]原＝01111111 [127]反＝01111111 [127]补＝01111111 （3） 127 =?1111111） [ 127]原 11111111 [ 127]补 10000001 [ 127]反 10000000 （4） 1 =?00000001） [ 1]原 10000001 [ 1]补 11111111 [ 1]反 11111110 2．[x]补 = a 0. a 1a 2…a 6 解法一、（1）若 a 0 = 0, 则 x > 0, 也满足 x > -0.5 此时 a 1→a 6 可任意（ 2）若 a 0 = 1, 则 x <= 0, 要满足 x > -0.5, 需 a 1 = 1 即 a 0 = 1, a 1 = 1, a 2→a 6 有一个不为 0 解法二、 -0.5 = -0.1(2) = -0.100000 = 1, 100000 （1）若 x >= 0, 则 a0 = 0, a 1→a 6 任意即可；（2） [x]补 = x = a 0. a 1a 2…a 6 （2）若 x < 0, 则 x > -0.5 只需-x < 0.5, -x > 0 [x]补 = -x, [0.5]补 = 01000000 即[-x]补 < 01000000 a 0 * a 1 * a 2 a 6 + 1 < 01000000

计算机组成原理课后答案第四章_庞海波

第四章思考题与习题 1．解释下列概念主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory 答：主存：与CPU 直接交换信息，用来存放数据和程序的存储器。辅存：主存的后援存储器，不与CPU 直接交换信息。 CACHE：为了解决CPU 和主存的速度匹配，设在主存与CPU之间，起缓冲作用，用于提高访存速度的一种存储器。 RAM：随机存储器：是随机存取的，在程序执行过程中既可读出也可写入，存取时间与存储单元所在位置无关。 SRAM：静态RAM，以触发器原理存储信息。 DRAM：动态RAM，以电容充放电原理存储信息。 ROM：只读存储器，在程序执行过程中只能读出，而不能对其写入。 PROM：一次性编程的只读存储器。 EPROM：可擦除的可编程只读存储器，用紫外线照射进行擦写。 EEPROM：用电可擦除的可编程只读存储器。 CDROM：只读型光盘 Flash Memory：快擦型存储器，是性能价格比好，可靠性高的可擦写非易失型存储器 2．计算机中哪些部件可用于存储信息，请按其速度、容量和价格/位排序说明。答：寄存器、缓存、主存、磁盘、磁带等。速度按顺序越来越慢，容量越来越高和价格/位越来越低 3．存储器的层次结构主要体现在什么地方为什么要分这些层次，计算机如何管理这些层次答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。 Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，接近于Cache的速度，而容量和位价却接近于主存。主存—辅存层次在存储系统中主要起扩容作用，其容量和位价接近于辅存，而速度接近于主存 4．说明存取周期和存取时间的区别。答：存取周期和存取时间的主要区别是：存取时间仅为完成一次存取操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即：存取周期= 存取时间+ 恢复时间 5．什么是存储器的带宽若存储器的数据总线宽度为32 位，存取周期为200ns，则存储器的带宽是多少解：存储器的带宽指单位时间内从存储器进出信息的最大数量。存储器带宽= 1/200ns×32位= 160M位/秒= 20MB/S = 5M字/秒 6．某机字长为32 位，其存储容量是64KB，按字编址它的寻址范围是多少若主存以字节编

计算机组成原理5

CPU 组成与机器指令执行实验一、实验目的（1）将微程序控制器同执行部件（整个数据通路）联机，组成一台模型计算机；（2）用微程序控制器控制模型机数据通路；（3）通过CPU 运行九条机器指令（排除中断指令）组成的简单程序，掌握机器指令与微指令的关系，牢固建立计算机的整机概念。二、实验电路本次实验用到前面四个实验中的所有电路，包括运算器、存储器、通用寄存器堆、程序计数器、指令寄存器、微程序控制器等，将几个模块组合成为一台简单计算机。因此，在基本实验中，这是最复杂的一个实验，也是最能得到收获的一个实验。在前面的实验中，实验者本身作为“控制器”，完成数据通路的控制。而在本次实验中，数据通路的控制将由微程序控制器来完成。CPU 从内存取出一条机器指令到执行指令结束的一个机器指令周期，是由微指令组成的序列来完成的，即一条机器指令对应一个微程序。三、实验要求（1）对机器指令系统组成的简单程序进行译码。将下表的程序按指令格式手工汇编成十六进制机器代码，此项任务应在预习时完成。完成表1. （2）按照下面框图，参考前面实验的电路图完成连线，控制器是控制部件，数据通路（包括上面各模块）是执行部件，时序产生器是时序部件。连线包括控制台、时序部分、数据通路和微程序控制器之间的连接。其中，为把操作数传送给通用寄存器组 RF，数据通路上的RS1、RS0、RD1、RD0 应分别与IR3 至IR0 连接，WR1、WR0 也应接到IR1、IR0 上。开关控制控制台时序发生器时序信号开关控制指示灯信号控制信号时序信号控制信号微程序控制器数据通路指令代码、条件信号图13 模型计算机连线示意图（3）将上述任务（1）中的程序机器代码用控制台操作存入内存中，并根据程序的需要，用数码开关SW7—SW0 设置通用寄存器R2、R3 及内存相关单元的数据。注意：由于设置通用寄存器时会破坏内存单元的数据，因此一般应先设置寄存器的数据，再设置内存数据。（4）用单拍（DP）方式执行一遍程序，列表记录通用寄存器堆RF 中四个寄存器的数据，以及由STA 指令存入RAM 中的数据（程序结束后从RAM 的相应单元中读出），与理论分析值作对比。单拍方式执行时注意观察微地址指示灯、IR/DBUS 指示灯、AR2／AR1 指示灯和判断字段指示灯的值，以跟踪程序中取指令和执行指令的详细过程（可观察到每一条微指令）。（5）以单指（DZ）方式重新执行程序一遍，注意观察 IR/DBUS 指示灯、AR2/AR1

计算机组成原理习题第五章

第五章一．填空题 1.控制器由于设计方法的不同可分为型、型和型控制器。 2.控制器在生成各种控制信号时，必须按照一定的进行，以便对各种操作实施时间上的控制。 3.微程序控制的计算机中的控制存储器CM是用来存放的。 4.在微指令的字段编码法中，操作控制字段的分段并非是任意的，必须遵循的分段原则中包括：①把性的微命令分在同一段内；②一般每个小段要留出一个状态，表示。 5.微指令分为和微指令两类，微指令可以同时执行若干个微操作，所以执行机器指令的速度比微指令快。 6.在CPU中，指令寄存器的作用是，其位数取决于；程序计数器的作用是，其位数取决于。 7.指令周期是，最基本的指令周期包括和。 8.根据CPU访存的性质不同，可将CPU的工作周期分为、、和。 9.在CPU中保存当前正在执行的指令的寄存器是，保存下一条指令地址的寄存器是，保存CPU访存地址的寄存器是。 10.中断判优可通过和实现，前者速度更快。 11.中断服务程序的入口地址可通过和寻找。 12.在硬件向量法中，可通过两种方式找到服务程序的入口地址，一种是，另一种是。 13.CPU从主存取出一条指令并执行该指令的时间叫做，它常常用若干个来表示，而后者又包含有若干个。 14.程序顺序执行时，后继指令的地址由形成，遇到转移指令和调用指令时，后继指令的地址从获得。 15.控制器在生成各种控制信号时，必须按照一定的进行，以便对各种操作实施时间上的控制。 16.机器X和Y的主频分别是8MHz和12MHz，则X机的时钟周期为μs。

若X机的平均指令执行速度为0.4MIPS，则X机得平均指令周期为μs。若两个机器的机器周期内时钟周期数相等，则Y机得平均执行速度为MIPS。 17.一个主频为25MHz的CPU，平均每条指令包含2个机器周期，每个机器周期包含2个时钟周期，则计算机的平均速度是。如果每两个机器周期中有一个用于访存，而存储器速度较慢，需再插入2个时钟周期，此时指令周期为μs。 18.微指令格式可分为型和型两类，其中型微指令用较长的微程序结构换取较短的微指令结构。 19.在用微程序实现的控制器中，一条机器指令对应若干条，它又包含若干。微指令格式分成型和型两类，型微指令可同时执行若干个微操作，所以执行指令的速度比快。 20.实现机器指令的微程序一般存放在中，而用户程序存放在中，前者的速度比后者。若采用水平型微指令，则微指令长度一般比机器指令。 21.某计算机采用微程序控制，微指令字中操作控制字段共16位，若采用直接控制，则可以定义种微操作，此时一条微指令最多可同时启动个微操作。若采用编码控制，并要求一条微指令需同时启动4个微操作，则微指令字中的操作控制字段应分段，若每个字段的微命令数相同，这样的微指令格式最多可包含个微操作命令。 22.在微程序控制器中，一次能够定义并执行多个并行操作命令的微指令叫做型微指令。若采用微操作码方式，一次只能执行一个操作命令的微指令（例如，控制信息从某个源部件到某个目标部件）叫做型微指令，后者实现一条机器指令的微程序要比前者编写的微程序。 23.在串行微程序控制器中，执行现行微指令的操作与取下一条微指令的操作在时间上是进行的，所以微指令周期等于。在并行为程序控制器中，执行现行微指令的操作与取下一条微指令的操作是进行的，所以微指令周期等于。二．选择题