半导体工艺制造论文

半导体工艺制造论文
半导体工艺制造论文

请回答以下问题:

题目:(1)在离子注入工艺中,有一道工艺是”沟道器件轻掺杂源(漏)区”,其目的是减小电场峰植和热电子效应!请详尽解释其原理!

题目:(2)在电极形成或布线工艺中,用到金属Ti,请详尽说明金属Ti的特性、金属Ti 的相关工艺、以及金属Ti在电路中的作用!

题目:(3)在化学气相淀积反应中低压会带来什么好处?

题目:(4)在光刻胶工艺中要进行,软烘,曝光后烘焙和坚膜烘焙,请详细说明这三步工艺的目的和条件。

题目:(5)请对Si(以一种刻蚀气体为例)和SiO2(以一种刻蚀气体为例)刻蚀工艺进行描述,并给出主要的化学反应方程式。

(每题20分,满分100分)

(1)在离子注入工艺中,有一道工艺是”沟道器件轻掺杂源(漏)区”,其目的是减小电场峰植和热电子效应!请详尽解释其原理!

答:轻掺杂漏区(LDD)注入用于定义MOS晶体管的源漏区。这种区域通常被称为源漏扩展区。注入使LDD杂质位于栅下紧贴沟道区边缘,为源漏区提供杂质浓度梯度。LDD在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。nMOS和pMOS的LDD 注入需用两次不同的光刻和注入。在源漏区浅结形成的同时MOSFET的栅也被注入。

LDD结构用栅作为掩膜中低剂量注入形成(n-或p-注入),随后是大剂量的源漏注入(n+或p+注入)。源漏注入用栅氧化物侧墙作为掩膜。如果没有形成LDD,在正常的晶体管工作时会在结和沟道区之间形成高电场。电子在从源区向漏区移动的过程中(对n沟道器件)将受此高电场加速成为高能电子,它碰撞产生电子—空穴对。热电子从电场获得能量,造成电性能上的问题,如被栅氧化层陷阱捕获,影响器件的阀值电压控制。

随着栅氧厚度、结深、沟道长度的减小,漏端最大电场强度增大,热载流子效应的影响变大,它对器件的寿命、可靠性等有很大影响。通过分析我们可以看到:LDD结构通过两条途径来抑制热载流子效应:弱化漏端电场和使得漏端最大电场离开栅极。增大注

入剂量对于提高电流驱动能力有好处,但在剂量达到约132

?以后,驱动电流的增加

110cm-

就显得困难。最后我们得出n-区掺杂浓度132

?附近,注入能量定为30keV时器件性

110cm-

能最佳。

LDD在高浓度源漏区和低浓度沟道区间形成渐变的横向浓度梯度。LDD降低的杂质浓度减小了结和沟道区间的电场。这项技术把结中的最大电场位置与沟道中的最大电流路径分离,以防止产生热载流子。

(2)在电极形成或布线工艺中,用到金属Ti,请详尽说明金属Ti的特性、金属Ti的相关工艺、以及金属Ti在电路中的作用!

答:一、金属钛的特性

钛是一种银白色的金属,在金属分类中被划归为稀有轻金属,在元素周期表中属ⅣB族元素,原子序数为22,原子量为47.9,原子半径为0.145nm。钛有两种同素异构体,其相转变温度为882.5℃。在转变温度以下为密排六方的α-Ti,在转变温度以上直到熔点之间为体心六方β-Ti。熔点为1668±5℃。

1、密度小、强度高

钛的密度为4.507g/cm2(20℃),与常用金属相比,介于铁(7.8)、铝(2.7)之间,相当于铁的57%,约为不锈钢、钴、铬等合金的一半,比黄金的16.3更是轻了许多。

2、耐腐蚀性能

钛是一种非常活泼的金属,其平衡电位很低,在介质中的热力学腐蚀倾向大。但实际上钛在许多介质中很稳定。如钛在氧化性、中性和弱还原性等介质中是耐腐蚀的。

这是因为钛和氧的亲和力很大,在空气中或含氧介质中,钛表面生成一层致密的、附着力强、惰性大的氧化膜,保护了钛基体不被腐蚀。即使由于机械磨损也会很快自愈或再生。这表明了钛是具有强烈钝化倾向的金属。介质温度在315℃以下钛的氧化膜始终保持这一特性。

3、吸气性能

钛是一种化学性质非常活泼的金属,原子价是可变的。在较高的温度下可与许多元素和化合物反应。钛吸气主要与C、H、N、O发生反应,使其性能裂化。掌握钛的吸气性能对钛的加热、机械加工、加工成型、铸造和焊接和使用,具有重要意义。钛在热加工中要在保护性气氛中进行。钛在400℃以上大量吸氢,要引起氢脆。一般认为,钛基体中的含氢量超过90 ~150ppm时,就会沿着晶界或由晶界向晶内方向析

),类似在钛基体中有微裂纹,在应力出针状、片状或块状等氢化物的沉淀相(TiH

2

作用下扩展直至破裂。

4、耐热性能

钛在500℃一下长期使用,其物理性能、机械性能和工艺性能稳定。飞机发动机的理想材料。

5、耐低温性能

钛合金TA7(Ti-5Al-2.5Sn)、TC4和Ti-2.5Zr-1.5Mo等为代表的低温合金,其强度随温度降低而提高而塑性却变化不大。低温下保持较好的延性和韧性。避免了金属的冷脆性,是低温容器的理想材料。

6、弹性模量低(表面硬度)

钛的弹性模量常温时为103.4×103Mpa,为钢的57%,这说明钛的抵抗正应变的能力低于钢,所以钛承受外压力,压杆稳定和挠度变形等条件下使用受到限制,不宜做刚性构件,但是对弹性元件有利。钛的弹性模量随温度的升高而下降。

7、导热系数小

钛的导热系数为0.1507J,是低碳钢的1/5,铜的1/25,与不锈钢接近,对外界的温度影响较小。

8、无磁性、无毒

钛是无磁性的金属,在很大的磁场中也不会被磁化。这一特性使钛应用于磁控设备中,钛制舰艇外壳可以避免磁性雷的爆炸;钛骨头、钛制心脏起搏器不受雷雨天气的影响;钛无毒,又与人体组织和血液有良好的相容性,因此,钛是一种理想的生物材料。

9、抗拉强度与其屈服强度接近

钛的这一性能说明其屈强比高,表示了金属钛材在成型时塑性变形差,内部有较大的应力,钛不适合于冷成型应该热成型,以免引起应力开裂。温热加工温度不超过315℃。既可避免由于钛的回弹力大和屈强比大引起的应力及应力开裂。

10、抗阻尼性能

金属钛受到机械振动、电振动后,与钢、铜金属相比,其自身振动衰减时间最长。

利用这一特性,可制作音叉、超声碎石机的振动元件和高级音响扬声器的振动薄膜等。

二、金属钛的相关工艺

1、双辉等离子表面冶金Ti-Cu阻燃合金的制备工艺

利用双层辉光离子渗金属技术,在Ti-6Al-4V的表面渗入Cu元素,在其表面形成Ti-Cu 阻燃合金层。合适的工艺参数为:870C

?渗铜3.5h,渗层厚度可达到200um以上。阻燃合金层的成分呈梯度分布,显微组织为基体组织加弥散分布的Ti2Cu金属间化合物。2、电化学还原TiO2制备金属钛的工艺

采用熔盐电解法,在900C

?熔盐CaCl2中以烧结TiO2为阴极,石墨棒为阳极制备出金属钛。

3、钛及钛合金熔炼技术工艺

工业化生产中最有历史的并且最常用的钛熔炼设备是VAR炉(真空电弧熔炼炉),今年来发展最快的是电子束冷床熔炼炉和等离子束冷床熔炼炉,首先是用电子束,然后是离子束,随后该技术快速发展并加入到了过去由VAR熔炼主导的工业领域中。

三、金属钛在电路中的作用

钛金属在CMOS制作过程的接触形成工艺中可以使硅和随后淀积的导电材料更加紧密地结合起来。钛的电阻很低,同时能够与硅发生充分反应。当温度大于700C

?时,钛个硅发生反应生成钛的硅化物。钛和二氧化硅不发生反应,因此这两种物质不会发生化学的键合或者物理聚合。因此钛能够轻易的从二氧化硅表面除去,而不需要额外掩膜。钛的硅化物在所有有源硅的表面保留了下来。

1、金属钛淀积:一薄阻挡层金属钛衬垫于局部互连沟道的底部和侧壁上。这一层钛充

当了钨与二氧化硅间的粘合剂。

2、氮化钛淀积:氮化钛立即淀积于钛金属层的表面充当金属钨的扩散阻挡层。

3、金属淀积钛阻挡层:在薄膜区利用物理气相淀积设备在整个硅片表面淀积一薄层钛。

钛衬垫于通孔的底部及侧壁上。钛充当了将钨限制在通孔中的粘合剂。

4、淀积氮化钛:在钛的上表面淀积一薄层氮化钛。在下一步淀积中,氮化钛充当了钨

的扩散阻挡层。

5、金属钛阻挡层淀积:钛是淀积于整个硅片上的第一层金属。它提供了钨塞和下一层

金属铝之间的良好键合。同样它与层间介质材料的结合也非常紧密,提高了金属叠加结构的稳定性。

(3)在化学气相淀积反应中低压会带来什么好处?

答:如果CVD发生在低压下,反应气体通过边界层到达表面的扩散作用会显著增加。这会增加反应物到衬底的输运(也会加强从衬底移除反应副产物的作用)。在CVD反应中低压的作用就是使反应物更快地到达衬底表面。这种情况下,速度限制步骤成为表面的反应,即在较低的温度下CVD工艺是反应速度限制的。这意味着在反应腔中硅片可以间隔很近的纵向叠堆起来,因为反应物从主气流到硅片的输运并不影响整步工艺。

(4)在光刻胶工艺中要进行,软烘,曝光后烘焙和坚膜烘焙,请详细说明这三步工艺的目的和条件。

答:光刻胶软烘的目的有:

1、将硅片上覆盖的光刻胶溶剂去除。

2、增强光刻胶的粘附性以便在显影时光刻胶可以很好地粘附。

3、缓和在旋转过程中光刻胶胶膜内产生的应力。

4、防止光刻胶沾到设备上(保持器械洁净)。

光刻胶软烘的条件:

软烘温度通常在85C

?的范围内。软烘的过程根据不同的光刻胶而变化,

?到120C

但通常的时间为30到60秒。在旋转涂胶前,光刻胶通常包括65%到85%的溶剂。

旋转涂胶后,溶剂减少到10%到20%,但是胶膜仍被认为处于液体状态。软烘后溶剂的理想量约为4%到7%。由于溶剂在软烘过程中减少,光刻胶膜的厚度也将减薄。

曝光后烘焙的目的:

促进关键光刻胶的化学反应,提高光刻胶的粘附性并减少驻波;为了使曝光的光刻胶能够在显影液中溶解,后烘加热光刻胶,引起酸催化的去保护反应。通过曝光和后烘,光生酸出去了树脂中的保护成分,是光刻胶能溶解于显影液。

曝光后烘焙的条件:

后烘的温度均匀性和持续时间是影响DUV光刻胶质量的重要因素。过量的变化将影响光刻胶中的酸催化反应。通常进行后烘后时,硅片被放在自动轨道系统的一个热板上。典型的后烘温度在90C

?之间,时间约为1到2分钟,通常比软烘

?至130C

温度高10C

?。对于商业化的DUV光刻胶系统,后烘引起的CD变化典型?到15C

值为5nm/C

?。为了减少CD值得不稳定性,热板的温度值通常为130±0.1C?。

坚膜烘焙的目的:

蒸发掉剩余的溶剂使光刻胶变硬。次处理提高了光刻胶对硅衬底的粘附性,为下一步的工艺加工做好了准备,如提高光刻胶抗刻蚀能力。坚膜也除去了剩余的显影液和水。由于所有的曝光已经完成,坚膜温度可以达到溶剂沸点,以有效蒸发掉溶剂以实现最大的光刻胶增密。

坚膜烘焙的条件:

通常的坚膜温度对于正胶是130C

?。坚膜烘焙通常在硅片轨道

?,对于负胶是150C

系统的热板上或者生产线的炉子中进行。充分加热后,光刻胶变软并发生流动。较高的坚膜温度会引起光刻胶的轻微流动,从而造成光刻图形变形。

(5)请对Si(以一种刻蚀气体为例)和SiO2(以一种刻蚀气体为例)刻蚀工艺进行描述,并给出主要的化学反应方程式。

答:硅的刻蚀工艺:

单晶硅刻蚀:主要用于制作沟槽,如器件隔离沟槽或高密度DRAM IC 中的垂直电容的制作。硅槽的制作使得在这些应用中可以占用较小的表面积,对于先进集成电路中特性尺寸不断减小来说是非常重要的。对于在双极和MOS 技术中应用的STI 器件隔离技术,浅硅沟槽中填满氧化硅介质。电容是通过深槽刻蚀、侧壁氧化和用多晶硅填充沟槽制作出来的。通过在气体中加入碳来对侧壁进行钝化,防止侧壁被横向侵蚀。侧壁的形状与硅片的温度有关,增加温度则侧壁钝化较少,而横向刻蚀增加。硅片的温度可通过氦气背冷来控制。对于浅槽的等离子体干法刻蚀,有时使用氟气,因为它的刻蚀速率高并对起掩护作用的光刻胶有足够的选择比。对深槽而言,常使用的是氯基或溴基气体,这些气体有高的硅刻蚀速率和对比氧化硅的高选择比。在高密度等离子体刻蚀中,溴气越来越常用,因为溴气是一种不需要广泛使用碳来对侧壁进行钝化的刻蚀剂。主要方程式:242Si Br SiBr +=。

多晶硅刻蚀:多晶硅栅的刻蚀工艺必须对下层栅氧化层有高的选择比并具有非常高的均匀性和可重复性。同时也要求高度的各向异性,因为多晶硅在源\漏的注入过程中起阻挡层的作用。倾斜的侧壁会引起多晶硅栅结构下面部分的参杂。刻蚀多晶硅有三个步骤:

1、 第一步是预刻蚀,用于去除自然氧化层、硬的掩护层和表面污染物来获得均匀的刻蚀(这减少了刻蚀中作为微掩护层的污染物带来的表面缺陷)。

2、 接下来的是刻至终点的主刻蚀。这一步用来刻蚀掉大部分的多晶硅膜,并不损伤栅氧化层和获得理想的各向异性的侧面剖面。

3、 最后一步是过刻蚀,用于去除刻蚀残留物和剩余多晶硅,并保证对栅氧化层的高选择比。这一步应避免在多晶硅周围的栅氧化层形成微槽。

二氧化硅的刻蚀工艺:

二氧化硅都能够离子体刻蚀工艺通常采用氟碳化合物化学气体。氟碳化合物是氟化的碳氢化合物。在碳氢化合物中有一个或几个氢原子被氟原子替代。许多化学气体都含有氟,常用的化学气体是4CF ,它有高的刻蚀速率但对多晶硅的选择比不好。氟碳化合物气体在它们的非等离子体状态下是化学稳定的,并由于它们之间的键要比SiF 键强,因而不会与硅或硅的氧化物发生反应。也有一些缓冲气体,如Ar 和He 等被加入到刻蚀气体中。氩气具有用于物理刻蚀的相对大的质量。氦气质量小,用于稀释刻蚀气体的浓度从而增加刻蚀的均匀性。在通孔刻蚀中,对TiN 、W 或Al 的高选择比也是必须的。化学方程式:2442SiO CF SiF CO +=+; 24242SiO HF SiF H O +=+

获得对硅的高选择比的一种方法是通过在化学气体中加入氧气来控制氧化物和硅之间的选择比。少量氧气能改善氧化物刻蚀和硅刻蚀的速率。当氧气浓度大致大约20%时,氧化物刻蚀比硅刻蚀要快,增大了选择比,减少了对下层硅的刻蚀。另一种提高选择比的方法是在气体混合物中加入氢气,减少硅的刻蚀速率,当氢气浓度达到大约40%时,硅刻蚀速率几乎为零。同时,氧化物刻蚀速率在氢气浓度低于40%的时候几乎不受什么影响。

半导体工艺及芯片制造技术问题答案(全)

常用术语翻译 active region 有源区 2.active ponent有源器件 3.Anneal退火 4.atmospheric pressure CVD (APCVD) 常压化学气相淀积 5.BEOL(生产线)后端工序 6.BiCMOS双极CMOS 7.bonding wire 焊线,引线 8.BPSG 硼磷硅玻璃 9.channel length沟道长度 10.chemical vapor deposition (CVD) 化学气相淀积 11.chemical mechanical planarization (CMP)化学机械平坦化 12.damascene 大马士革工艺 13.deposition淀积 14.diffusion 扩散 15.dopant concentration掺杂浓度 16.dry oxidation 干法氧化 17.epitaxial layer 外延层 18.etch rate 刻蚀速率 19.fabrication制造 20.gate oxide 栅氧化硅 21.IC reliability 集成电路可靠性 22.interlayer dielectric 层间介质(ILD) 23.ion implanter 离子注入机 24.magnetron sputtering 磁控溅射 25.metalorganic CVD(MOCVD)金属有机化学气相淀积 26.pc board 印刷电路板 27.plasma enhanced CVD(PECVD) 等离子体增强CVD 28.polish 抛光 29.RF sputtering 射频溅射 30.silicon on insulator绝缘体上硅(SOI)

晶圆封装测试工序和半导体制造工艺流程

A.晶圆封装测试工序 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵,主要是微尘粒子、刮痕、残留物等问题。此外,对已印有电路图案的图案晶圆成品而言,则需要进行深次微米范围之瑕疵检测。一般来说,图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线,并将该影像交由高功能软件进行底层图案消除,以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic)及塑胶(plastic)两种,而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例,其步骤依序为晶片切割(die saw)、黏晶(die mount / die bond)、焊线(wire bond)、封胶(mold)、剪切/成形(trim / form)、印字(mark)、电镀(plating)及检验(inspection)等。 (1) 晶片切割(die saw) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die)切割分离。举例来说:以0.2微米制程技术生产,每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割,首先必须进行晶圆黏片,而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上,而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mount / die bond) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣(magazine)内,以送至下一制程进行焊线。 (3) 焊线(wire bond) IC构装制程(Packaging)则是利用塑胶或陶瓷包装晶粒与配线以成集成电路(Integrated Circuit;简称IC),此制程的目的是为了制造出所生产的电路的保护层,避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架(Pin),称之为打线,作为与外界电路板连接之用。

《半导体制造工艺及设备》课程教学大纲

《半导体制造工艺及设备》课程教学大纲 课程类别:技术基础必修课课程代码:BT1410_2 总学时:总学时48 (双语讲授48) 适用专业:微电子制造工程 先修课程:大学物理、半导体物理、微电子制造基础 一、课程的地位、性质和任务 本课程是微电子制造工程专业的一门必修的专业技术基础课。其作用与任务是:使学生对集成电路制造工艺及其设备有一个比较系统、全面的了解和认识,初步掌握硅材料制备、氧化、淀积、光刻、刻蚀、离子注入、金属化、化学机械平坦化等工艺及其设备,工艺集成以及CMOS工艺的基础理论。 二、课程教学的基本要求 1.初步掌握半导体工艺流程的基本理论与方法; 2.掌握半导体制造技术的基本工艺(硅材料制备、氧化、淀积、光刻、刻蚀、离子注 入、金属化、化学机械平坦化)及其设备; 3.初步掌握工艺集成与当前最新的CMOS工艺流程。 三、课程主要内容与学时分配 1、半导体制造概述3学 时 半导体制造在电子制造工程中的地位与概述、基本概念、基本内容 2、硅材料制备3学 时 直拉法、区熔法 3、氧化4学时 氧化物作用、氧化原理、氧化方法、氧化工艺、氧化炉 4、淀积5学 时 物理淀积与化学气相淀积(CVD)、淀积工艺、CVD淀积系统 5、光刻8学 时 光刻胶、光刻原理、光刻工艺、光刻设备、先进光刻技术、光学光刻与软光刻。 6、刻蚀4学 时 刻蚀方法、干法刻蚀、湿法刻蚀、等离子刻蚀、刻蚀反应器 7、离子注入3学 时 扩散、离子注入原理、离子注入工艺、离子注入机 8、金属化4学时 金属类型、金属化方案、金属淀积系统、铜的双大马士革金属化工艺 9、化学机械平坦化(CMP)2学时 传统平坦化技术、化学机械平坦化CMP工艺、CMP应用

半导体工艺流程

1清洗 集成电路芯片生产的清洗包括硅片的清洗和工器具的清洗。由 于半导体生产污染要求非常严格,清洗工艺需要消耗大量的高纯水; 且为进行特殊过滤和纯化广泛使用化学试剂和有机溶剂。 在硅片的加工工艺中,硅片先按各自的要求放入各种药液槽进行表面化学处理,再送入清洗槽,将其表面粘附的药液清洗干净后进入下一道工序。常用的清洗方式是将硅片沉浸在液体槽内或使用液体喷雾清洗,同时为有更好的清洗效果,通常使用超声波激励和擦片措施,一般在有机溶剂清洗后立即米用无机酸将其氧化去除,最后用超纯水进行清洗,如图1-6所示。 图1-6硅片清洗工艺示意图 工具的清洗基本米用硅片清洗同样的方法。 2、热氧化 热氧化是在800~1250C高温的氧气氛围和惰性携带气体(N2)下使硅片表面的硅氧化生成二氧化硅膜的过程,产生的二氧化硅用以作为扩散、离子注入的阻挡层,或介质隔离层。典型的热氧化化学反应为: Si + O2 T SiO2

3、扩散 扩散是在硅表面掺入纯杂质原子的过程。通常是使用乙硼烷(B2H6)作为N —源和磷烷(PH3)作为P+源。工艺生产过程中通常 分为沉积源和驱赶两步,典型的化学反应为: 2PH3 —2P+3H2 4、离子注入 离子注入也是一种给硅片掺杂的过程。它的基本原理是把掺杂物质(原子)离子化后,在数千到数百万伏特电压的电场下得到加速,以较高的能量注入到硅片表面或其它薄膜中。经高温退火后,注入离子活化,起施主或受主的作用。 5、光刻 光刻包括涂胶、曝光、显影等过程。涂胶是通过硅片高速旋转在硅片表面均匀涂上光刻胶的过程;曝光是使用光刻机,并透过光掩膜版对涂胶的硅片进行光照,使部分光刻胶得到光照,另外,部分光刻胶得不到光照,从而改变光刻胶性质;显影是对曝光后的光刻胶进行去除,由于光照后的光刻胶 和未被光照的光刻胶将分别溶于显影液和不溶于显影液,这样就使光刻胶上 形成了沟槽。 6、湿法腐蚀和等离子刻蚀 通过光刻显影后,光刻胶下面的材料要被选择性地去除,使用的方法就

【半导体研磨 精】半导体晶圆的生产工艺流程介绍

?从大的方面来讲,晶圆生产包括晶棒制造和晶片制造两大步骤,它又可细分为以下几道主要工序(其中晶棒制造只包括下面的第一道工序,其余的全部属晶片制造,所以有时又统称它们为晶柱切片后处理工序): 晶棒成长--> 晶棒裁切与检测--> 外径研磨--> 切片--> 圆边--> 表层研磨--> 蚀刻--> 去疵--> 抛光--> 清洗--> 检验--> 包装 1 晶棒成长工序:它又可细分为: 1)融化(Melt Down) 将块状的高纯度复晶硅置于石英坩锅内,加热到其熔点1420°C以上,使其完全融化。 2)颈部成长(Neck Growth) 待硅融浆的温度稳定之后,将〈1.0.0〉方向的晶种慢慢插入其中,接着将晶种慢慢往上提升,使其直径缩小到一定尺寸(一般约6mm左右),维持此直径并拉长 100-200mm,以消除晶种内的晶粒排列取向差异。 3)晶冠成长(Crown Growth) 颈部成长完成后,慢慢降低提升速度和温度,使颈部直径逐渐加大到所需尺寸(如 5、6、8、12吋等)。 4)晶体成长(Body Growth) 不断调整提升速度和融炼温度,维持固定的晶棒直径,只到晶棒长度达到预定值。 5)尾部成长(Tail Growth) 1

当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度,使晶棒直径逐渐变小,以避免因热应力造成排差和滑移等现象产生,最终使晶棒与液面完全分离。到此即得到一根完整的晶棒。 2 晶棒裁切与检测(Cutting & Inspection) 将长成的晶棒去掉直径偏小的头、尾部分,并对尺寸进行检测,以决定下步加工的工艺参数。 3 外径研磨(Su rf ace Grinding & Shaping) 由于在晶棒成长过程中,其外径尺寸和圆度均有一定偏差,其外园柱面也凹凸不平,所以必须对外径进行修整、研磨,使其尺寸、形状误差均小于允许偏差。 4 切片(Wire Saw Sl ic ing) 由于硅的硬度非常大,所以在本工序里,采用环状、其内径边缘镶嵌有钻石颗粒的薄片锯片将晶棒切割成一片片薄片。 5 圆边(Edge Profiling) 由于刚切下来的晶片外边缘很锋利,硅单晶又是脆性材料,为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒,必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。 ? 6 研磨(Lapping) 研磨的目的在于去掉切割时在晶片表面产生的锯痕和破损,使晶片表面达到所要求的光洁度。 7 蚀刻(Etching) 1

半导体制造工艺流程

半导体制造工艺流程 N型硅:掺入V族元素--磷P、砷As、锑Sb P型硅:掺入III族元素—镓Ga、硼B PN结: 半导体元件制造过程可分为 前段(FrontEnd)制程 晶圆处理制程(WaferFabrication;简称WaferFab)、 晶圆针测制程(WaferProbe); 後段(BackEnd) 构装(Packaging)、 测试制程(InitialTestandFinalTest) 一、晶圆处理制程 晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件(如电晶体、电容体、逻辑闸等),为上述各制程中所需技术最复杂且资金投入最多的过程,以微处理器(Microprocessor)为例,其所需处理步骤可达数百道,而其所需加工机台先进且昂贵,动辄数千万一台,其所需制造环境为为一温度、湿度与含尘(Particle)均需控制的无尘室(Clean-Room),虽然详细的处理程序是随著产品种类与所使用的技术有关;不过其基本处理步骤通常是晶圆先经过适当的清洗(Cleaning)之後,接著进行氧化(Oxidation)及沈积,最後进行微影、蚀刻及离子植入等反覆步骤,以完成晶圆上电路的加工与制作。 二、晶圆针测制程 经过WaferFab之制程後,晶圆上即形成一格格的小格,我们称之为晶方或是晶粒(Die),在一般情形下,同一片晶圆上皆制作相同的晶片,但是也有可能在同一片晶圆上制作不同规格的产品;这些晶圆必须通过晶片允收测试,晶粒将会一一经过针测(Probe)仪器以测试其电气特性,而不合格的的晶粒将会被标上记号(InkDot),此程序即称之为晶圆针测制程(WaferProbe)。然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒 三、IC构装制程 IC構裝製程(Packaging):利用塑膠或陶瓷包裝晶粒與配線以成積體電路目的:是為了製造出所生產的電路的保護層,避免電路受到機械性刮傷或是高溫破壞。 半导体制造工艺分类 半导体制造工艺分类 一双极型IC的基本制造工艺: A在元器件间要做电隔离区(PN结隔离、全介质隔离及PN结介质混合隔离)ECL(不掺金)(非饱和型)、TTL/DTL(饱和型)、STTL(饱和型)B在元器件间自然隔离 I2L(饱和型) 半导体制造工艺分类 二MOSIC的基本制造工艺: 根据栅工艺分类 A铝栅工艺 B硅栅工艺

半导体的生产工艺流程

半导体的生产工艺流程 微机电制作技术,尤其是最大宗以硅半导体为基础的微细加工技术 (silicon-basedmicromachining),原本就肇源于半导体组件的制程技术,所以必须先介绍清楚这类制程,以免沦于夏虫语冰的窘态。 一、洁净室 一般的机械加工是不需要洁净室(cleanroom)的,因为加工分辨率在数十微米以上,远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界,空间单位都是以微米计算,因此微尘颗粒沾附在制作半导体组件的晶圆上,便有可能影响到其上精密导线布局的样式,造成电性短路或断路的严重后果。为此,所有半导体制程设备,都必须安置在隔绝粉尘进入的密闭空间中,这就是洁净室的来由。洁净室的洁净等级,有一公认的标准,以class10为例,意谓在单位立方英呎的洁净室空间内,平均只有粒径0.5微米以上的粉尘10粒。所以class后头数字越小,洁净度越佳,当然其造价也越昂贵。为营造洁净室的环境,有专业的建造厂家,及其相关的技术与使用管理办法如下: 1、内部要保持大于一大气压的环境,以确保粉尘只出不进。所以需要大型 鼓风机,将经滤网的空气源源不绝地打入洁净室中。 2、为保持温度与湿度的恒定,大型空调设备须搭配于前述之鼓风加压系统 中。换言之,鼓风机加压多久,冷气空调也开多久。 3、所有气流方向均由上往下为主,尽量减少突兀之室内空间设计或机台摆 放调配,使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。 4、所有建材均以不易产生静电吸附的材质为主。 5、所有人事物进出,都必须经过空气吹浴(airshower)的程序,将表面粉尘 先行去除。 6、人体及衣物的毛屑是一项主要粉尘来源,为此务必严格要求进出使用人 员穿戴无尘衣,除了眼睛部位外,均需与外界隔绝接触(在次微米制程技术的工厂内,工作人员几乎穿戴得像航天员一样。)当然,化妆是在禁绝之内,铅笔等也禁止使用。 7、除了空气外,水的使用也只能限用去离子水(DIwater,de-ionizedwater)。 一则防止水中粉粒污染晶圆,二则防止水中重金属离子,如钾、钠离子污染金氧半(MOS)晶体管结构之带电载子信道(carrierchannel),影响半导体组件的工作特性。去离子水以电阻率(resistivity)来定义好坏,一般要求至 17.5MΩ-cm以上才算合格;为此需动用多重离子交换树脂、RO逆渗透、与 UV紫外线杀菌等重重关卡,才能放行使用。由于去离子水是最佳的溶剂与清洁剂,其在半导体工业之使用量极为惊人! 8、洁净室所有用得到的气源,包括吹干晶圆及机台空压所需要的,都得使 用氮气(98%),吹干晶圆的氮气甚至要求99.8%以上的高纯氮!以上八点说明是最基本的要求,另还有污水处理、废气排放的环保问题,再再需要大笔

半导体器件设备制作工艺的制作流程

本技术属于建筑材料领域,尤其是一种半导体器件制备工艺,针对现有只是将晶粒利用包装盒进行包装,这样的包装方式容易导致晶粒损坏的问题,现提出如下方案,其包括S1:首先将成卷的碳纤维复合膜放置在支撑架上,然后进行开卷,S2:将碳纤维复合膜放置在工作台上,支撑台上设有导向机构,以此可以防止碳纤维复合膜出现走偏的问题,S3:在支撑台的一侧卡装有夹紧机构,将碳纤维复合膜的一侧放置在夹紧机构上,并由夹紧机构对碳纤维复合膜进行夹紧。本技术通过将圆晶棒经过切割、打磨、过筛、抽真空以及密封包装,以此可以实现对圆晶粒进行真空包装的目的,可有效避免圆晶粒上附着水汽,所以便不会造成圆晶粒损坏。 权利要求书 1.一种半导体器件制备工艺,其特征在于,包括以下步骤: S1:首先将圆晶棒放入干燥剂中,将晶粒上所含有的水汽进行吸附; S2:将干燥完后的圆晶棒放入振荡筛中,以此可以将圆晶棒与干燥剂进行分离; S3:将放置于在Fab中,利用Fab可对晶圆棒完成切割; S4:在对圆晶棒进行切割后,将圆晶粒放入打磨箱内,并利用搅拌器对圆晶粒进行搅拌,以此可以实现对圆晶粒的外表面进行打磨; S5:在打磨之后,利用筛网对圆晶粒进行过筛,以此可以得到大小均匀的圆晶粒; S6:将圆晶粒放入漏斗内,并且漏斗上设有关门装置,使得圆晶粒通过漏斗投放寨包装袋内; S7:利用抽风机将包装袋内进行抽真空处理,之后利用热封机对包装袋进行封口处理;

S8:将软质填充入放入包装箱内,之后将经过真空处理后的圆晶粒放入包装箱内; S9:将干燥剂放入包装箱,之后将包装箱封装一层保护膜,在利用热风枪对保护膜,使得保护膜受热处于紧绷状态。 2.根据权利要求1所述的一种半导体器件制备工艺,其特征在于,所述S1中,干燥剂的成分是无水氯化钙,且无水氯化钙与圆晶棒的比例为 3.5:100。 3.根据权利要求1所述的一种半导体器件制备工艺,其特征在于,所述S2中,振荡筛的工作频率为10Hz,且振荡筛的孔径为5目。 4.根据权利要求1所述的一种半导体器件制备工艺,其特征在于,所述S3中,Fab设定尺寸为3微米,切割频率为1Hz。 5.根据权利要求1所述的一种半导体器件制备工艺,其特征在于,所述S4中,打磨箱内设有打磨球,利用打磨球对圆晶粒进行打磨,且搅拌器的转速为20r/min。 6.根据权利要求1所述的一种半导体器件制备工艺,其特征在于,所述S5中,筛网的孔径为15目,并且筛网由振动电机进行驱动。 7.根据权利要求1所述的一种半导体器件制备工艺,其特征在于,所述S6中,漏斗上设有推杆马达,且推杆马达与关门装置进行连接,以此利用推杆马达带动关门装置对漏斗进行开启或者关闭,漏斗上设有颗粒计数器,且颗粒计数器与推杆马达电性连接,利用颗粒技术器可以对圆晶粒进行计数,且数量在49-51之间,以此可以保证包装袋内的圆晶粒的数量基本一致。 8.根据权利要求1所述的一种半导体器件制备工艺,其特征在于,所述S7中,热封机的温度设置为180摄氏度,热风机的工作时长为30s。 9.根据权利要求1所述的一种半导体器件制备工艺,其特征在于,所述S8中,软质填充物为

半导体工艺半导体制造工艺试题库1 答案

一、填空题(每空1分,计31分) 1、工艺上用于四氯化硅的提纯方法有 吸附法 和 精馏法 。 2、在晶片表面图形形成过程中,一般通过腐蚀的方法将抗蚀膜图形转移到晶片上,腐蚀的方法有 湿法腐蚀 和 干法腐蚀 。 3、直拉法制备单晶硅的过程是:清洁处理——装炉——加热融化——拉晶,其中拉晶是最主要的工序,拉晶包括 下种 、 缩颈 、放肩、 等径生长 和收尾拉光等过程。 3、抛光是晶片表面主要的精细加工过程,抛光的主要方式有 化学抛光 、 机械抛光 和 化学机械抛光 。 4、掺杂技术包括有 热扩散 、 离子注入 、合金和中子嬗变等多种方法。 5、晶片中的锂、钠、钾等碱金属杂质,通常以 间隙式 (空位式或间隙式)扩散方式在晶片内部扩散,并且这类杂质通常称为 快扩散 (快扩散或慢扩散)杂质。 6、在有限表面源扩散中,其扩散后的杂质浓度分布函数符合 高斯分布函数 ; 而在恒定表面源扩散中,其扩散后的杂质浓度分布函数符合 余误差分布函数 。 7、在离子注入法的掺杂过程中,注入离子在非晶靶中的浓度分布函数满足对称的高斯分布,其浓度最大位于 R P 处。 8、在离子注入后,通常采用退火措施,可以消除由注入所产生的晶格损伤,常用的退火方式有 电子束退火 、 离子束退火 、 激光退火 。 9、根据分凝现象,若K 0>1,则分凝后杂质集中在 尾部 (头部或尾部);若K 0<1,则杂质分凝后集中在 头部 (同上)。 10、把硅片置于氯化氢和氧气的混合气体中进行的氧化,称为 掺氯氧化 。 11、在二氧化硅的热氧化方法中,氧化速度最快的是 干氧氧化 方法。 12、氢氧合成氧化设备中,两个重要的保险装置是 氢气流量保险装置 和 温度保险装置 。 13、工艺中常用的测量二氧化硅厚度的方法有 比色法 和 椭圆偏振光法 。 14、固态源硼扩散中常用的硼源是 氮化硼 ,常用的液态磷源是 三氯氧磷 。 15、箱法扩散在工艺中重要用来进行TTL 电路 隐埋层 的锑扩散。 二、选择题(每题2分,单项多项均有,计12分) 1、 在SiO 2网络中,如果掺入了磷元素,能使网络结构变得更( A ) (A )疏松 (B )紧密 (C )视磷元素剂量而言 2、 在微电子加工环境中,进入洁净区的工作人员必须注意以下事项(A 、B 、C 、D ) (A ) 进入洁净区要先穿戴好专用净化工作服、鞋、帽。 (B ) 进入洁净区前先在风淋室风淋30秒,然后才能进入。 (C ) 每周洗工作服,洗澡、理发、剪指甲,不用化妆品。 (D ) 与工作无关的纸张、书报等杂物不得带入。 3、离子注入设备的组成部分有(A 、B 、C 、D ) (A )离子源 (B )质量分析器 (C )扫描器 (D )电子蔟射器 4、CVD 淀积法的特点有(A 、C 、D ) (A )淀积温度比较低 (B )吸附不会影响淀积速度 (C )淀积材料可以直接淀积在单晶基片上 (D )样品本身不参与化学反应 5、 工艺中消除沟道效应的措施有(A 、B 、C 、D ) (A )增大注入剂量 (B )增大注入速度 (C )增加靶温 (D )通过淀积膜注入 6、液态源硼扩散所选用的硼源有(A 、B 、C ) (A )硼酸三甲脂 (B )硼酸三丙脂 (C )三溴化硼 (D )三氯氧磷 三、判断(每题1分,计10分) 1、Ⅰ号液是碱性过氧化氢清洗液。 ( R ) 2、筛选器是用来去除杂质离子的设备。 ( R ) 3、石墨基座的清洁处理,首先用王水煮沸,再用去离子水冲洗。 ( R ) 4、注入窗口中淀积的二氧化硅薄层是起退沟道的作用。 ( R ) 5、以一般能量注入的重离子,在进入靶片中,以电子阻挡为主。 ( F ) 6、硅烷热分解法淀积中,一旦源变成黄色就不能使用。 ( R ) 7、在二氧化硅氧化膜中,可动钠离子含量要求越高越好。 ( F ) 8、二氧化硅中的宏观缺陷是指用肉眼可以直接观察到的缺陷。 ( R ) 9、氮化硼(BN )是常用的固态硼杂质扩散源。 ( R ) 10、用四探针法可以测试扩散后的结深。 ( R ) 四、名词解释(每题5分,计20分) 1、杂质分凝 答:杂质在晶体中有一定分布,在固态中和液态中的分布又不一样,在晶体提纯时,利用杂质在晶体固态和液态的分布不一样,进行提纯,将杂质集中在晶体的头部或尾部,达到提纯的 装 订 班级 姓名 学号 成绩 - 学年第 学期 半导 第 学期 半导体制造工艺 半 导体制造工艺

集成电路制造工艺原理

集成电路制造工艺原理 课程总体介绍: 1.课程性质及开课时间:本课程为电子科学与技术专业(微电子技术方向和光电子技术方向)的专业选修课。本课程是半导体集成电路、晶体管原理与设计和光集成电路等课程的前修课程。本课程开课时间暂定在第五学期。 2.参考教材:《半导体器件工艺原理》国防工业出版社 华中工学院、西北电讯工程学院合编《半导体器件工艺原理》(上、下册) 国防工业出版社成都电讯工程学院编著 《半导体器件工艺原理》上海科技出版社 《半导体器件制造工艺》上海科技出版社 《集成电路制造技术-原理与实践》 电子工业出版社 《超大规模集成电路技术基础》电子工业出版社 《超大规模集成电路工艺原理-硅和砷化镓》 电子工业出版社 3.目前实际教学学时数:课内课时54学时 4.教学内容简介:本课程主要介绍了以硅外延平面工艺为基础的,与微电子技术相关的器件(硅器件)、集成电路(硅集成电路)的制造工艺原理和技术;介绍了与光电子技术相关的器件(发光器件和激光器件)、集成电路(光集成电路)的制造工艺原理,主要介绍了最典型的化合物半导体砷化镓材料以及与光器件和光集成电路制造相关的工艺原理和技术。 5.教学课时安排:(按54学时) 课程介绍及绪论2学时第一章衬底材料及衬底制备6学时 第二章外延工艺8学时第三章氧化工艺7学时第四章掺杂工艺12学时第五章光刻工艺3学时第六章制版工艺3学时第七章隔离工艺3学时 第八章表面钝化工艺5学时 第九章表面内电极与互连3学时 第十章器件组装2学

课程教案: 课程介绍及序论(2学时) 内容: 课程介绍: 1 教学内容 1.1与微电子技术相关的器件、集成电路的制造工艺原理 1.2 与光电子技术相关的器件、集成电路的制造 1.3 参考教材 2教学课时安排 3学习要求 序论: 课程内容: 1半导体技术概况 1.1 半导体器件制造技术 1.1.1 半导体器件制造的工艺设计 1.1.2 工艺制造 1.1.3 工艺分析 1.1.4 质量控制 1.2 半导体器件制造的关键问题 1.2.1 工艺改革和新工艺的应用 1.2.2 环境条件改革和工艺条件优化 1.2.3 注重情报和产品结构的及时调整 1.2.4 工业化生产 2典型硅外延平面器件管芯制造工艺流程及讨论 2.1 常规npn外延平面管管芯制造工艺流程 2.2 典型pn隔离集成电路管芯制造工艺流程 2.3 两工艺流程的讨论 2.3.1 有关说明 2.3.2 两工艺流程的区别及原因 课程重点:介绍了与电子科学与技术中的两个专业方向(微电子技术方向和光电子技术方向)相关的制造业,指明该制造业是社会的基础工业、是现代化的基础工业,是国家远景规划中置于首位发展的工业。介绍了与微电子技术方向相关的分离器件(硅器件)、集成电路(硅集成电路)的制造工艺原理的内容,指明微电子技术从某种意义上是指大规模集成电路和超大规模集成电路的制造技术。由于集成电路的制造技术是由分离器件的制造技术发展起来的,则从制造工艺上看,两种工艺流程中绝大多数制造工艺是相通的,但集成电路制造技术中包含了分离器件制造所没有的特殊工艺。介绍了与光电子技术方向相关的分离器件、集成电路的制造工艺原理的内容。指明这些器件(发光器件和激光器件)和集成电路(光集成电路)多是由化合物半导体为基础材料的,最常用和最典型的是砷化镓材料,本课程简单介绍了砷化镓材料及其制造器件时相关的工艺技术与原理。在课程介绍中,指出了集成电路制造工艺原理的内容是随着半导体器件制造工艺技术发展而发展的、是随着电子行业对半导体器件性能不断提高的要求(小型化、微型化、集成化、以及高频特性、功率特性、放大特性的提高)而不断充实的。综观其发展历程,由四十年代末的合金工艺原理到五十年代初的合金

晶圆封装测试工序和半导体制造工艺流程

晶圆封装测试工序和半导体制造工艺流程 A.晶圆封装测试工序 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵,主要是微尘粒子、刮痕、残留物等问题。此外,对已印有电路图案的图案晶圆成品而言,则需要进行深次微米范围之瑕疵检测。一般来说,图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线,并将该影像交由高功能软件进行底层图案消除,以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic)及塑胶(plastic)两种,而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例,其步骤依序为晶片切割(die saw)、黏晶(die mount / die bond)、焊线(wire bond)、封胶(mold)、剪切/成形(trim / form)、印字(mark)、电镀(plating)及检验(inspection)等。 (1) 晶片切割(die saw) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die)切割分离。 举例来说:以0.2微米制程技术生产,每片八寸晶圆上可制作近六百颗以上的64M 微量。

欲进行晶片切割,首先必须进行晶圆黏片,而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上,而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mount / die bond) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣(magazine)内,以送至下一制程进行焊线。 (3) 焊线(wire bond) IC构装制程(Packaging)则是利用塑胶或陶瓷包装晶粒与配线以成集成电路(Integrated Circuit;简称IC),此制程的目的是为了制造出所生产的电路的保护层,避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架(Pin),称之为打线,作为与外界电路板连接之用。 (4) 封胶(mold) 封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热,再将框架置于压模机上的构装模上,再以树脂充填并待硬化。 (5) 剪切/成形(trim / form) 剪切之目的为将导线架上构装完成之晶粒独立分开,并把不需要的连接用材料及部份凸出之树脂切除(dejunk)。成形之目的则是将外引脚压成各种预先设计好之形状,以便于装置于电路板上使用。剪切与成形主要由一部冲压机配上多套不同制程之模具,加上进料及出料机构所組成。 (6) 印字(mark)及电镀(plating) 印字乃将字体印于构装完的胶体之上,其目的在于注明商品之规格及制造者等资讯。

(工艺流程)2020年半导体硅片生产工艺流程及工艺注意要点

硅片生产工艺流程及注意要点 简介 硅片的准备过程从硅单晶棒开始,到清洁的抛光片结束,以能够在绝好的环境中使用。期间,从一单晶硅棒到加工成数片能满足特殊要求的硅片要经过很多流程和清洗步骤。除了有许多工艺步骤之外,整个过程几乎都要在无尘的环境中进行。硅片的加工从一相对较脏的环境开始,最终在10级净空房内完成。 工艺过程综述 硅片加工过程包括许多步骤。所有的步骤概括为三个主要种类:能修正物理性能如尺寸、形状、平整度、或一些体材料的性能;能减少不期望的表面损伤的数量;或能消除表面沾污和颗粒。硅片加工的主要的步骤如表1.1的典型流程所示。工艺步骤的顺序是很重要的,因为这些步骤的决定能使硅片受到尽可能少的损伤并且可以减少硅片的沾污。在以下的章节中,每一步骤都会得到详细介绍。 表1.1 硅片加工过程步骤 1.切片 2.激光标识 3.倒角 4.磨片 5.腐蚀 6.背损伤 7.边缘镜面抛光 8.预热清洗 9.抵抗稳定——退火 10.背封 11.粘片 12.抛光 13.检查前清洗 14.外观检查

15.金属清洗 16.擦片 17.激光检查 18.包装/货运 切片(class 500k) 硅片加工的介绍中,从单晶硅棒开始的第一个步骤就是切片。这一步骤的关键是如何在将单晶硅棒加工成硅片时尽可能地降低损耗,也就是要求将单晶棒尽可能多地加工成有用的硅片。为了尽量得到最好的硅片,硅片要求有最小量的翘曲和最少量的刀缝损耗。切片过程定义了平整度可以基本上适合器件的制备。 切片过程中有两种主要方式——内圆切割和线切割。这两种形式的切割方式被应用的原因是它们能将材料损失减少到最小,对硅片的损伤也最小,并且允许硅片的翘曲也是最小。 切片是一个相对较脏的过程,可以描述为一个研磨的过程,这一过程会产生大量的颗粒和大量的很浅表面损伤。 硅片切割完成后,所粘的碳板和用来粘碳板的粘结剂必须从硅片上清除。在这清除和清洗过程中,很重要的一点就是保持硅片的顺序,因为这时它们还没有被标识区分。 激光标识(Class 500k) 在晶棒被切割成一片片硅片之后,硅片会被用激光刻上标识。一台高功率的激光打印机用来在硅片表面刻上标识。硅片按从晶棒切割下的相同顺序进行编码,因而能知道硅片的正确位置。这一编码应是统一的,用来识别硅片并知道它的来源。编码能表明该硅片从哪一单晶棒的什么位置切割下来的。保持这样的追溯是很重要的,因为单晶的整体特性会随着晶棒的一头到另一头而变化。编号需刻的足够深,从而到最终硅片抛光完毕后仍能保持。在硅片上刻下编码后,即使硅片有遗漏,也能追溯到原来位置,而且如果趋向明了,那么就可以采取正确的措施。激光标识可以在硅片的正面也可在背面,尽管正面通常会被用到。

晶圆封装测试工序和半导体制造工艺流程

A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵,主要是微尘粒子、刮痕、残留物等问题。此外,对已印有电路图案的图案晶圆成品而言,则需要进行深次微米范围之瑕疵检测。一般来说,图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线,并将该影像交由高功能软件进行底层图案消除,以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic)及塑胶(plastic)两种,而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例,其步骤依序为晶片切割(die saw)、黏晶(die mount / die bond)、焊线(wire bond)、封胶(mold)、剪切/成形(trim / form)、印字(mark)、电镀(plating)及检验(inspection)等。 (1) 晶片切割(die saw) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die)切割分离。举例来说:以0.2微米制程技术生产,每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割,首先必须进行晶圆黏片,而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上,而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mount / die bond) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣(magazine)内,以送至下一制程进行焊线。 (3) 焊线(wire bond) IC构装制程(Packaging)则是利用塑胶或陶瓷包装晶粒与配线以成集成电路(Integrated Circuit;简称IC),此制程的目的是为了制造出所生产的电路的保护层,避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架(Pin),称之为打线,作为与外界电路板连接之用。

半导体制造工艺期末考试重点复习资料

1、三种重要的微波器件:转移型电子晶体管、碰撞电离雪崩渡越时间二极管、MESFET。 2、晶锭获得均匀的掺杂分布:较高拉晶速率和较低旋转速率、不断向熔融液中加高纯 度多晶硅,维持熔融液初始掺杂浓度不变。 3、砷化镓单晶:p型半导体掺杂材料镉和锌,n型是硒、硅和锑 硅:p型掺杂材料是硼,n型是磷。 4、切割决定晶片参数:晶面结晶方向、晶片厚度(晶片直径决定)、晶面倾斜度(从 晶片一端到另一端厚度差异)、晶片弯曲度(晶片中心到晶片边缘的弯曲程度)。5、晶体缺陷:点缺陷(替位杂质、填隙杂质、空位、Frenkel,研究杂质扩散和氧化 工艺)、线缺陷或位错(刃型位错和螺位错,金属易在线缺陷处析出)、面缺陷(孪晶、晶粒间界和堆垛层错,晶格大面积不连续,出现在晶体生长时)、体缺陷(杂质和掺杂原子淀积形成,由于晶体固有杂质溶解度造成)。 6、最大面为主磨面,与<110>晶向垂直,其次为次磨面,指示晶向和导电类型。 7、半导体氧化方法:热氧化法、电化学阳极氧化法、等离子化学汽相淀积法。 8、晶体区别于非晶体结构:晶体结构是周期性结构,在许多分子间延展,非晶体结构 完全不是周期性结构。 9、平衡浓度与在氧化物表面附近的氧化剂分压值成正比。在1000℃和1个大气压下, 干氧的浓度C0是5.2x10^16分子数/cm^3,湿氧的C0是3x10^19分子数/cm^3。

10、当表面反应时限制生长速率的主要因素时,氧化层厚度随时间呈线性变化 X=B(t+)/A线性区(干氧氧化与湿氧氧化激活能为2eV,);氧化层变厚时,氧化剂必须通过氧化层扩散,在二氧化硅界面与硅发生反应,并受扩散过程影响,氧化层厚度与氧化时间的平方根成正比,生长速率为抛物线X^2=B(t+)抛物线区(干氧氧化激活能是1.24Ev,湿氧氧化是0.71eV)。 11、线性速率常数与晶体取向有关,因为速率常数与氧原子进入硅中的结合速率和 硅原子表面化学键有关;抛物线速率常数与晶体取向无关,因为它量度的是氧化剂穿过一层无序的非晶二氧化硅的过程。 12、较薄的氧化层MOSFET栅氧化层用干氧氧化,较厚的用湿氧氧化,如MOS集成 电路中的场氧化层和双极型器件,以获得适当隔离和保护,20nm为界限。 13、给定氧化条件下,在<111>晶面衬底上生成的氧化层厚度大于<100>晶面衬底, 因为<111>方向线性速率常数更大。值得注意的是温度和时间相同时,湿氧氧化厚度是干氧的5~10倍。 14、氧化掩膜厚度一般用实验测量方法获得,主要取决于特定温度和时间下,不能 使低掺杂硅衬底发生反型,典型厚度为0.5um~1.0um。 15、二氧化硅中各掺杂杂质扩散常数依赖氧的密度、性能和结构。 16、MOS器件受氧化层中的电荷和位于二氧化硅-硅界面处势阱影响。 17、势阱和电荷的基本类别:界面势阱电荷Qit(由于二氧化硅-硅界面特性产生, 取决于这个界面的化学组分,势阱位于二氧化硅-硅界面处,能态在硅禁带中,界

半导体工艺流程

集成电路芯片生产的清洗包括硅片的清洗和工器具的清洗。由于半导体生产污染要求非常严格,清洗工艺需要消耗大量的高纯水;且为进行特殊过滤和纯化广泛使用化学试剂和有机溶剂。 在硅片的加工工艺中,硅片先按各自的要求放入各种药液槽进行表面化学处理,再送入清洗槽,将其表面粘附的药液清洗干净后进入下一道工序。常用的清洗方式是将硅片沉浸在液体槽内或使用液体喷雾清洗,同时为有更好的清洗效果,通常使用超声波激励和擦片措施,一般在有机溶剂清洗后立即采用无机酸将其氧化去除,最后用超纯水进行清洗,如图1-6所示。 图1-6硅片清洗工艺示意图 工具的清洗基本采用硅片清洗同样的方法。 2、热氧化 热氧化是在800~1250℃高温的氧气氛围和惰性携带气体(N2)下使硅片表面的硅氧化生成二氧化硅膜的过程,产生的二氧化硅用以作为扩散、离子注入的阻挡层,或介质隔离层。典型的热氧化化学反应为: Si + O2→SiO2

扩散是在硅表面掺入纯杂质原子的过程。通常是使用乙硼烷(B 2H 6)作为N -源和磷烷(PH 3)作为P +源。工艺生产过程中通常分为沉积源和驱赶两步,典型的化学反应为: 2PH 3 → 2P + 3H 2 4、离子注入 离子注入也是一种给硅片掺杂的过程。它的基本原理是把掺杂物质(原子)离子化后,在数千到数百万伏特电压的电场下得到加速,以较高的能量注入到硅片表面或其它薄膜中。经高温退火后,注入离子活化,起施主或受主的作用。 5、光刻 光刻包括涂胶、曝光、显影等过程。涂胶是通过硅片高速旋转在硅片表面均匀涂上光刻胶的过程;曝光是使用光刻机,并透过光掩膜版对涂胶的硅片进行光照,使部分光刻胶得到光照,另外,部分光刻胶得不到光照,从而改变光刻胶性质;显影是对曝光后的光刻胶进行去除,由于光照后的光刻胶和未被光照的光刻胶将分别溶于显影液和不溶于显影液,这样就使光刻胶上形成了沟槽。 6、湿法腐蚀和等离子刻蚀 通过光刻显影后,光刻胶下面的材料要被选择性地去除,使用的基片 涂胶后基片 光刻胶 阻挡层

半导体制造工艺流程

半导体制造工艺流程

半导体元件制造过程可分为 ?前段(Front End)制程 晶圆处理制程(Wafer Fabrication;简称Wafer Fab)、 晶圆针测制程(Wafer Probe); ?後段(Back End) 构装(Packaging)、 测试制程(Initial Test and Final Test)

一、晶圆处理制程 ?晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件(如电晶体、电容体、逻辑闸等),为上述各制程中所需技术最复杂且资金投入最多的过程,以微处理器(Microprocessor)为例,其所需处理步骤可达数百道,而其所需加工机台先进且昂贵,动辄数千万一台,其所需制造环境为为一温度、湿度与含尘(Particle)均需控制的无尘室(Clean-Room),虽然详细的处理程序是随著产品种类与所使用的技术有关;不过其基本处理步骤通常是晶圆先经过适当的清洗(Cleaning)之後,接著进行氧化(Oxidation)及沈积,最後进行微影、蚀刻及离子植入等反覆步骤,以完成晶圆上电路的加工与制作。

二、晶圆针测制程 ?经过Wafer Fab之制程後,晶圆上即形成一格格的小格,我们称之为晶方或是晶粒(Die),在一般情形下,同一片晶圆上皆制作相同的晶片,但是也有可能在同一片晶圆上制作不同规格的产品;这些晶圆必须通过晶片允收测试,晶粒将会一一经过针测(Probe)仪器以测试其电气特性,而不合格的的晶粒将会被标上记号(Ink Dot),此程序即称之为晶圆针测制程(Wafer Probe)。然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒

半导体制造工艺流程

半导体制造工艺流程集团文件发布号:(9816-UATWW-MWUB-WUNN-INNUL-DQQTY-

半导体制造工艺流程 N型硅:掺入V族元素--磷P、砷As、锑Sb P型硅:掺入III族元素—镓Ga、硼B PN结: 半导体元件制造过程可分为 前段(FrontEnd)制程 晶圆处理制程(WaferFabrication;简称WaferFab)、 晶圆针测制程(WaferProbe); 後段(BackEnd) 构装(Packaging)、 测试制程(InitialTestandFinalTest) 一、晶圆处理制程 晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件(如电晶体、电容体、逻辑闸等),为上述各制程中所需技术最复杂且资金投入最多的过程,以微处理器(Microprocessor)为例,其所需处理步骤可达数百道,而其所需加工机台先进且昂贵,动辄数千万一台,其所需制造环境为为一温度、湿度与含尘(Particle)均需控制的无尘室(Clean-Room),虽然详细的处理程序是随着产品种类与所使用的技术有关;不过其基本处理步骤通常是晶圆先经过适当的清洗(Cleaning)之後,接着进行氧化(Oxidation)及沈积,最後进行微影、蚀刻及离子植入等反覆步骤,以完成晶圆上电路的加工与制作。 二、晶圆针测制程

经过WaferFab之制程後,晶圆上即形成一格格的小格,我们称之为晶方或是晶粒(Die),在一般情形下,同一片晶圆上皆制作相同的晶片,但是也有可能在同一片晶圆上制作不同规格的产品;这些晶圆必须通过晶片允收测试,晶粒将会一一经过针测(Probe)仪器以测试其电气特性,而不合格的的晶粒将会被标上记号(InkDot),此程序即称之为晶圆针测制程(WaferProbe)。然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒 三、IC构装制程 IC构装制程(Packaging):利用塑胶或陶瓷包装晶粒与配线以成积体电路 目的:是为了制造出所生产的电路的保护层,避免电路受到机械性刮伤或是高温破坏。 半导体制造工艺分类 半导体制造工艺分类 一双极型IC的基本制造工艺: A在元器件间要做电隔离区(PN结隔离、全介质隔离及PN结介质混合隔离) ECL(不掺金)(非饱和型)、TTL/DTL(饱和型)、STTL(饱和型)B在元器件间自然隔离 I2L(饱和型) 半导体制造工艺分类 二MOSIC的基本制造工艺:

相关文档
最新文档