01.20200224---数字逻辑电路期末考试综合资料
第一次作业
一、单选题
1.在（）的情况下，函数运算的结果是逻辑“1”。
答案：B、全部输入是“1”
2.在状态化简中，判断状态等效与状态相容时不同点是（）。
答案：A、传递性
3.一位8421BCD码计数器至少需要（）个触发器
答案：B、4
4.数字地阿奴中的三极管工作在（）
答案：C、饱和区或截止区
5.为避免一次翻转现象，应采用（）触发器。
答案：D、边沿
6。半加器的逻辑功能是（）
答案：A、两个同位的二进制数相加
7.只能读出不能写入，但信息可永久保存的存储器是（）
答案：A、ROM
8.对于JK触发器，若J=K，则可完成（）触发器的逻辑功能。
答案：C、T
9.下列哪些信号属于数字信号（）
答案：B、时钟脉冲信号
10.把一个五进制计数器与一个四进制计数器串联可得到（）进制答案：D、20
11.全加器的逻辑功能是（）
答案：C、两个同位的二进制数及来自低位的进位三者相加
12.输入无反变量函数F的化简，讨论的是（）。
答案：：B、用禁止逻辑法寻找F的共享禁止项。
13.通常寄存器应具有（）功能
答案：D、只有存数、取数和清零，没有置数
14.正逻辑是指（）
答案：C、高电平用“1”表示，低电平用“0”表示
15.对于8线-3线优先编码器，下面说法正确的是（）
答案：B、有8根输入线，3根输出线
16.对于四变量逻辑函数，最小顶有（）个
答案：D、16
17.时序逻辑电路中一定包含（）
答案：A、触发器
18.在用跳跃的方法实现任意模数的计数器时，若Sa为起跳状态，则有（）。
答案：C、预置位电平在Sa时有效
19.在n变量的逻辑函数F中，有（）
答案：C、若F所有Mi为1，则F为1
20.标准与或式是由（）构成的逻辑表达式。
答案：B、最小项相或
21.同步时序逻辑电路和异步时序逻辑电路比较差，其差异在于后者（）
答案：B、没有统一的时钟脉冲控制
22. 1路-4路数据分配器有（）
答案：A、一个数据输入端，两个选择控制端、四个数据输出端
23.下面哪项不是三态门的主要用途（）
答案：C、输出端并联输出
24. 3-8译码电路是（）译码器
答案：A、三位二进制
25.一个最大4位的十进制数转换成二进制数，至少需要（）位。
答案：A、12
26.十进制数25用8421BCD码表示为（）。
答案：B、100101
27.对于JK触发器，输入J=0，K=1，CP脉冲作用后，触发器的应为（）。
答案：A、0
28.对于两个4位二进制数A（A3A2A1A0）、B（B3B2B1B0）、下面说法正确的是（）答案：A、如果A3>B3，则A>B
29.在下列逻辑电路中，不是组合逻辑电路的有（）
答案：D、寄存器
30.八进制（273）8中，它的第三位数2的位权为（）
答案：B、（64）10
31.符合六变量m5的相邻最小项，有下列（）说法成立。
答案：C、共有6个相邻最小项
32.连续异或1095个1的结果是（）
答案：B、1
33.PLA是指（）
答案：A、可编逻辑阵列
34.全部的最小项之和恒为（）
答案：B、1
35.4LS169为一个同步四位二进制可逆计数器，有下列（）说法成立。
答案：B、置输入信号UP/DN=0，则为减1计数；
36.一个16选一的数据选择器，其地址输入（选择控制输入）端有（）个。
答案：C、4
37.对于8421BCD码优先编码器，下面说法正确的是（）
答案：A、有10根输入线，4根输出线
38.当X=-10000时，则有（）
答案：D、[X]补=110000
39.表示两个相邻脉冲重复出现的时间间隔的参数叫（）
答案：A、脉冲周期
40.使触发器呈计数状态的控制函数是（）
答案：A、J=K=1
二、判断题
41.在变量A、B取值相异时，其逻辑函数值为1，相同时为0，称为异或运算。（）答案：正确
42.计数器的模是指构成计数器的触发器的个数。（）
答案：错误
43.十进制转换为二进制的时候，整数部分和小数部分都要采用除2取余法。（）答案：错误
44.计数器的模是指对输入的计数脉冲的个数。（）
答案：正确
45.格雷码是一种可以发现一位单错的可靠性编码。（）
答案：正确
46.方波的占空比为0.5（）
答案：正确
47.ROM的逻辑结构可以看成一个与门阵列和一个或门阵列的组合。（）
答案：正确
48.对任意一个最小项，只有一组变量取值使得它的值为1.（）
答案：正确
49.若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（）
答案：错误
50.在全部输入是“0”的情况下，函数运算的结果是逻辑“0”。（）
答案：错误
51.在时间和横幅上都断续变化的信号是数字信号，语音信号不是数字信号。（）
答案：正确
52.触发器有两个稳定状态，一个是现态，一个是次态。（）
答案：错误
53.采用边沿触发器是为了防止空翻。（）
答案：错误
54.在逻辑函数表达式中，如果一个乘积顶包含的输入变量最少，那么该乘积项叫做最小项。（）
答案：错误
55.仅具有反正功能的触发器是T触发器。（）
答案：错误
56.逻辑约定是说明逻辑电路中信号的物理量（即逻辑电平）与逻辑状态表示之间的关系。（）
答案：正确
57.当决定一件事情的所有条件全部具备时，这件事才发生，这样的逻辑关系称为非。（）答案：错误
58.二进制只可以用来表示数字，不可以用来表示文字和符号等。（）
答案：错误
59.时序电路不含有记忆功能的器件。（）
答案：错误
60.数字系统由控制单元和信息处理单元组成。（）
答案：正确
61.在与门电路后面加上非门，就构成了与非门电路。（）
答案：正确
62.异或函数与同或函数在逻辑上互为反函数。（）
答案：错误
63.十六路数据选择器的地址输入端有四个。（）
答案：正确
64.当传送十进制数5时，在8421奇校验码的校验位上值应为1.（）
答案：正确
65.逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。（）
答案：正确
66.组合逻辑电路的逻辑功能可用逻辑图，真值表，逻辑表达式，卡诺图和波形图五种方法来描述，它们在本质上是想通的，可以互相转换。（）
答案：正确
67.用PLD可以实现任何组合逻辑函数，PLD配合触发器可实现任何时序逻辑电路。（）
答案：正确
68.逻辑函数的卡诺图中，相邻最小项可以合并。（）
答案：正确
69.任意的两个最小项之积恒为0.（）
答案：正确
70.简单PLD是由与阵列和或阵列构成的。（）
答案：正确
71.超前进位加法器比行波加法器要简单。（）
答案：错误
72.组合电路不含与偶记忆功能的器件。（）
答案：正确
73.一个触发器必须有两个稳定状态，可以表示两位二进制码。（）
答案：错误
74.时序逻辑电路由存储电路和触发器两部分组成。（）
答案：错误
75.逻辑变量的取值，1比0大。（）
答案：错误
76.逻辑变量取值的0和1表示事物相互独立而又联系的两个方面。（）
答案:正确
77.主从触发器存在一次翻转现象。（）
答案：正确
78.触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。（）
答案：正确
79.74LS163世纪城4位二进制（十六进制）同步加法计数器。（）
答案：正确
80.时序电路的逻辑功能可用逻辑图，逻辑表达式，状态表，卡诺图，状态图金二时序图等方法来描述，他们在本质上是相遇的，可以相互转换。（）
答案：正确
81. 组合逻辑电路的输出只取决于（）。
答案：输入信号的现态
82. N个触发器可以构成能寄存（）位二进制数码的寄存器。
A.N-1
B.N
C.N+1
D.2N
答案：B
83. 1.连续异或1985个1的结果是（B ）
答案：1
84. 存储8位二进制信息要多少个触发器（）。
答案：8
85.时序电路某一时刻的输出状态,与该时刻之前的输入信号( )
答案：有关
86. 用PLA实现逻辑函数时，首先将逻辑函数化简为最简与或式
答案：正确
87. 证明两个函数是否相等，只要比较它们的真值表是否相同即可。
答案：正确
88. 在基数乘除法中，整数部分的转换采用“除基取余”法，小数部分的转换采用“乘基取整”法
答案：正确
89. 为了记忆电路的状态，时序电路必须包含存储电路，存储电路通常以触发器为基本单元电路组成。
答案：正确
90. 与门、或门和非门都具有多个输入端和一个输出端。
答案：错误
91. 逻辑函数的真值表是唯一的，但表达式不一定是唯一的
答案：错误
92. 只读存储器是由地址编码器和存储体两部分组成的。
答案：错误
93. 用数据选择器可实现时序逻辑电路。
答案：正确
94. 若两个函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数未必相等
答案：错误
95. 2421码是一种用二进制数表示十进制数的代码，且为有权码。
答案：正确
96. 时序逻辑电路的特点是在任何时刻的输出不仅和输入有关，而且还取决于电路原来的状态
答案：正确
97. 同一逻辑功能的触发器,其电路结构一定相同
答案：错误
98. 数字系统中，采用____C____可以将减法运算转化为加法运算。
答案：补码
99. 具有“置0”“置1”,“保持”,“翻转”,功能的触发器叫（）
答案：JK触发器
100. 组合逻辑电路( )。
答案：没有记忆功能
101. 下列器件中，属于时序部件的是（)
答案：计数器
20200224---数字逻辑电路期末考试练习题Round 1
一、单选
1、组合逻辑电路的输出取决于（）
答案：A、输入信号的现状
2、在下列逻辑电路中，不是组合逻辑电路的有（）
答案：A、寄存器
3、3-8译码电路是（）译码器
答案：A、三位二进制
4、PLA是指（）
答案：A、可编逻辑阵列
5、在状态化简中，判断状态等效与状态相容时不同点时（）。
答案：A、传递性
6、使触发器呈计数状态的控制函数是（）
答案：A、J=K=1
7、对于触发器，输入J=0、K=1，CP脉冲作用后，触发器的应为（）。
答案：A、0
8、具有“置0”“置1”“保持”“翻转”功能的触发器叫（）。
答案：A、JK触发器
9、1路——4路数据分配有（）
答案：A、一个数据输入端，两个选择控制端、四个数据输出端
10、对于两个4位二进制A(A3A2A1A0)、B（B3B2B1B0），下面说法正确的是（）答案：A、如果A3>B3，则A>B
11、时序逻辑电路中一定包含（）。
答案：A、触发器
12、表示两个相邻脉冲重复出现的时间间隔的参数叫（）
答案：A、脉冲周期
13、十进制整数转换位二进制数一般采用（）
答案：A、乘2取余法
14、只能读出不能写入，但信息可永久保存的存储器是（）
答案：A、ROM
15、标准与或式是由（）构成的逻辑表达式
答案：B、最小项相或
16、输入无反变量函数F的化简，讨论的是（）
答案：B、用禁止逻辑法寻找F的共享禁止项
17、4LS169为一个同步四位二进制可逆计算器，由下列（）说法成立。
答案：B、置输入信息UP/DN=0，则为减1计数：
18、将十进制小数转换为二进制数一般采用（）
答案：B、乘2取整法
19、同步时逻辑电路和异步时序逻辑电路比较，其差异在于后者（）
答案：B、没有统一的时钟脉冲控制
20、组合逻辑电路
答案：B、没有记忆功能
21、全部的最小项之和恒为（）
答案：B、1
22、下列哪些信号属于数字信号（）
答案：B、时钟脉冲信号
23、全加器的逻辑功能时（）
答案：C、两个同位的二进制数及来自低位的进位三者相加
24、数字系统中，采用（）可以将减法运算转化位加法运算
答案：C、补码
25、对于JK触发器，若J=K，则可完成（）触发器的逻辑功能
答案：C、T（不是T’）
26、在N变量的逻辑函数F中，有（）。
答案：C、若F所有Mi为1，则F为1
27、符合六变量m5的相邻最小项，有下列（）说法成立
答案：C、共有6个相邻最小项
28、在用跳跃的方法实现任意模数的计数器时，若Sa为起跳状态，则有（）。
答案：C、预置位电平在Sa时有效
29、要想把串行数据转换成并行数据，应选（）
答案：C、串行输入并行输出方式
30、正逻辑时指（）
答案：C、高电平用“1”表示，低电平用“0”表示
31、为避免一次翻转现象，用采用（）触发器。
答案：D、边沿
32、用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。答案：D、8
33、当x=-10000时，则有（）。
答案：D、[x]补=110000
34、对于四变量逻辑函数，最小项有（）个
答案：D、16
35、通常寄存器应具有（）功能。
答案：D、只有存数，取数和清零，没有置数
36、把一个五进制计数器与一个四进制计数器串联可等到（）进制
答案：D、20
37、存储8位二进制信息要（）个触发器
答案：D、8
38、下列哪些信号不属于数字信号（）
答案：A、正弦波信号
C、音频信号
D、视频图像信号
38、下列哪些信号属于数字信号（）
答案：B、时钟脉冲信号
39、在（）情况下，函数运算的结果时逻辑“1”
答案：D、全部输入是“1”
40、数字电路中的三极管工作在（）。
答案：C、饱和区或截止区
二、判断题
41、方波的占空比位0.5（）
答案：正确
42、同步时序电路由组合电路和存储器两部分组成。（）
答案：正确
43、在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号（）。
答案：正确
44、当传送十进制数5时，在8421奇效验的效验位上值应为1.
答案：正确
45、74LS163是集成4位二进制（十六进制）同步加法计数器（）
答案：正确
46、时序逻辑电路的特点是在任何时刻的输出不仅和输入由关，而且还取决于电路原来开的状态。（）
答案：正确
47、格雷码是一种可以发现一位单错的可靠性编码。（）
答案：正确
48、在带符号的代码表示中，符号位是用“0”或“1”表示的。（）
答案：正确
49、证明两个函数是否相等，只能比较它们的真值表是否相同即可。（）
答案：正确
50、用PLA实现逻辑函数时，首先将逻辑函数化简为最简与或式。（）
答案：正确
51、用PLD可以实现任何组合逻辑函数，PLD配合触发器可实现任何时序逻辑电路。（）
答案：正确
52、ROM的逻辑结构可以看成一个与门阵列和一个或门阵列的组合（）
答案：正确
53、任意的两个最小项之积恒为0.（）
答案：正确
54、同步时序电路和异步时序电路的最主要区别式，前者的所有触发器受同一时钟脉冲空指，后者的各触发器受不同的时钟脉冲控制。（）
答案：正确
55、十六路数据选择器的地址输入端有四个。（）
答案：正确
56、堆任意一个最小项，只有一组变量取值使得它的值为1.（）
答案：正确
57、逻辑变量取值的0和1表示事务相互独立而又联系的两个方面。（）
答案：正确
58、在变量A,B取值相异时，其逻辑函数值为1，相同时为0，称为异或运算。（）
答案：正确
59、2421码是一种用二进制数表示十进制数的代码，且为有权码。（）
答案：正确
60、格雷码是一种可以发现一个位单错的可靠性编码。（）
答案：正确
61、在带符号数的代码表示中，符号位是用“0”或“1”表示的（）
答案：正确
62、简单PLD是由与阵列和或阵列结构的。（）
答案：正确
63、数字系统由控制单元和信息处理单元组成。（）
答案：正确
64、在与门电路后面加上非门，就构成了与非门电路。（）
65、组合逻辑电路的逻辑功能可用逻辑图。真值表，逻辑表达式，卡诺图和波形图五种方法描述，它们在本质上是相通的，可以互相转换。（）
答案：正确
66、主从触发器存在“一次翻转”现象。（）
答案：正确
67、若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（）
答案：正确
68、任意的两个最小项之积恒为0.（）
答案：正确
69、计数器的模式指对输入的计数脉冲的个数。（）
答案：正确
70、74LS163式集成4位二进制（十六进制）同步加法计算器。（）
答案：正确
71、简单PLD式由与阵列和或阵列构成的。（）
答案：正确
72、2421码是一种用二进制数表示十进制数的代码，且为有权码。
答案：正确
73、对任意一个最小项，只有一组变量取值使得它的值为1.（）
答案：正确
74、时序电路的逻辑功能可用逻辑图。逻辑表达式，状态表，卡诺图和时序图五种方法描述，它们在本质上是相通的，可以互相转换。（）
答案：正确
75、8421码1001比0001大。（）
答案：错误
76、逻辑变量的取值，1比0大。（）
答案：错误
77、触发器有两个稳定状态，一个是现态，一个是次态。（）
答案：错误
78、一个触发器必须有两个稳定状态。可以表示两位二进制码。（）
79、采用边沿触发器是为了防止空翻。（）
答案：错误
80、十进制转换为二进制的时候，整数部分和小数部分都要采用除2取余法。（）答案：错误
81、时序电路不含有记忆功能的器件。（）
答案：错误
82、用数据选择器可实现时序逻辑电路。（）
答案：错误
83、在全部输入是“0”的情况下，函数运算的结果是逻辑“0”
答案：错误
补充题
1、实现单输入.多输出逻辑函数,应选()。
答案；D.数据分配器
2. 奇偶校验码满足___。
答案：B、发现单错的能力
门电路与组合逻辑电路
第七章门电路与组合逻辑电路 习题一 一、选择题 1. 三态门输出高阻状态时，是正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 2. 以下电路中可以实现“线与”功能的有。 A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门 3．以下电路中常用于总线应用的有。 A.T S L门 B.O C门 C.漏极开路门 D.C M O S与非门 4．逻辑表达式Y=A B可以用实现。 A.正或门 B.正非门 C.正与门 D.负或门 5．T T L电路在正逻辑系统中，以下各种输入中相当于输入逻辑“1”。 A.悬空 B.通过电阻 2.7kΩ接电源 C.通过电阻 2.7kΩ接地 D.通过电阻510Ω接地 6．对于T T L与非门闲置输入端的处理，可以。 A.接电源 B.通过电阻3kΩ接电源 C.接地 D.与有用输入端 并联 7．要使T T L与非门工作在转折区，可使输入端对地外接电阻R I。 A.＞R O N B.＜R O F F C.R O F F＜R I＜R O N D.＞R O F F 8．三极管作为开关使用时，要提高开关速度，可。 A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管 9．C M O S数字集成电路与T T L数字集成电路相比突出的优点是。 A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽 10．与C T4000系列相对应的国际通用标准型号为。 A.C T74S肖特基系列 B.C T74L S低功耗肖特基系列 C.C T74L低功耗系列 D.C T74H高速系列 二、判断题（正确打√，错误的打×） 1．TTL与非门的多余输入端可以接固定高电平。（） 2．当TTL与非门的输入端悬空时相当于输入为逻辑1。（） 3．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（） 4．两输入端四与非门器件74LS00与7400的逻辑功能完全相同。（） 5．CMOS或非门与TTL或非门的逻辑功能完全相同。（）
数字逻辑电路期末考试试卷及答案
期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班 姓名 学号 题号 一 二 三 四 总分 得分 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F = B ． C AB F += C ．C A AB F += D ． C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ． BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 得分 评卷人 装 订 线 内 请 勿 答 题
6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 D C B A F+ + + =B．D C B A F+ + + = D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为 _____D_____。 A．500KHz B．200KHz C．100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 装
数字逻辑电路试题
院系： 专业班级： 学号： 姓名： 座位号： A. 4 B. 3 C. 6 D. 5 7. 下列电路中属于时序逻辑电路的是 【 】 A. 加法器 B. 数据分配器 C. 计数器 D. 译码器 8. 下列关于门电路的使用，描述不正确的是 【 】 A. TTL 与非门闲置输入端可以直接接电源 B. 具有推拉输出结构的TTL 门电路的输出端可以直接并联使用 C. CMOS 或门闲置输入端应接地 D. CMOS 门电路的闲置输入端不允许悬空 9. 为了降低555定时器组成多谐振荡器的振荡频率，外接R 、C 值应为 【 】 A. 同时增大R 、C 值 B. 同时减小R 、C 值 C. 同比增大R 值减小C 值 D. 同比增大C 值减小R 值 10. 若停电数分钟后恢复供电，下列选项中信息能够保持不变的是 【 】 A. ROM B. 动态RAM C. MUX D. 静态RAM 1. 8位D/A 转换器的理论分辨率是_____________________。 2. 64个输入端的编码器按二进制数编码时，输出端的个数是__________________。 3. 变量数相同时，下标编号相同的最大项i M 和最小项i m 的关系是_____________。 4. 图2.1所示集成计数器的模M=_____________________。 图2.1 （题2.4图） 5. 共阳极接法数码显示器需要配用输出 电平有效的译码器。 二、填空题 （每小题2分，共20分）
6. 对于T 触发器，当T=______时，触发器处于保持状态。 7. 逻辑函数C B AB F +=的反函数F 为_____________________。 8. 5个变量的逻辑函数全部最大项有_____________________个。 9. 二进制数()20110.101110转换成十进制数是___________________。 10. 同步RS 触发器的特性方程中，约束条件为RS=0，说明这两个输入信号不能同时为_____________________。 1. 时序逻辑电路中可以没有门电路，但是必须要有触发器。 （ ） 2. 对于二进制正数，反码和补码相同。 （ ） 3. 半加器只能用于对两个1位二进制数相加。 （ ） 4. 多谐振荡器需要输入触发信号才可以输出矩形脉冲。 （ ） 5. 逻辑函数的取值与逻辑变量的取值不同，可以有0、1、2等多种可能。 （ ） 6. 分析组合逻辑电路的目的是要得到逻辑电路的真值表。 （ ） 7. 数字逻辑电路的晶体管和模拟电路的晶体管工作状态相同。 （ ） 8. 同步时序逻辑电路有稳定状态，异步时序逻辑电路没有稳定状态。 （ ） 9. 两个或多个OC 门的输出端可以直接相连，实现线与。 （ ） 10. 可编程阵列逻辑PAL 的与阵列可编程，或阵列不可编程。 （ ） 1. 写出图4.1所示电路表示的逻辑函数关系式； F A C B 图4.1（题4.1） F= _____________________ 2. 画出实现逻辑函数C B A ABC Y +=的门电路图； 3. 由D 触发器和与非门组成的电路如图 4.2所示，试画出Q 端的波形，设电路 初态为 0； A Q 12345CP A Q 图4.2（题4.2） 4. 用卡诺图法将逻辑函数()∑=)15,14,12,10,8,7,5,2,0(m D ,C ,B ,A Y 化成最简 “与或”表达式。 四、综合题 （每小题5分，共20分） 三、判断题（正确的在题号后括号内填写“T ”,错误的填写“F ”） （每小题1分，共10分）
实验4门电路与组合逻辑电路的分析
实验4 门电路及组合逻辑电路的研究 —、实验目的 1. 测量集成电路“与非门”的逻辑功能。 2. 学习用集成电路“与非门”组成简单的逻辑电路，并研究其逻辑功能。 3. 用集成电路“与非门”构成知识竞赛抢答器电路，并验证其功能。 二、实验内容与要求 4. 内容： （1）测试“与非门”的逻辑功能； （2）用“与非门”连接成半加器电路并测试其逻辑功能； （3）用“与非门”实现三人抢答电路。 5. 要求： （1）双端输入“与非门”的输入信号为A 、B ，输出端信号为F 。分别在输入端加信号如表4-1，测量输出信号状态并填入表内。 表4-1 “与非门”状态表 （2S 和进位C 。分别在输入端加信号如表4-2，测量输出信号状态并填入表内。 表4-2 半加器状态表 （3）连接出三人（A 、B 、C ）抢答器电路。该电路应能实现：任一人抢答时其他人不能再抢答；抢答时，主持人灯和抢答人的指示灯亮；主持人可以清零。 三、实验电路和设备 1． 实验电路 （1）半加器电路参考电路图，见图4-1。（共需要7个“与非门”） 根据B A B A B A B A B A B A S ?=+=+=和AB AB C ==得到用“与非门”组成的电路如下：
图4-1 半加器电路 （2）三人知识竞赛抢答电路参考电路图，见图4-2。（共需要10个“与非门”） 图4-2 三人抢答电路 2．实验设备 实验用到数字电路实验模块。实验模块上有集成四“与非门”芯片74LS00。管脚功能见图4-3。 图4-3 四集成“与非门”74LS00芯片管脚图 实验模块上有集成四输入双“与非门”芯片74LS20。管脚功能见图4-4。
《数字逻辑》考试答案
中国石油大学（北京）远程教育学院 《数字逻辑》期末复习题 一、单项选择题 1. TTL 门电路输入端悬空时，应视为( A ) A. 高电平 B. 低电平 C. 不定 D. 高阻 2. 最小项D C B A 的逻辑相邻项是（ D ） A ．ABCD B ．D B C A C ．C D AB D ．BCD A 3. 全加器中向高位的进位1+i C 为( D ) A. i i i C B A ⊕⊕ B.i i i i i C B A B A )(⊕+ C.i i i C B A ++ D.i i i B C A )(⊕ 4. 一片十六选一数据选择器，它应有（ A ）位地址输入变量 A. 4 B. 5 C. 10 D. 16 5. 欲对78个信息以二进制代码表示，则最少需要（ B ）位二进制码 A. 4 B. 7 C. 78 D. 10 6. 十进制数25用8421BCD 码表示为（B ） A.10 101 B.0010 0101 C.100101 D.10101 7. 常用的BCD 码有（C ） A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码 8. 已知Y A AB AB =++,下列结果中正确的是（C ） A:Y=A B:Y=B C:Y=A+B D: Y A B =+ 9. 下列说法不正确的是（ D ） A:同一个逻辑函数的不同描述方法之间可相互转换 B:任何一个逻辑函数都可以化成最小项之和的标准形式 C:具有逻辑相邻性的两个最小项都可以合并为一项 D:任一逻辑函数的最简与或式形式是唯一的 10. 逻辑函数的真值表如下表所示，其最简与或式是（C ）
A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC + 11．以下不是逻辑代数重要规则的是( D ) 。 A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则 12．已知函数E)D (C B A F +?+=的反函数应该是( A ) 。 A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?= D. [] )E D (C B A F +?+?= 13．组合逻辑电路一般由（ A ）组合而成。 A 、门电路 B 、触发器 C 、计数器 D 、寄存器 14．求一个逻辑函数F 的对偶式，可将F 中的（ A ）。 A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换 B 、原变量换成反变量，反变量换成原变量 C 、变量不变 D 、常数中的“0”换成“1”，“1”换成“0” 15．逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。 A. AB+AC+AD+AE B. A+BCED C. (A+BC)(A+DE) D. A+B+C+D+E 16．下列逻辑电路中，不是组合逻辑电路的有（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器 17．逻辑表达式A+BC=（ C ）
西安电子科技大学网教数字逻辑电路模拟题资料
西安电子科技大学网教数字逻辑电路模拟 题
模拟试题一 一、单项选择题（每题 2分，共30分） 1 、下列数中最大的数是 [ ] 。 A （ 3.1 ） H B （ 3.1 ） D C (3.1) O D (11.1) B 2 、（ 35.7 ） D 的余 3BCD 是 [ ] 。 A 00110101.0111 B 00111000.1010 C 00111000.0111 D 01101000.1010 3 、与非门的输出完成 F= , 则多余输入端 [ ] 。 A 全部接高电平 B 只需一个接高电平即可 C 全部接地电平 D 只需一个接地即可 4 、逻辑函数 F= ＋ B 的最小项标准式为 [ ] 。 A F= B F= C F= D F= 5 、与 AB ＋ AC ＋相等的表达式为 [ ] 。 A C B C ＋ C D A + 6 、函数 F=(A ＋ C)(B ＋) 的反函数是 [ ] 。 A G=( ＋ B) ·＋· B G=A ＋ C ＋ B · C G=(A ＋) · C ＋ B · D G=(A ) ·＋ (B+ ) 7 、逻辑函数的逻辑相邻项是 [ ] 。 A A C B A C B D D ABC
8 、已知输入 A 、 B 和输出 F 的波形如图所示， 其 F 与 AB 的逻辑关系为 [ ] 。 A 与非 B 或非 C 异或 D 同或 9 、下列逻辑部件属于时序电路的是 [ ] 。 A 译码器 B 触发器 C 全加器 D 移位寄存器 10 、数据选择器的功能是 [ ] 。 A 将一路输入送至多路输出 B 将输入二进制代码转换为特定信息输出 C 从多路输入选择一路输出 D 考虑低位进位的加法 11 、逻辑函数用卡诺图化简时，八个逻辑相邻项合并可消去 [ ] 。 A 一个变量 B 二个变量 C 三个变量 D 四个变量 12 、 JK 触发器从 0 1, 则激励端 J 、 K 的取值为 [ ] 。 A JK=1X B JK=X0 C JK=X1 D JK=0X 13 、移位寄存器的现态为 0110 ，经过左移一位后，其次态为 [ ] 。 A 0110 或 1011 B 1011 或 1010 C 0110 或 1110 D 1101 或 1100 14 、 4 级触发器组成计数器，组成 13 进制计数器，其无效的状态数为 [ ] 。 A 3 个 B 4 个 C 13 个 D 16 个 15 、 N 级触发器组成环形计数器，其进位模为 [ ] 。 A N B 2N C D 二、填空题（每题 2 分，共 10 分） 1. 格雷码的特征是 ________________ 。 2. F= =________________ 。
《数字逻辑电路》试题及参考答案
一、填空题（共15空，每空2分，共30分） 1. 二进制数（1110.0111）2对应的等值十六进制数为____E.7_______。 2. 十进制数 -13的8位二进制补码为____11110011________。 3.与普通二进制代码相比，格雷码最大优点是相邻两个代码之间有___1_____位发生变化。 4. 逻辑表达式''=+ +()Y AB C D 的反演式为(())Y A B C D ''''' =+。 5. 若使JK 触发器的J=K ，构成的新触发器称为____T_____触发器。 6. 基本RS 触发器的约束条件是_____RS=0____。 7. 写出两个逻辑变量A 、B 的全部最小项 ,,,AB A B AB A B '''' 。 8. 三态门逻辑符号如下图，写出输出Y 与输入A 和EN '之间的关系 01 A E N Y EN ''=?=?'=?高阻态。 9. 下图所示由T 触发器构成的电路中，初始状态为Q=0，写出在连续4个时钟信号作用下，Q 的4个输出结果依次为___1 0 1 0____。 8题图 9题图 10.如下面真值表所示，写出Y 与A 、B 逻辑表达式的最简与或形式：Y(A,B)=+A B ''。 11.8线-3线优先编码器输入为I 0-I 7，当优先级别最高的I 7有效时，输出210Y Y Y '''=__000__。 12.一个四输入端或非门，使其输出为1的输入变量取值组合有__15___种。 13.四位左移寄存器预置1011，其串行输入端固定接0，在2个移位脉冲作用下，得新的四位数据为__1100__。 14. A/D 转换过程中，量化级越多，电路越复杂，转换精度越__高___。 15. 若10位D/A 转换器的V REF =-10V ，输入数字量最高位为1，其它位均为0，求输出模拟电压值___5V___。 A B Y 0 0 1 0 1 1 1 0 1 1 1 得分
数字电子技术第三章(组合逻辑电路)作业及答案
数字电子技术第三章(组合逻辑电路)作业及答案 -标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII
第三章（组合逻辑电路）作业及答案 1、写出图3-1所示组合逻辑电路中输入输出的逻辑关系式和真值表。 图3-1：组合逻辑电路逻辑图 解：（1）C A A AC B A Y +=++=1 （2）D B C B A CD B A CD B A D BD CD A B A Y ++=++=+=++=）（ 2 2、试分析图3-2所示组合逻辑电路，写出其逻辑函数表达式。若设S 1﹑S 0为功能控制信号，A ﹑B 为输入信号，L 为输出，说明当S 1﹑S 0取不同信号值时，电路所实现的逻辑功能。 图3-2：组合逻辑电路逻辑图 3、试用与门、或门和非门，或者与门、或门和非门的组合来实现如下各逻辑函数关系，画出相应的逻辑电路图。 （1）1 Y AB BC =+ A B S 1 S 0 =1 =1 & =1
（2）2Y A C B =+（） （3）3Y ABC B EF G =++（） & & 1 ≥Y1. 1 A B C . & 1 ≥Y2 . 1 A B C & 1 ≥1 ≥& & 1 A B C . E F G .Y3 . . . 4、试用门电路设计4线-2线优先编码器，输入、输出信号都是高电平有效，要求任一按键按下时，G S 为1，否则G S =0；还要求没有按键按下时，E O 信号为1，否则为0。
5、试用逻辑门电路设计一个2选1数据选择器，输入信号为A、B，选择信号为S，输出信号为Y，要求写出真值表、逻辑函数表达式和画出逻辑电路图。 6、某公司3条装配线各需要100kW电力，采用两台发电动机供电，一台100kW，另外一台是200kW，3条装配线不同时开工，试设计一个发电动机控制电路，可以按照需求启动发电动机以达到节电的目的。
金陵科技学院数字逻辑电路期末考试试卷
分）20一、选择题（每小题2分，共 。273）中，它的第三位数2 的位权为___B___1．八进制（8 (8) D．B．(64) C．(256)A．(128) 10101010 与它功能相等的函数表达式已知逻辑表达式2. C?AC?BF?AB， _____B____。CF?AB?ABF?A．B．C?AB?AF C?AB?BF．．CD 数字系统中，采用____C____可以将减法运算转化为加法运算。3. 码BCD D．补码B．ASCII码C．A．原码 ___B_____其反 映的逻辑关系是。4．对于如图所示波形,D．无法判 断．异或关系C．同或关系A．与关系B____B_____1的结果是连续异或。1985个5． ．逻辑概念错误C．不确定D．0B．1 A功能相等的表达式为6. 与逻辑函数___C_____。DC?F?A?B? D?AF??B?CD??C?F?AB．BA．DC?F?ABF?ACDB? D．．C为高阻态的逻辑FC=1时，；时，F=7．下列所给三态门中，能实现 C=0AB A
& 。功能的是____A______ F B A & C EN B F B C A A &&EN F B F B A C C EN EN C D 页7 共页1 第卷答案3 数字逻辑电路 8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为 _____D_____。 A． 500KHz B．200KHz 50KHz ．． 100KHz D D CP Q 。9．下列器件中，属于时序部件的是_____A_____ ．多路选择器D C．加法器BA．计数器．译码器 ，”“5．下图是共阴极七段LED数码管显示译码器框图，若要显示字符10 。应为____C______则译码器输出a～g0011011 D．1100011 C． 1011011
数字逻辑电路期末考试卷及答案
- - 优质资料 期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷考试时间：110 分钟 XXXX 学院 ______________系级班 学号 题号 一 二 三 四 总分 得分 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。 A ．A B F =B ． C AB F += C ．C A AB F += D ．C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ．BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 得分 评卷人 装 订 线 内 请 勿 答 题
- 优 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 6. 与逻辑函数D C B A F +++=功能相等的表达式为___C_____。 A ．D C B A F +++=D C B A F +++= ．D C B A F ++= 7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。 A ． 500KHz B ．200KHz
数字逻辑电路试卷(附答案)
1．逻辑函数的两种标准形式分别为。 2．将2004个“1”异或起来得到的结果是（0）。 3．半导体存储器的结构主要包含三个部分，分别是（译码器）、（存储阵列）、（控制逻辑）。 4．A/D转换的四个过程是采样、保持、量化和（编码），其中采样脉冲的频率要求至少是模拟信号最高频率的（2）倍。 5．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（5/128）v；当输入为10001000，则输出电压为（5*136/128）v。 6．就逐次逼近型和双积分型两种A/D转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换精度高。 7．（61. 5)10 == (3D.8)16 = (10010001.1000)5421BCD； 8．已知某74ls00为2输入4与非门，I OL=22mA，I OH=2mA，I IL=2mA，I IH=40μA，则其低电平输出的扇出系数N OL=（11），其高电平输出的扇出系数N OH=（50）； 9．函数的最小项表达式为F=（4.5.7），最大项表达式为（0.1.2.3.6） 10. 根据对偶规则和反演规则，直接写出的对偶式和反函数， Fd =（)，=()； 11． 12．已知X=（-17），则X的8位二进制原码为（10001001），其8位二进制补码为（11110111）； 13．T' 触发器的次态方程是（Qn+1 = ~Qn）； 14．D触发器的次态方程是（）； 15．根据毛刺的不同极性，可以将逻辑险象分为0型险象和1型险象，对于一个逻辑表达式，若在给定其它变量适当的逻辑值后，出现F= （）的情形，则存在1型险象；
数字逻辑电路期末考试试卷及答案
期末考试试题（答案） 一、选择题（每小题2分，共20分） 1．八进制（273）8中，它的第三位数2 的位权为___B___。 A．(128)10B．(64)10C．(256)10 D．(8)10 2. 已知逻辑表达式C B C A AB F+ + =，与它功能相等的函数表达式 _____B____。 A．AB F=B．C AB F+ = C．C A AB F+ =D．C B AB F+ = 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A．原码B．ASCII码C．补码D．BCD码4．对于如图所示波形,其反映的逻辑关系是___B_____。 A．与关系B．异或关系C．同或关系D．无法判断 5．连续异或1985个1的结果是____B_____。 A．0B．1 C．不确定D．逻辑概念错误 6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 A．D C B A F+ + + =B．D C B A F+ + + = C．D C B A F=D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 B A F & ? F B A &
8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。 A． 500KHz B．200KHz C． 100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 10．下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为____C______。 A． 0100100 B．1100011 C． 1011011 D．0011011 二、填空题（每小题2分，共20分） 11.TTL电路的电源是__5__V，高电平1对应的电压范围是__2.4-5____V。 12.N 个输入端的二进制译码器，共有___N2____个输出端。对于每一组输入代码，有____1____个输出端是有效电平。 13.给36个字符编码，至少需要____6______位二进制数。 14.存储12位二进制信息需要___12____个触发器。
(整理)《数字逻辑电路》试题2.
一、选择题（每小题1.5分） 第一章： 1. 带符号位二进制数10011010的反码是（ ）。 A. 11100101 B. 10011010 C. 10011011 D. 11100110 2. 十进制数5对应的余3码是（ ）。 A. 0101 B. 1000 C. 1010 D. 1100 3. 二进制代码1011对应的格雷码是（ ）。 A. 1011 B. 1010 C. 1110 D. 0001 第二章： 1. 下列公式中哪一个是错误的？ （ ） A. A A 0=+ B. A A A =+ C. B A )B A ('+'='+ D. )C A )(B A (BC A ++=+ 2. 下列各式中哪个是三变量A 、B 、C 的最小项？ （ ） A. B A '' B. C B A +'+' C.ABC D. C B '+' 3. 下列函数中不等于A 的是（ ）。 A. A ＋1 B. A ＋A C. A ＋AB D. A （A ＋B ） 4. 在逻辑代数的加法运算中，1＋1＝（ ）。 A. 2 B. 1 C. 10 D. 0 5. A ⊕1＝（ ）。 A. A B. 1 C. A ' D. 0 6. 含有A 、B 、C 、D 四个逻辑变量的函数Y=A+B+D 中所含最小项的个数是（ ）。 A. 3 B. 8 C. 14 D. 16 7. 下列函数中等于AB 的是（ ）。 A. （A ＋1）B B. （A ＋B ）B C. A ＋AB D. A （AB ） 8. 为了将600份文件顺序编码，如果采用二进制代码，最少需要用（ ）位。 A. 3 B. 10 C. 1024 D. 600 9. 为了将600个运动员顺序编码，如果采用八进制代码，最少需要用（ ）位。 A. 3 B. 4 C. 10 D. 75 第三章：
数字电路组合逻辑电路设计实验报告
数字电路组合逻辑电路设 计实验报告 The Standardization Office was revised on the afternoon of December 13, 2020
实验三组合逻辑电路设计（含门电路功能测试）
一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测
出门电路的输出响应。动态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。
第20章习题2门电路和组合逻辑电路
20章 组合电路 20-0XX 选择与填空题 20-1XX 画简题 20-2XX 画图题 20-3XX 分析题 20-XX 设计题 十二、[共8分]两个输入端的与门、 或门和与非门的输入波形如图 12 所示， 试画出其输出信号的波形。 解： 设与门的输出为F 1， 或门的输出为F 2，与非门的输出为F 3，根据逻辑关系其输出波形如图所示。 20-0XX 选择与填空题 20-001试说明能否将与非门、或非门、异或门当做反相器使用？如果可以，其他输入端应如何连接？ 答案 与非门当反相器使用时，把多余输入端接高电平 或非门当反相器使用时，把多余输入端接低电平 异或门当反相器使用时，把多余输入端接高电平 20-002、试比较TTL 电路和CMOS 电路的优、缺点。 A B F 1F 2F 3 (a) (b)
答案 COMS 电路抗干扰能力强，速度快，静态损耗小，工作电压范围宽， 有取代TTL 门电路的趋势。 20-003简述二极管、三极管的开关条件。 答案 二极管：加正向电压导通，相当于开关闭合；反向电压截止，相当于 开关断开。三极管：U BE <0V 时，三极管可靠截止，相当于开关断开； i B 》I BS 时，三极管饱和，相当于开关闭合。 20-0004、同或运算关系，当两输入不相等时，其输出为1；异或运算关系，当两输入相等时，其输出为0； 20-0005、 若各门电路的输入均为A 和B ，且A=0，B=1；则与非门的输出为 _________,或非门的输出为___ ___,同或门的输出为__ __。 20-0006、逻辑代数中有3种基本运算： 、 和 。 A. 或非，与或，与或非 B. 与非，或非，与或非 C. 与非，或，与或 D. 与，或，非 20-0007、逻辑函数有四种表示方法，它们分别是（ ）、（ ）、（ ）和（ ）。 20-0008、将2004个“1”异或起来得到的结果是（ ）。 20-0009、是8421BCD 码的是（ ）。 A 、1010 B 、0101 C 、1100 D 、1101 2）、和逻辑式BC A A + 相等的是（ ）。 A 、ABC B 、1+B C C 、A D 、BC A + 3）、二输入端的或非门，其输入端为A 、B ，输出端为Y ,则其表达式 Y= （ ）。 A 、A B B 、AB C 、B A + D 、A+B 20-0010、若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。 A.5 B.6 C.10 D.50
《数字逻辑电路》期末考试试题
《数字逻辑电路》期末考试试题 一、单项选择题（本大题共15小题，每小题2分，共30分） 1．下列数中最小的数是 A ．(1000.1)2 B ．(10.3)8 C ． (8.3)10 D ．(8.3)16 2．与(77)8相等的8421BCD 码数是 A ．(01110111)85421BCD B ．(01100011)8421BCD C ．(10010011)8421BC D D ．(10010110)8421BCD 3．已知输入A 、B 和输出F 的波形如图1.1所示，由此判断F 与A 、B 的逻辑关系是 A ．或非 B ．异或 C ．与非 D ．同或 4．在下列电路中，能实现C AB F +=的电路是 5．函数C B A C B D C B A F ?+++=)(的反函数是 A ．[] C B A C B D C B A F +++++=))(( B ．[]C B A C B D C B A F +++++=))(( C ．[]C B A C D B C B A F ++++++= D ． [] C B A C B D C B A F +++++=)( 6．与函数AD D C C A F ++=相等的函数式是 A ．C A F = B ．D C F = C ．A D C F += D ．AD F = 7．已知函数C B A F ++=，问使函数0=F 的输入组合是 A B C A B C A B C D A B F 图1.1
A ．ABC=001 B ．ABC=110 C ．ABC=000 D ．ABC=010 8．逻辑项CD B A ，其逻辑相邻项的是 A ．BCD A B ．D B C A C ． D C AB D ．D C B A 9．逻辑函数D B A D AB D BC CD F +++=的最简与或式是 A ．F CD BD =+ B ．F CD BD =+ C ．F BD CD =+ D ．F BD CD =+ 10．逻辑函数C B C A F +?=，其约束条件为0=AB ，它的最简与或非式是 A ． F A C B C =+++ B ． F A C B C =+++ C ．F A C B C =+++ D ．F A C B C =+++ 11．函数∑= )15,13,12,9,8,7,5,1(F 的最简与或式是 A ．D A C B D C F ?++= B ． D B D C C A F ?++= C ．BD D C C A F ++= D ．AD C B D C F ++= 12．D 触发器置1，其激励端D 的取值为 A ．0=D B ．1=D C ．n Q D = D ．1 +=n Q D 13．T 触发器组成电路如图1.2所示，它完成的功能是 A ．T 触发器 B ．JK 触发器 C ．D 触发器 D ．RS 触发器 14．n 位DAC 电路的精度为 A ．121-n B ．12 1-n C ．n 2 D ．12-n 15．555定时电路当R d =0时，其输出状态为 A ．保持 B ．对输出无影响 C ．1 D ．0 二、填空题（本大题共5小题，每小题2分，共10分） 16．余3BCD 码0111表示的十进制数是 。 17、1⊕⊕=A A F = 。 A 图1.2
数字电子技术第四章组合逻辑电路
第四章组合逻辑电路 4.1概述 1、数字电路种类：逻辑电路根据输岀信号对输入信号响应的不同分为两类：一类是组合逻辑电路，简称组合电路;另一类是时序逻辑电路，简称时序电路。 2、组合逻辑电路定义：某一时刻电路的输出状态仅由该时刻电路的输入信号决定，而与该电路在此输入信号之前所具有的状态无关。从电路结构上来看，组合逻辑电路的输出端和输入端之间没有反馈回路。 3、电路结构框图 组合电路的一般电路结构如右图所示。可用如下表达式裏示： X n-P X n） 点. | i 1）电路由逻辑门构成，不含记忆元件. 2）输出卷反馈到输入的回路（不含反馈元 件）所以输出与电路原来状态无关时序电路（以 后祥细讨论）某一时刻电路的输岀状态不仅取决 于该时刻电路的输入信号,还与该电路在此输入 信号之前所具有的状态有关。组逻电合辑路 X千― n-1 X n 组合电路有两类问题：7?给定电路，分析其功能。
4.2组合逻辑电路的分析方法与设计方法 421组合电路的分析方法 一、分析步骤： 1、由已知的逻辑图，写出相应的逻辑函数式； 2、对函数式进行化简； 3、根据化简后的函数式列真值表； 4、找出其逻辑功能； 5、评价与改进。（评价给定的逻辑电路是否经济、合理。）设计步骤用框图表示如下:
A?B (A^)C i+AB C (A^B)C f +AB = (A^B)C i +AB 一位二进制加法器。 A 为被加数， B 为加数, C,为低位的进位数。 S 为本位之和， C 。是本位向高位的进 位数。 ? 真值表 A^B 0 0 7 0 1 1 0 0 0 0 0 0 0 0 1 0 0 1 0 1 s (A?B)C Z 0 0 1 0 1 0 0 1 1 0 0 1 0 1 A?B?C. AB T" 0 0 0 0 0 0 0 0 1 0 1 Co P 0 0
数字逻辑电路期末考试试卷及答案
请浏览后下载，资料供参考，期待您的好评与关注！ 期末考试试题（答案） 考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班 姓名 学号 题号 一 二 三 四 总分 得分 一、选择题（每小题2分，共20分） 1． 八进制（273）8中，它的第三位数2 的位权为___B___。 A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)10 2. 已知逻辑表达式C B C A AB F + +=， 与它功能相等的函数表达式_____B____。 A ．A B F = B ． C AB F += C ．C A AB F += D ． C B AB F += 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。 A ． 原码 B ．ASCII 码 C ． 补码 D ． BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。 A ．与关系 B ． 异或关系 C ．同或关系 D ．无法判断 5． 连续异或1985个1的结果是____B_____。 A ．0 B ．1 C ．不确定 D ．逻辑概念错误 得分 评卷人 装 订 线 内 请 勿 答 题
6. 与逻辑函数D C B A F+ + + =功能相等的表达式为___C_____。 D C B A F+ + + =B．D C B A F+ + + = D．D C B A F+ + = 7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。 8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为 _____D_____。 A． 500KHz B．200KHz C． 100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。 A．计数器B．译码器C．加法器D．多路选择器 装 请浏览后下载，资料供参考，期待您的好评与关注！
吉大11春学期数字逻辑电路复习题(专科_含答案)
吉大11春学期《数字逻辑电路》复习题 1、数制与编码 （-21）10 =（979 ）10补 （78.8）16=（ 120.05 ）10 （0.375）10=（ 0.011 ）2 （-395）10 =（ ）9补 （65634.21）8=（ 6B9C.44 ）16 （121.02）16=（10201.0012 ）4 （49）10 =（ 110001 ）2=（ 31 ）16 （-1011）2 =（ 10100 ）反码=（ 10101 ）补码 如果用奇校验传送的数据部分为0111001，则所加校验位应为（ 1 ）。 2、化简逻辑函数F （A 、B 、C 、D ）=∏M （0、2、5、7、8、10、1 3、15）。 答：ˉB ˉD+BD 3、说明同步时序逻辑电路的分析步骤。 ①、写出方程式 ⑤、画状态转换图 ②、写驱动方程 ⑥、画时序波形图 ③、写状态方程 ⑦、分析其功能 ④、填状态方程表 ⑧、检查自启动 4、说明什么是组合逻辑电路。 对于数字逻辑电路，当其任意时刻的稳定输出仅仅取决于该时刻的输入变量的取值，而与过去的输出状态无关，则称该电路为组合逻辑电路，简称组合电路。 5、说明什么是Moore 型时序逻辑电路。 若时序逻辑电路的输出仅仅是电路状态的函数，则称为Moore 型时序逻辑电路。 6、完成下列代码之间的转换： （1）（0101 1011 1101 0111.0111）8421BCD ＝（ 5997.7 ）10； （2）（359.25）10＝（ 0110 1000 1100.01011 ）余3； （3）（10101）余3＝（ 0111 0000 0110 0010 ）8421BCD 。 7、试写出下列二进制数的典型Gray 码：101010，10111011。 答：典型格雷码的编码规则为： 1n n i i i G B G B B +=??=⊕? 101010的Gray 码是：111111 10111011的Gray 码是：11100110 8、化简逻辑函数F （A 、B 、C 、D ）=∑m （3、4、10、11、12、13、14、15） 答：-A-BD+ABC+CD+AC
数字电路组合逻辑电路设计实验报告
实验三组合逻辑电路设计（含门电路功能测试）
一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测出门电路的输出响应。动
态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。 测试电路如图3-2所示。试验中A、B输入高、低电平，由数字电路实验箱中逻辑电平产生电路产生，输入F可直接插至逻辑电平只是电路的某一路进行显示。
仿真示意 2.门电路的动态逻辑功能测试 动态测试用于数字系统运行中逻辑功能的检查，测试时，电路输入串行数字信号，用示波器比较输入与输出信号波形，以此来确定电路的功能。实验时，与非门输入端A加一频率为