多数表决器的设计
数字逻辑课程实验报告
实验名称多路表决器的设计
实验人姓名颜建学
学号410109070321
班级4101090703
同组人姓名
实验时间2012/4/13
成绩
石家庄经济学院信工学院
一、实验内容
打开试验箱，连接上电源。将芯片74LS00和74LS20插好在实验板上。按如图一所示电路图。利用74LS00芯片将三个输入两两相与非，形成三个输出。再将三个输出连到74LS20芯片上。由于74LS20芯片为四个输入一个输出。没有的那个输入连在正极上。（注意芯片是否连接了电源）。然后按表决器真值表测试电路功能是否正确完整。
二、实验器件
．74LS00芯片1片
.74LS20芯片1片
三、实验原理
1.系统输入输出确定
2.表决器真值表如下：
A B C F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
3.逻辑函数表达式
F=AB+AC+BC
4.电路图如图一
（图一）
四、测试及分析
74LS00逻辑电路图和真值表如图二：
图表 2
74LS20逻辑电路图和真值表如图三：
图表 3
根据表决器真值表测试电路（高电平有效），当高电平输入大于或等于两个时，指示灯亮。反之，指示灯不亮。
所以说通过对实验结果进行的分析，其与理论结果一致。
五、总结
通过已知的逻辑电路图确定了所需的芯片。然后按照芯片功能，将输入依次连接进线路内。唯一困难的是不知道缺少的那个输入怎么办。在请教老师和分析电路逻辑之后，接上了正极（相当于高电平），对电路逻辑功能没有影响。在以后的实验中，要加强团队的合作，勤思多问，这样有利于更好地发现问题，解决问题。
五人表决器的数字电路课程设计
数字电路课程设计报告书 课题名称 五人表决器的设计 姓 名 **** 学 号 ******** 院、系、部 物理与电信工程系 专 业 电子信息工程 指导教师 ***** ***年 **月 **日 ※※※※※※※※※ ※※ ※※ ※ ※ ※※※※※※※※※ ****级电子信息工程专业电子技术课 程设计
一、设计任务及要求： 设计任务： ①设计一个五人表决器。 ②通过两种不同颜色的灯来代表表决是否通过 要求： ①学习使用芯片74HC138进行控制。 ②多数人同意则通过，少数人同意则被否决。 ③用红灯亮表通过，绿灯亮表否决。 指导教师签名： **** 年月日二、指导教师评语： 指导教师签名： ****年月日三、成绩 验收盖章 **** 年月日
五人表决器的设计 1 设计目的 （1）熟悉集成电路的引脚及安排。 （2）掌握各芯片的逻辑功能及控制方法。 （3）学习multisim11.0仿真。 2设计思路 （1）设计表决工作电路 （2）设计不同开关控制译码器 （3）设计输出显示电路 3 设计过程 3.1、方案论证 按键选择译码显示输出 图3.1 五人表决器的结构框图 1. 当按下开关时，代表同意赞成，开关没有按下去时，表示不赞成。评委按照自己的意愿投票，选择是否按下开关，即选择逻辑电位。 2. 对逻辑电位进行译码。 3. 对译码后芯片的输出进行显示。 3.2、系统原理 对于五人表决器，首先设五人分别为A B C D E 设Y为表决的结果。其中有三人或三人以上同意（同意用“1”表示，不同意用“0”表示）则红灯亮(红灯用“1”表示)，绿灯亮(绿灯用“0”表示)。 表3.1 5人表决器真值表 A B C D E Y A B C D E Y 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 1 1 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 1 0 1 0 1 0 1 1
数电课程设计五人表决器设计
数电部分 五人表决器设计 一、设计任务与要求 1．设计一个五人表决器，通过红绿两种不同颜色的灯来代表表决是否通过，并用数码管显示出同意的人数。 2．使用74HC138译码器芯片进行控制，按照少数服从多数的原则，多数人同意则通过，少数人同意则被否决。用绿灯亮表通过，红灯亮表示否决。 3．学会根据已学知识设计具有某一特定功能的电路，学会基本电路的组装与调试。 二、方案设计与论证 当按下开关时，代表同意赞成，开关没有按下去时，表示不赞成。评委按照自己的意愿投票，选择是否按下开关，即选择逻辑电位。对逻辑电位进行译码，对译码后芯片的输出进行显示。 对于五人表决器，首先设五人分别为A B C D E ，设Y为表决的结果。其中有三人或三人以上同意（同意用“1”表示，不同意用“0”表示）则绿灯亮 (绿灯用“1”表示)，红灯亮(红灯用“0”表示)。 五人表决器真值表
如果绿灯亮了，则表示表决通过，若红灯亮了，表示不通过。 三、单元电路设计与参数计算 芯片74HC138，是典型的集成译码器。它是3线-8线译码器，该译码器有3位二进制输入A B C,它们共有8种状态的组合，即可译出八个输出信号，输出为低电平有效。此外，还设置了3个使能端G1 G2A G2B，为电路的扩展提供了方便。 74HC138集成译码器功能表
U7 74HC138D_2V Y015Y114Y213Y312Y411Y510Y69Y7 7 A 1 B 2 C 3G16~G2A 4~G2B 5 74HC138外围引脚分布图 芯片74HC139，是双2线-4线译码器，它的输出也是低电平有效，符号匡内部的输入、输出变量表示其内部的逻辑关系。 74HC139 2-4线译码器真值表 U6A 74HC139DW_2V 1Y041Y151Y261Y3 7 1A 21B 3~1G 1
四人表决器课程设计
电子课程设计报告 题目：设计四人表决器 课程：电子技术课程设计 学生姓名： 学生学号： 1414020221 年级： 2014级 专业：电子信息工程 班级： 2班 指导教师：赵旺 电子工程学院制 2016年5月
设计四人表决器 学生：任春晖 指导教师：赵旺 电子工程学院电子信息工程 1设计的任务与要求 1.1课程设计的任务 1.综合应用数字电路知识设计一个四电路表决器。了解各种元器件的原理及其应用。 2.深入了解表决器的工作原理。 3.掌握multisim软件的操作并对设计进行仿真。 4.锻炼自己的动手能力和实际解决问题的能力。 5.通过本设计熟悉中规模集成电路进行时序电路和组合电路设计的方法，掌握四人表决器的设计方法。 1.2课程设计的要求 当输入端有三个或三个以上的高电平，出入端才为高电平（即灯亮，表决通过）。否则灯不亮（表决不通过）。 2四人表决器方案制定 2.1表决电路设计的原理 使用中、小规模集成电路来设计组合电路是最常见的逻辑电路设计方法。设计组合电路的一般步骤如图一所示。 图一组合逻辑电路设计流程图
根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。 2.2表决电路的设计方案 设计中我们设A、B、C、D为表决人，若它们中有三个或三个以上同意（即为高电平1），则表决结果通过（即表决结果F为高电平1），否则表决不通过（即F为低电平0）。 ①根据步骤一中所述作出真值表： 表1 真值表
多数表决器的设计
数字逻辑课程实验报告 实验名称多路表决器的设计 实验人姓名颜建学 学号410109070321 班级4101090703 同组人姓名 实验时间2012/4/13 成绩 石家庄经济学院信工学院
一、实验内容 打开试验箱，连接上电源。将芯片74LS00和74LS20插好在实验板上。按如图一所示电路图。利用74LS00芯片将三个输入两两相与非，形成三个输出。再将三个输出连到74LS20芯片上。由于74LS20芯片为四个输入一个输出。没有的那个输入连在正极上。（注意芯片是否连接了电源）。然后按表决器真值表测试电路功能是否正确完整。 二、实验器件 ．74LS00芯片1片 .74LS20芯片1片 三、实验原理 1.系统输入输出确定 2.表决器真值表如下： A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 3.逻辑函数表达式 F=AB+AC+BC 4.电路图如图一 （图一） 四、测试及分析 74LS00逻辑电路图和真值表如图二：
图表 2 74LS20逻辑电路图和真值表如图三： 图表 3 根据表决器真值表测试电路（高电平有效），当高电平输入大于或等于两个时，指示灯亮。反之，指示灯不亮。 所以说通过对实验结果进行的分析，其与理论结果一致。 五、总结 通过已知的逻辑电路图确定了所需的芯片。然后按照芯片功能，将输入依次连接进线路内。唯一困难的是不知道缺少的那个输入怎么办。在请教老师和分析电路逻辑之后，接上了正极（相当于高电平），对电路逻辑功能没有影响。在以后的实验中，要加强团队的合作，勤思多问，这样有利于更好地发现问题，解决问题。
五人表决器设计
一、设计任务及要求： 设计任务： ①设计一个五人表决器。 ②通过两种不同颜色的灯来代表表决是否通过 要求： ①学习使用芯片74HC138进行控制。 ②多数人同意则通过，少数人同意则被否决。 ③用红灯亮表通过，绿灯亮表否决。 指导教师签名： **** 年月日二、指导教师评语： 指导教师签名： ****年月日三、成绩 验收盖章 **** 年月日
五人表决器的设计 1 设计目的 （1）熟悉集成电路的引脚及安排。 （2）掌握各芯片的逻辑功能及控制方法。 （3）学习multisim11.0仿真。 2设计思路 （1）设计表决工作电路 （2）设计不同开关控制译码器 （3）设计输出显示电路 3 设计过程 3.1、方案论证 按键选择译码显示输出 图3.1 五人表决器的结构框图 1. 当按下开关时，代表同意赞成，开关没有按下去时，表示不赞成。评委按照自己的意愿投票，选择是否按下开关，即选择逻辑电位。 2. 对逻辑电位进行译码。 3. 对译码后芯片的输出进行显示。 3.2、系统原理 对于五人表决器，首先设五人分别为A B C D E 设Y为表决的结果。其中有三人或三人以上同意（同意用“1”表示，不同意用“0”表示）则红灯亮(红灯用“1”表示)，绿灯亮(绿灯用“0”表示)。 表3.1 5人表决器真值表 A B C D E Y A B C D E Y 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 1 1
0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 0 1 1 0 1 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 0 0 0 1 1 0 0 0 0 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 0 1 1 1 0 1 1 0 0 0 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 如果红灯亮了，则表示表决通过，若绿灯亮了，表示不通过。下面介绍系统所涉及的重要芯片。 3.3、主要元件介绍 芯片74HC138，是典型的集成译码器。它是3线-8线译码器，该译码器有3位二进制输入A B C,它们共有8种状态的组合，即可译出八个输出信号，输出为低电平有效。此外，还设置了3个使能端G1 G2A G2B，为电路的扩展提供了方便。 表3.2 74HC138集成译码器功能表 输入输出 G1G2A 非G2B 非 C B A Y0 非 Y1 非 Y2 非 Y3 非 Y4 非 Y5 非 Y6 非 Y7 非 * H * * * * H H H H H H H H * * H * * * H H H H H H H H L * * * * * H H H H H H H H H L L L L L L H H H H H H H H L L L L H H L H H H H H H H L L L H L H H L H H H H H H L L L H H H H H L H H H H H L L H L L H H H H L H H H H L L H L H H H H H H L H H H L L H H L H H H H H H L H H L L H H H H H H H H H H L
五人表决器的设计说明
《数字与逻辑电路基础》课程设计 ——五人表决器的设计 姓名： 学号：2015 学院：自动 任课教师：
目录................................................................... (2) 引言 (3) 摘要.............................................. 错误!未定义书签。实验设计原理...................................... 错误!未定义书签。实验步骤.......................................... 错误!未定义书签。真值表 (4) 卡诺图 (5) 电路图 (7) Multisim仿真截图 (8) 电路设计总结 (8)
引言： 现在火热的综艺节目都会请一些评委为参赛选手进行通过与否进行评判，最后给出通过与否的结果。而评委进行表决时，都会有不同结果，此时，就需要一个多人表决器，而本次设计是为五人表决结果的输出，解决了对每一位评委结果的分析，直接给出最终通过与否 的结果。 摘要： 74HC153芯片是两个四选一数选器共用两个地址码，两个四选一输出端分别输出，两个使能端分别控制，且为低电平有效。由于只有两个地址输入端，则需要构造第三个地址输入端，两四选一数选器分 区工作。 实验设计原理分析： 先用扩展法将74HC153设计构成三输入八选一数据选择器，再利用降维法实现五变量到三变量，最后加上适当的基础门电路即可实现五人多路表决器。最后用Multisim进行仿真实验。
实验步骤如下： 一.列出5人表决结果真值表。
五人多数表决器VHDL
五人多数表决器的VHDL设计 1 设计要求 （1）五人多数表决逻辑：多数通过； （2 ）在主持人控制下，10秒内表决有效； （3）设主持人控制键，复位键： 控制键：启动表决； 复位键：系统复位。 2 设计说明 在脉冲作用下，使用减法计数器，在初值为10秒的时候，主持人按控制键启动表决后，开始计时。每来一个脉冲计数器就减少1。一直这样下去，直到计数器变为0。计数器为0时投票无效。最后统计投票人数通过同意人数决定表决结果，当投票人不小于3人时，投票通过。在主持人按下复位键时，计数回到10，重新进行减法计数器。直到为0。 3 设计结果 3.1 电路原理图 图1 原理图 3.2 信号表 voter：一维数组voter用来表示五位表决者； pass：表决最终是否通过（‘1’为“通过”，‘0’为“未通过”）；
total：表决通过的人数； count：用来显示倒计时； reset：主持人复位键，用来系统复位； start：主持人控制键，用来启动表决； clk：系统时钟; 图2 信号图 3.3 仿真结果 当处于复位状态时，外界的输入对结果没有影响。故时间仍为10秒，输出统计人数为0。仿真波形如图3所示。 图3 复位时的模拟结果 在非复位状态下，主持人按下开始键。表决开始。在没有人投票的情况下。时间变为0。表决结束。仿真波形如图4所示。
图4 无人赞成时的模拟结果 在非复位状态下，主持人按下开始键。表决开始。当超出表决时间时才进行表决，此表决无效。仿真波形如图5所示。 图5 规定时间外的模拟结果 在非复位状态下，主持人按下开始键。表决开始。在规定时间内只有两人赞同，仿真波形如图6所示。 图6 两人赞成时的结果
七人表决器实验报告
竭诚为您提供优质文档/双击可除七人表决器实验报告 篇一：哈工大电工学新技术实践实验报告-7人表决器 总成绩： 一、设计任务 1、有七人参与表决，显示赞同者个数。 2当赞同者达到及超过4人时，绿灯显示表示通过。 二、设计条件 本设计基于软件multisim10.0.1进行仿真，在电机楼实验室20XX5进行验证。 三、设计要求 1、熟悉74Ls161，74Ls151，数码管的工作原理。 2、设计相应的电路图，标注元件参数，并进行仿真验证。 四、设计内容 1.电路原理图（含管脚接线）电路原理图如图1所示 图1电路原理图 2.计算与仿真分析
仿真结果如图2、3、4所示 图2仿真结果 图4仿真结果 4.调试流程 调试流程如图5所示 图5调试流程 5.设计和使用说明 74Ls151芯片为互补输出的8选1数据选择器，引脚排列如图6所示，功能见表1。选择控制端（地址端）为c～A，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Y，g为使能端，低电平有效。 （1）使能端g＝1时，不论c～A状态如何，均无输出（Y＝0，w＝1），多路开关被禁止。 （2）使能端g＝0时，多路开关正常工作，根据地址码c、b、A的状态选择D0～D7中某一个通道的数据输送到输出端Y。如：cbA＝000，则选择D0数据到输出端，即Y＝D0。如：cbA＝001，则选择D1数据到输出端,即Y＝D1，其余类推。 图674Ls151引脚排列 表174Ls151功能表 74Ls161功能： （1）异步置“0”功能：接好电源和地，将清除端接低
电平无论其他各输入端的状态如何，测试计数器的输出端，如果操作无误Q3~Q0均为0。 （2）预置数功能：将清除端接高电平，预置控制端接低电平，数据输入端D3~D0置0011，在cp的上升沿作用后，测试输出端Q3~Q0的电平。如果操作准确，D3~D0的数据为0011，说明D3~D0的数据已预置到Q3~Q0端。 （3）计数和进位功能：将LD、cr、ceT、cep端均接高电平，cLK端输入单脉冲，记录输出端状态。如果操作准确，每输入一个cp 脉冲，计数器就进行一 篇二：课程设计报告---七人表决器设计 电子综合设计 题目 学院 专业 班级学生姓名指导教师 七人抢答器设计计信学院电子信息工程 20XX年6月18日 一、设计原理 所谓表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。七人表决器顾名思义就是由七个人
三人表决器实验
三人表决器实验 我们实验采取3种输入方式:原理图方式,VHDL方式,VerilogHDL.你可以只看一种.下面我分别一一介绍 三人表决器的功能描述 三个人分别用手指拨动开关SW1、SW2、SW3来表示自己的意愿，如果对某决议同意，各人就把自己的指拨开关拨到高电平（上方），不同意就把自己的指拨开关拨到低电平（下方）。表决结果用LED（高电平亮）显示，如果决议通过那么实验板上L2（黄灯）亮；如果不通过那么实验板上L1（红灯）亮；如果对某个决议有任意二到三人同意，那么此决议通过，L2亮；如果对某个决议只有一个人或没人同意，那么此决议不通过，L1亮。 采用原理图设计三人表决器 我们根据三人表决器的直值表，可以通过卡诺图化简可以得到： L2=SW1SW2+SW1SW3+SW2SW3 L1=_L2 那么我们可以在MAX+plusII中用原理图实现上面的三人表决器 ~ 下面仅把和VHDL不同的详细写下，相同或基本相同的就一带而过： （1）打开MAX+plusII （2）新建一个图形文件：File菜单>new 新建文件时选择Graphic Editor file
点OK （3）输入设计文件 我们现在在图形文件中输入电路，我们这个电路需要AND2、OR3、NOT三个逻辑门电路和输入输出端，你可以 Symbol ->Enter Symbol（或者双击空白处） 弹出窗口： %
在Symbol Name中输入and2，点OK 同样可以加入or3、input、output、not 对input、output，鼠标左键双击PIN_NAME，那么PIN_NAME被选中，并且变黑，然后输入你要改的名字，如SW1 把元件拖动到合适位置，将光标放到元件的引线出，可以发现光标变为十字星，此时摁住左键就可以进行连线。
七人表决器课程设计报告
课程设计 课程名称硬件描述语言与EDA技术 题目名称硬件描述语言与EDA技术实践学生学院材料与能源 专业班级 11微电子学(1)班 学号 学生姓名 指导教师 2014年6月27日
广东工业大学课程设计任务书 题目名称硬件描述语言与EDA技术实践 学生学院材料与能源学院 专业班级11微电子学(1)班 姓名 学号 一、课程设计的内容与要求 1.系统功能分析，分模块层次化设计； 2.实现系统功能的方案设计； 3.编写各功能模块VHDL语言程序； 4.对各功能模块进行编译、综合、仿真和验证； 5.顶层文件设计，可用VHDL语言设计，也可以用原理图设计； 6.整个系统进行编译、综合、仿真和验证； 7.在CPLD/FPGA实验开发系统试验箱上进行硬件验证； 8.按所布置的题目要求，每一位学生独立完成全过程。 二、课程设计应完成的工作 1.所要求设计内容的全部工作； 2.按设计指导书要求提交一份报告书； 3.提交电子版的设计全部内容：工程目录文件夹中的全部内容，报告书
三、课程设计进程安排 序号设计各阶段内容地点起止日期 1 布置设计题目和要求；收集相关资料。工3－317或宿舍 6.23 2 方案分析与确定；编写VHDL源程序。工3－317或宿舍 6.24 3 编写VHDL源程序；编译、综合、仿真、 定时分析、适配。 工3－317或宿舍 6.25 4 下载和硬件验证；验收。工3－317 6.26 5 下载和硬件验证；验收；撰写报告工3－317 6.27 6 7 8 四、应收集的资料及主要参考文献 1.陈先朝，硬件描述语言与EDA技术实践指导书，2014年3月 2.曹昕燕等编著，EDA技术实验与课程设计，清华大学出版社，2006年5 月 3.刘欲晓等编著，EDA技术与VHDL电路开发应用实践，电子工业出版社， 2009年4月 4.刘昌华等编著，数字逻辑EDA设计与实践：MAX+plusⅡ与QuartusⅡ双 剑合璧，国防工业出版社，2009年 5.刘江海主编，EDA技术课程设计，华中科技大学出版社，2009年1月 发出任务书日期： 2014年6月 23日指导教师签名： 计划完成日期： 2014年6月 27日基层教学单位责任人签章： 主管院长签章：
四人表决器电路设计
名称：综合训练项目一题目：四人表决器电路设计 专业： 班级： 姓名： 学号： 辽宁工程技术大学 《数字电子技术》 综合训练项目一成绩评定表
《综合训练项目一》任务书 一、综合训练题目 四人表决器电路设计 二、目的和要求 1、目的：会运用不同类型门电路或中、小规模集成电路，设计简单组合电路，学习仿真软件应用，学习word文档制作。 2、要求：设计一个四人表决器，按少数服从多数规则，三人或三人以上同意，则通过。利用绿、红两种颜色灯代表是否通过，并用数码管显示同意人数；用门电路或中规模集成电路译码器、数选器、加法器等完成控制任务；有研究方案比较，能够应用相关仿真软件绘制逻辑图，用仿真软件验证电路功能。 成果形式：每小组提交综合训练报告一份；现场或视频答辩；有能力的同学制作实物。 上交时间：在讲授完第四章中的组合电路设计知识点后的一周之内提交。 三、训练计划 项目综合训练课下1周，课上1节。 第1天：针对选题查资料，确定整体设计方案； 第2～3天：学习Multisim仿真软件，熟悉Visio绘图软件。 第4～5天：论证电路设计，利用仿真软件仿真设计电路，观察能否达到设计要求；； 第6～7天：按格式要求编写整理设计报告。 四、设计要求 1. 每名同学按照自己分配的任务要求完成训练。 2. 绘图统一采用Visio2010。 指导教师： 日期：2017 年月 日
四人表决器在我们生活中应用非常广泛，比如表决等。掌握四人表决器的工作原理，对我们理解和掌握表决器具有重要意义。 本次的课程设计就是利用数字电子技术的知识做一个四人表决器。在mulitisim软件中，利用集成电路，通过四片74LS183和一片74LS48芯片连接到LED数码管上，一个显示赞成人数；再通过与门和非门，实现通过与否的判决。经过仿真，符合四人表决的功能。 关键词：四人表决器；74LS183；74LS84；LED数码管
基于Multisim的五人表决器设计
摘要：本次课程设计的目的是作出一个五人表决器,要求能实现五人表决器的基本功能。采用了组合电路的设计方法,首先根据表决器的功能写出真值表,得出输出的表达式,再根据卡诺图,得到最简的表达式。然后使用Multisim设计出原理图,仿真能得到正确的结果。 关键词：五人表决器、74LS283N、7485N、译码显示、表决 一、设计目的： （1）、熟悉集成电路的引脚安排。 （2）、掌握Multisim的基本用法。 （3）、掌握74LS283N、7485N等芯片的逻辑功能和译码显示器的使用方法。 （4）、熟悉五人表决器的组成和工作原理。 （5）、熟悉五人表决器的设计。 二、设计思路： （1）、设计表决器的工作电路。 （2）、设计输入电路。 （3）、设计清零电路。 （4）、设计显示输出电路。 三、设计过程： 3.1 整体设计思路 本次设计的五人表决器根据其实现的功能要求，大概可以分为四大方面：一是5人的按键选择；二是74LS283芯片，对输入电平进行全加；三是7485N芯片，对其进行比较；四是译码显示器对逻辑运算后的结果进行输出显示，完成五人表决器的功能。 根据以上的整体设计思路，五人表决器可以利用以下方框图，作形象的展现。其总体方框图如图1：
——— ——— 图1 五人表决器框图 结合以上框图，综述如下： 第一步：按键选择。五人评委根据意愿按下按键，即输入逻辑电位。 第二步：全加。有关芯片对所输进的逻辑电位，进行译码。 第三步：逻辑运算。对译码后芯片的输出进行逻辑运算。 第四步：显示输出。将运算结果通过译码显示器输出，显示表决结果。 3.2 各部分的具体电路设计 1、按键选择部分的电路设计 五人多数表决，只要在规定时间内，赞成人数大于或等于三，则表决通过。因此，只需将每位表决人的结果相加，判断结果值，然后再将结果值显示出来既可以得到 设五个开关作为表决器的五个输入变量，输入变量为逻辑“1”时，表示表决者“赞成”；输入变量为“0”时，表示表决者“不赞成”。输出逻辑“1”时，表示表决“通过”；输出逻辑“0”时，表示表决“不通过”。当表决器的五个输入变量中有3个以上（含3个）为“1”时。则表决器输出为“1”；否则为“0”。 2、全加部分的电路设计 A．74LS283N的引脚、功能、参数、真值表 （1）、74LS283N为四位二进制超前进位全加器，可进行两个四位二进制数的加法运算，每位有和输出Σ1~Σ4，进位由第四位得到C4。
四人表决器电路设计资料
{ 名称：综合训练项目一题目：四人表决器电路设计 ? 专业： 班级： 姓名： 学号： ` 辽宁工程技术大学 《数字电子技术》 * 综合训练项目一成绩评定表
《综合训练项目一》任务书 一、综合训练题目 四人表决器电路设计 二、目的和要求 1、目的：会运用不同类型门电路或中、小规模集成电路，设计简单组合电路，学习仿真软件应用，学习word文档制作。 2、要求：设计一个四人表决器，按少数服从多数规则，三人或三人以上同意，则通过。利用绿、红两种颜色灯代表是否通过，并用数码管显示同意人数；用门电路或中规模集成电路译码器、数选器、加法器等完成控制任务；有研究方案比较，能够应用相关仿真软件绘制逻辑图，用仿真软件验证电路功能。 成果形式：每小组提交综合训练报告一份；现场或视频答辩；有能力的同学制作实物。 上交时间：在讲授完第四章中的组合电路设计知识点后的一周之内提交。 三、训练计划 项目综合训练课下1周，课上1节。 第1天：针对选题查资料，确定整体设计方案； 第2～3天：学习Multisim仿真软件，熟悉Visio绘图软件。 第4～5天：论证电路设计，利用仿真软件仿真设计电路，观察能否达到设计要求；； 第6～7天：按格式要求编写整理设计报告。 四、设计要求 1. 每名同学按照自己分配的任务要求完成训练。 2. 绘图统一采用Visio2010。 指导教师： 日期：2017 年月 日
四人表决器在我们生活中应用非常广泛，比如表决等。掌握四人表决器的工作原理，对我们理解和掌握表决器具有重要意义。 本次的课程设计就是利用数字电子技术的知识做一个四人表决器。在mulitisim软件中，利用集成电路，通过四片74LS183和一片74LS48芯片连接到LED数码管上，一个显示赞成人数；再通过与门和非门，实现通过与否的判决。经过仿真，符合四人表决的功能。 关键词：四人表决器；74LS183；74LS84；LED数码管
三人表决器设计
西安电子科技大学 《数字电子技术》课程设计 题目三人表决器设计 学生姓名 专业班级通信工程 学号2011 院（系）信息工程学院 指导教师邓国辉 完成时间 2013年11月29日 手机号码
目录 1课程设计的目的 (1) 2课程设计的任务与要求 (1) 3设计方案与论证 (2) 3.2 表决方案的选择 (2) 3.3显示方案的选择 (3) 4设计原理及功能说明 (3) 4.1 三人表决器的原理框图 (3) 4.2 三人表决器基本原理图 (3) 5单元电路的设计 (4) 5.1 触发电路设计 (4) 5.2 表决电路设计 (5) 5.3 计数部分电路设计 (6) 6硬件的制作与调试 (7) 6.1 硬件的制作 (7) 6.2 硬件的调试 (8) 7总结 (8) 参考文献 (10)
附录1：总体电路原理图 (11) 附录2：元器件清单 (12)
1课程设计的目的 1、记住逻辑代数的基本定律和常用公式； 2、会用公式法和卡诺图法化简逻辑函数； 3、会识别、选购常用电路元、器件，掌握常用电路元器件的检测方法； 4、掌握逻辑门电路的逻辑功能与主要参数的测试和使用方法； 5、能合理利用门电路设计表决器； 6、能熟练掌握电路原理，及时调试和排除故障。 2课程设计的任务与要求 1、熟悉各集成逻辑元件的性能和设置元件的参数。 2、对电路图的原理进行分析，并对原理图进行改良，用仿真软件进行仿真调试，弄清楚电路的工作原理。 3、元件安装符合工艺要求，既考虑其性能又应美观整齐。焊接元件要注意焊点的圆润。 4、对元件的性能进行评估和替换、用性能和使用范围更好，更常用的元件进行替换，使自己实际的元件更接近实际使用。 5、学习数字逻辑电路的设计方法。 6、熟知74ls74、74ls08、74HC4075、74ls373各引脚的功能及内部结构。 7、学会使用各集成芯片组成逻辑电路。 8、学会真值表与逻辑表达式及的转换，能根据化简后的逻辑表达式画出逻辑电路。 9、完成“三人表决器”的逻辑设计，及组合电路的设计。
七人表决器的设计
硬 件 课 程 设 计 课题名称：七人多数表决电路的设计
七人多数表决电路的设计 课题： 题目：七人多数表决电路的设计 要求：用VHDL文本输入法设计一个7人多数表决电路 难度：10分 摘要： 所谓表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。 七人表决器顾名思义就是由七个人来投票，当同意的票数大于或者等于4人时，则认为同意；反之，当否决的票数大于或者等于4人时，则认为不同意。实验中用7个拨挡开关来表示七个人，当对应的拨挡开关输入为‘1’时，表示此人同意；否则若拨挡开关输入为‘0’时，则表示此人反对。表决的结果用一个LED灯表示，若表决的结果为同意，则LED灯亮；否则，如果表决的结果为反对，则LED不会亮。 关键词： 七人，多数，表决器，全加器，半加器。 设计要求 (1)根据设计要求，绘制出电路状态转换图，实现七人四票制表决。 (2)根据电路状态转换图，用门电路设计出七人表决器。 (3)运用半加器，全加器，实现表决器的设计。 (4)逻辑设计要求：用七个开关作为表决器的七个输入变量，逻辑“1”时表示“赞同”，逻辑“0”时表示“不赞同”，用发光二极管作为输出指令，输出逻辑“1”表示“通过”；输出逻辑“0”时表示“不通过”。当表决器的七个输入变量中的4个以上(包含4个)为“1”时，则表决器输出为“1”；否则为“0”。 设计步骤： 表决结果与多数人意见相同。 设A1,A1,A2,A3,A4,A5,A6,A7为七个人（输入逻辑变量），赞成为1，不赞成为0；
green和red为表决结果（输出逻辑变量），多数赞成green为1，red为0，否则，green为0，red为1，. 其真值表如表（1）所示。 (1)电路状态转换图： 表（1） 从真值表发现，A1 A2 A3 A4 A5 A6 A7中有四个或四个以上表示赞同，则绿灯亮，否则红灯亮。 根据电路状态转换图设计电路，用一个半加器实现设计一个全加器，运用4个全加器实现七人表决器的设计。 (2)半加器电路设计：
五人表决器的数字电路课程设计
数字电路课程设计报告书 课题名称五人表决器的设计 姓名陈泽 学号******** 院、系、部物理与电信工程系 专业电子信息工程 指导教师***** ***年 **月 **日
一、设计任务及要求： 设计任务： ①设计一个五人表决器。 ②通过两种不同颜色的灯来代表表决是否通过 要求： ①学习使用芯片74HC138进行控制。 ②多数人同意则通过，少数人同意则被否决。 ③用红灯亮表通过，绿灯亮表否决。 指导教师签名： **** 年月日二、指导教师评语： 指导教师签名： ****年月日三、成绩 验收盖章 **** 年月日
五人表决器的设计 1 设计目的 （1）熟悉集成电路的引脚及安排。 （2）掌握各芯片的逻辑功能及控制方法。 （3）学习multisim11.0仿真。 2设计思路 （1）设计表决工作电路 （2）设计不同开关控制译码器 （3）设计输出显示电路 3 设计过程 3.1、方案论证 按键选择译码显示输出 图3.1 五人表决器的结构框图 1. 当按下开关时，代表同意赞成，开关没有按下去时，表示不赞成。评委按照自己的意愿投票，选择是否按下开关，即选择逻辑电位。 2. 对逻辑电位进行译码。 3. 对译码后芯片的输出进行显示。 3.2、系统原理 对于五人表决器，首先设五人分别为A B C D E 设Y为表决的结果。其中有三人或三人以上同意（同意用“1”表示，不同意用“0”表示）则红灯亮(红灯用“1”表示)，绿灯亮(绿灯用“0”表示)。 表3.1 5人表决器真值表 A B C D E Y A B C D E Y 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 1 1 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 1 0 1 0 1 0 1 1
五人人表决器 数字电路
Guangxi University of Science and Technology 数字电子技术基础课程设计 课程名称：数字电子技术 课题名称：5人表决器 姓名：庞兴文 学号：201200402009 院系：计算机学院通信工程专业 专业班级：通信121 指导教师：张雅兰 完成日期：2014年7月10日
目录 一．设计任务 (3) 二．设计要求 (3) 三．设计目的 (3) 四．设计思路 (4) 五．设计过程 (4) 六．设计体会 (10)
一、设计任务 ①设计一个五人表决器。 ②通过灯亮来代表表决是否通过 二、设计要求 ①学习使用八选一数据选择器芯片74LS151进行控制。 ②当有三个或三个以上的人同意则通过，少于三个同意则被否决。 ③用红灯表示五人中亮灯的情况，用绿灯亮表示通过。
三、设计目的 本课程设计是在前导验证性认知实验基础上，进行更高层次的命题设计实验，要求学生在教师指导下独立查阅资料、设计、安装和调试特定功能的电子电路。培养学生利用模拟、数字电路知识，解决电子线路中常见实际问题的能力，使学生积累实际电子制作经验，目的在于巩固基础、注重设计、培养技能、追求创新、走向实用用已学过的知识和对数字电子技术的基本理论，基本概念，基本方法和单元电路，逻辑部件的深入认识，而拓宽思路，扩大视野，进一步巩固，扩充所学知识，提高分析问题和解决问题的能力。（1）熟悉集成电路的引脚及安排。 （2）掌握各芯片的逻辑功能及控制方法。 （3）学习multisim11.0仿真。 （4）学习Altium designer软件 四、设计思路 （1）设计表决工作电路 （2）设计不同开关控制数据选择器 （3）设计输出显示电路
基于VerilogHDL的表决器的设计
学生课程实验报告书 12 级电通系 通信工程专业 03 班 学号 312890 姓名 2014--2015学年第 2 学期 实验项目：基于Verilog HDL的表决器的设计 实验时间： 2015.6.07 实验目的： 1、熟悉Verilog HDL的编程。 2、熟悉七人表决器的工作原理。 3、进一步了解实验系统的硬件结构。 实验原理： 所谓表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。 七人表决器顾名思义就是由七个人来投票，当同意的票数大于或者等于4时，则认为同意；反之，当否决的票数大于或者等于4时，则认为不同意。实验中用7个按键开关来表示七个人，当对应的按键开关输入为‘1’时，表示此人同意；否则若按键开关输入为‘0’，则表示此人反对。表决的结果用一个LED表示，若表决的结果为同意，则LED被点亮；否则，如果表决的结果为反对，则LED不会被点亮。同时，数码管上显示通过的票数。 实验内容： 本实验就是利用实验系统中的按键开关模块和LED模块以及数码管模块来实现一个简单的七人表决器的功能。按键开关模块中的键1～键7表示七个人，当按键开关输入为‘1’时，表示对应的人投同意票，否则当按键开关输入为‘0’时，表示对应的人投反对票；LED 模块中D1表示七人表决的结果，当LED1点亮时，表示此行为通过表决；否则当LED1熄灭时，表示此行为未通过表决。同时通过的票数在数码管上显示出来。 实验步骤：原理图步骤与实验一相同 模式选择键”：按动该键能使实验板产生12种不同的实验电路结构。本次实验的模式选择到“5”（红色数码管上显示）。 用下载电缆通过JTAG口将对应的sof文件加载到FPGA中。观察实验结果是否与自己的编程思想一致
三人表决器电路的设计与安装
电子产品制作与调试 实验报告 报告名称：三人表决器电路的设计与安装专业班级：光伏121 姓名：陈志坚 学号：20120160 指导教师：舒为清 江西工业工程职业技术学院电工电子实训中心
一、实验目的 正确理解数字电路的要求，能知道与门、或门、非门的含义；做到了解要用到的每个芯片是什么门集成电路以及芯片的各个引脚都具有哪些功能，我们可以去图书馆查阅书籍也可上网去阅读相关的网页资料。做到能真正了解数字电路的构造原理，这样我们才可以更好地焊好我们想要实现的功能产品以及学好有关数字电路方面的知识。 二、实验要求 1)判断正确的引脚位置； 2)理解数字电路的原理，掌握操作步骤，能正确安装所选定的电路； 3)掌握测试仪表仪器检测原件的使用及调整； 4)会根据测试结果分析故障产生的原因； 5)会利用原理图纸，判断具体故障的原因； 6)会根据自己所仿真的电路原理图画出实物装配图。 三、实验所需元件清单如下表所示： 序号种类名称规格型号数量 1 U1 芯片74LS00 1 2 U2 芯片74LS10 1 3 R1、R2、R3 电阻1KΩ 3 4 R4 电阻300Ω 1 5 S1、S2、S3 按钮普通 3 6 LED 发光二极管单色发光二级管 1 四、实验产品所需主要芯片介绍 74LS00芯片是常用的具有四组2输入端的与非门集成电路， 74LS10芯片是常用的具有三组3输入端的与非门集成电路，他们的作用都是实现一个与非门。其引脚排列分别如下图所示。
74LS00管脚排列图 74LS10管脚排列图 五、三人表决器逻辑电路设计 5.1、设计要求：当A、B、C三人表决某个提案时，两人或两人以上同意，提案通过，否则提案不通过。用与非门实现电路。 设A、B、C三个人为输入变量，同意提案时用输入1表示，不同意时用输入0表示；表决结果Y为输出变量，提案通过用输出1表示，提案不通过用输出0表示。由此可列出真值表，如下表所示。
三人表决器电路的设计与安装
三人表决器电路的设计与安装
一、实验目的 正确理解数字电路的要求，能知道与门、或门、非门的含义；做到了解要用到的每个芯片是什么门集成电路以及芯片的各个引脚都具有哪些功能，我们可以去图书馆查阅书籍也可上网去阅读相关的网页资料。做到能真正了解数字电路的构造原理，这样我们才可以更好地焊好我们想要实现的功能产品以及学好有关数字电路方面的知识。 二、实验要求 1)判断正确的引脚位置； 2)理解数字电路的原理，掌握操作步骤，能正确安装所选定的电路； 3)掌握测试仪表仪器检测原件的使用及调整； 4)会根据测试结果分析故障产生的原因； 5)会利用原理图纸，判断具体故障的原因； 6)会根据自己所仿真的电路原理图画出实物装配图。 三、实验所需元件清单如下表所示： 四、实验产品所需主要芯片介绍 74LS00芯片是常用的具有四组2输入端的与非门集成电路， 74LS10芯片是常用的具有三组3输入端的与非门集成电路，他们的作用都是实现一个与非门。其引脚排列分别如下图所示。
74LS00管脚排列图 74LS10管脚排列图 五、三人表决器逻辑电路设计 5.1、设计要求：当A、B、C三人表决某个提案时，两人或两人以上同意，提案通过，否则提案不通过。用与非门实现电路。 设A、B、C三个人为输入变量，同意提案时用输入1表示，不同意时用输入0表示；表决结果Y为输出变量，提案通过用输出1表示，提案不通过用输出0表示。由此可列出真值表，如下表所示。
根据真值表，我们可以写出输出函数的与或表达式,即： ABC C AB C B A BC A Y +++= 对上式进行化简，得：BC AC AB Y ++= 将上式变换成与非表达式为:BC AC AB Y ??= 故，根据输出逻辑表达式，我们可以画出逻辑图为： 5.2、三人表决器电路原理图（仿真图） 我们用发光二极管的状态来表示表决结果通过与否，当发光二级管点亮表示表决结果通过，熄灭表示表决结果不通过。三人A 、B 、C 的表决情况用按钮来实现，按下按钮表示同意，不按表示不同意。 根据上述说明，结合前面的逻辑电路，可得到三人表决器的原理图（仿真图）为: 输入变量 输出变量 A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1
七人表决器设计设计报告
七人表决器设计 一.设计要求 1. 能够完成七人表决的功能，并且直观的显示结果：决议通过显示字母P，否则显示 字母E； 2.能够选择显示表决双方的人数，有控制开关与显示指示灯，并且能够实时的显示反对 与赞成的人数； 3.能够选择是否记名，并有指示灯显示。当选择记名时，与表决参与者相对应的指示灯 亮起； 4.不设置弃权的状况，超过三人同意则表示决议通过。 二.设计思路 1.使用Altera的Cyclone II器件，FPGA型号为EP2C35F672C6N；开发平台为Quartus II 8.0 2.使用6个拨动开关用以进行表决，开关闭合时表示同意，断开时表示不同意； 3.使用6个LED用以显示表决的个人结果，用以显示记名时的情况。LED亮起表示表决人 同意，否则表示不同意； 4.使用一个七段数码管用以显示表决结果，通过显示P，否则显示E；另外使用两个数码 管用以分别显示同意与不同意的人数； 5.使用两个拨动开关控制是否记名，是否显示表决的人数结果； 6.其他电路按需要搭建。 三.硬件系统组成框图
FPGA 数码管显示 LED 灯显示 开关按钮 电源系统 开始 按键输入表决 同意人数>3 统计同意人数 xout 在数码管显示P Y xout 在 数码 管显示E N 检测set=1 检测set1=1 xout2 输出记名投票 xout1和xout0分别显示同意和不同意票数 Y Y 无记名输出 N 不显示票数比 N
注释：set ：选择是否记名 set1：选择是否显示投票人数及比例 xin[0:6]:表决输入，分别是七个拨动开关 sel ：输出指示是否记名投票 sel1：输出指示是否显示投票人数及比例 xout[0:6]:译码用数码管输出表决是否通过 xout0[0:6]:译码用数码管输出同意的人数（set1=1） xout1[0:6]:译码用数码管输出不同意同意的人数（set1=1） xout2[0:6]:译码用七个LED 输出记名结果 Biaojueqi Set Set1 xin [0:6] sel sel1 xout[0:6] xout0[0:6] xout1[0:6] xout2[0:6]