数字电路复习笔记
Chapter1 数制和数码
1.1数制转换：Binary、Octal、Decimal、Hexadecimal
B→D：数字乘以其位权。
B→O：三位一组
B→H：四位一组
D→B：法一：整数部分：除以二，得到由余数以及最后的商（0或1）组成的值，它们的位权依次为2^0,2^1,2^2……。小数部分：乘以二，结果小于1，则标志位为0；大于1则标志位为1，再将结果减去1后作下一轮乘以二，这样也得到一组值，它们的位权依次为2^(-1),2^(-2),2^(-3)……。法二：拼凑，将该数与2^n作比较。
D→O、D→H都是先将D→B，然后B→O、B→H
O和H间转换都是以B为桥梁。
1.2 原码、反码、补码
正数：原码=反码=补码
负数：反码不变符号位，其他取反；补码先反码，再在最低位加1
1.3 二进制数的计算
加：逢二进一
减：借一当二。A-B在计算机中是A（补）+（-B）（补），得到是结果的补码。
乘：移位累加
除：长除法。同十进制，除数（n位），若被除数最高的n位大于除数，则开始写商，不然在n+1位开始。
1.4 二进制数码
对十进制数0～9编码，需要四位二进制，主要有：
有权码：8421码、2421码、5211码
无权码：格雷码、余3码、循环余3码
有权码的位权即为名称中的数字；格雷码相邻两数只有一位数码产生变化，且无法用计算式表达。
Chapter2 逻辑函数及其简化
2.1 逻辑运算
变量取值：0、1，逻辑运算1+1=1，而算数运算1+1=0。
基本运算：与、或、非
与门：Y＝A?B＝AB
或门：Y＝A+B
非门：Y＝
衍生运算：与非、或非、同或、异或
与非：
或非：
同或：
异或：
总结：逻辑符号中，与是&，或是≥1，非是1；
电路符号中，与是包子型，或是月亮型，非是小环。
2.2逻辑代数的运算规则
2.2.1 公式、定律
1 基本公式
加法（或）：注意A+A+A+……=A加法重叠规律。
乘法（与）：注意A·A·A·……=A乘法重叠规律。
2 运算定律
结合律：加法、乘法
分配律：注意A+B·C=（A+B）·（A+C）
交换律：加法、乘法
反演律：或非=非与、与非=非或（与=非或非、或=非与非）3 吸收定律（吸收冗余项）
A
A=
+
A B
=
A+
+
B
A
B
A
4其他公式
AB+
=
A
+
+
C
A
C
BC
AB
AB+
=
+
A
+
AB
C
C
A
BCD
2.2.2 运算法则
1.代入规则：因为只可取0或1，所以可用式子替量。
2.反演规则：对于任一逻辑表达式，原变量换成反变量、反变量换成原变量、与变非、非变与、0换成1、1换成0，两个表达式相等。
注意：F E D C B A ABCDEF +++++=即与数量无关。
3.对偶规则：两个式子相等，则其各自的对偶式也相等。 对偶式：与变或、或变与、1变0、0变1
总结：这些性质、定律、规则之所以成立，都是因为逻辑运算的自变量是布尔量。 2.3 逻辑函数的代数变换及简化
逻辑函数的表示方法：逻辑表达式、逻辑图、真值表、卡诺图 2.4 逻辑函数的标准形式：最大项表达式、最小项表达式
最大项：逻辑函数中所有自变量（原变量或者反变量）的或项。任何函数都可以被其最大项之积唯一描述。将这些最大项罗列出来，译码得到一个十进制数，即为最大项的编号。
)
( D)C B A ()D C B A ()D C B (A D)C B (A D)C,B,L(A,用最大项编号∏=+++?+++?+++?+++=N
最小项：逻辑函数中所有自变量（原变量或者反变量）的与项。任何函数都可以被其最小项之和唯一描述。将这些最小项罗列出来，译码得到一个十进制数，即为最小项的编号。
)
( D C B A D C B A D C B A D C AB D ABC D C AB ABCD D)C,B,L(A,用最小项编号∑=++++++=m
同一函数的最大项表达式和最小项表达式的关系：二者的编号互补。实际应用中，常用最小项表达式来表示一个逻辑函数，这是由于加比乘方便。 2.5逻辑函数的卡诺图表示
卡诺图其实就是方格表，每个方格对应自变量的一组取值，
注意图中m 下标的变化，这是由于横、纵两向相邻的自变量取值只变化一个。
用卡诺图表示最小项表达式（L=∑），则1表示原变量，0表示反变量，也即变量的二进制编码对应最小项编号时，L=1；用卡诺图表示最大项表达式（L=∏），则1表示反变量，0表示原变量，也即变量二进制编码对应最大项编号时，L=0。
卡诺图（最小项表达）的化简：相邻两个方格为1，对比其自变量的二进制编码，有变化的量则消去，留下不变量，且1为原变量，0为反变量。注意化简时要把卡诺图当成一个无缝连接的立体。两次合并方格，至少有一个小方格是不同的。 Chapter3 逻辑门电路
3.1分立元件门电路 3.1.1二极管开关特性
正向导通，反向截止
如果二极管外接正向电压，只要该电压值超过二极管的正向开启电压th V ，二极管导通，而其正向电压将维持在锗管0.2V ，硅管0.7V ，流经二极管的电流较大，可以认为相当于开关闭合。如果二极管外接反向电压，只要该电压不超过反向击穿电压BR V ，或者小于th V 的正向电压，流过二级干的电流很小，此时相当于开关断开。 3.1.2 三极管的开关特性（以NPN 管为例）
三极管的三极：基极B(Base)、发射极E(Emitter)、集电极C(Collector)。 三极管三种工作状态：截止、放大、饱和，
截止：发射结反偏、集电结反偏，相当于开关断开。条件：0B ≈I
放大：发射结正偏、集电结反偏，β/0CS B I I <<（CS I 为集电极的饱和电流） 饱和：发射结正偏、集电结正偏，相当于开关闭合。条件：β/CS B I I > 三极管的工作状态，主要看三极管脚的电位。
在数字电路中，NPN 型三极管的集电极电压决定其本身的工作状态，若该电压信号为高电平时，则该三极管处于饱和导通状态，若该电压信号为低电平，则该三极管处于截止状态。
3.1.3 MOS 管的开关特性（以增强型为例）
栅极G （Gate ）、漏极D （Drain ）、源极S （source ）。
GS U ＜开启电压T U ：MOS 管工作在截止区，漏源电流DS i 基本为0，输出电压
DS U ≈DD U ，MOS 管处于"断开"状态。
GS U ＞开启电压UT ：MOS 管工作在导通区，漏源电流DS i =DD U /(D R +DS r )。其中，rDS
为MOS 管导通时的漏源电阻。输出电压DS U =DD U ·DS r /(D R +DS r ),如果DS r ＜＜D R ，则
DS U ≈0V，MOS 管处于"接通"状态。
三极管是流控元件，MOS 管是压控元件；三极管开关速度慢，开关损耗大，驱动损耗大，导通损耗也大；三极管便宜，MOS 管贵。
3.2 TTL 集成逻辑门
为了让多个逻辑门电路输出能够实现并联连接使用（线与），常用的电路形式有两种：一种称为集电极开路门电路（OC open collector gate ）；另一种为三态输出逻辑门电路（TS three state output gate ） Chapter 4 组合逻辑电路
逻辑电路分为两大类：组合逻辑电路（Combination logic circuit ）和时序逻辑电路(Sequential logic circuit)
组合逻辑电路特点
1.输入域输出之间一般没有反馈回路；
2.电路中没有记忆单元；
3.当输入信号的状态组合改变时，输出状态也随之改变。 竞争与冒险Competition&Risk
竞争：组合电路中，某一输入变量经不同路径传输后，到达电路中某一汇合点的时间有先有后，此乃竞争。
冒险：由于竞争而使电路输出发生瞬间错误的现象。 如果一个自变量的原变量和反变量都出现在逻辑函数中，那么就有产生竞争，但竞争未必产生冒险。
判断方法：
1.代数法：如果函数表达式经过化简出现A A F +=，则会出现负向毛刺，称为0型冒险，如果函数表达式经过化简出现A A F ?=，则会出现正向毛刺，称为1型冒险。
2.卡诺图法：
与门 或门 非门
A B
+12V +3V
消除竞争冒险的方法
1.加滤波电路（并联电容、串接积分电路）
2.加选通信号（加使能端，避开毛刺）
3.增加冗余项
Chapter5 中规模组合逻辑集成电路与应用
集成电路的规模：
SSI:small scale integration 小规模 MSI:medium scale integration 中规模 LSI:large scale integration 大规模
VLSI:very large scale integration 超大规模 5.1编码器
数字电路中，用二进制代码表示有关的信号称为二进制编码。 优先编码器允许多个输入信号同时有效，但是只按照其中优先级别最高的有效输入信号编码，对优先级别低的输入信号不予理睬。 5.2译码器
把二进制代码转换成对应的高低电平，表示特定对象的过程称为译码。 5.3 数据选择器（multiplexer MUX ）
有n
2位地址输入、n
2位数据输入、1位输出，每次在地址输入的控制下，从多路输入数据中选择一路输出。
5.4 数据分配器（demultiplexer DEMUX ）
又称多路分配器，功能与数据选择器相反，将一路输入数据按n 位辞职分送到n
2个数据输出端上。 5.5 数值比较器
比较两数的大小。 5.6 加法器
一位加法器：
1位半加器：仅仅实现两个1位二进制数相加逻辑功能的逻辑电路称为半加器，输入为两个二进制数A 和B ，输出为和数o S 和进位数o C 。
1位全加器：不仅实现两个1
位二进制数相加逻辑功能，还考虑到了低位进位进行相加
AB
C B A B A B A S =⊕=+=o o
的逻辑电路称为全加器，其输入为两个1位二进制数A 和B 及低位的进位数n C ，其输出为和数o S 及进位数o C 。
用n 片1位全加器芯片能做出n 位全加器，但是，由于逐次进位需要时间pd t ，所以最高位等待的时间为n pd t ，这会影响运行速度。因此便出现具有超前进位功能的逻辑电路结构。
Chapter6 触发器
6.1触发器：具有记忆功能，是构成时序逻辑电路的基本单元。
触发器特点：
1.两个互补的输出端Q 和Q ，两者状态相反，有两稳定状态——1态和0态，故又称为双稳态触发器
2.状态变化称为翻转，引起翻转的信号称为触发信号。一旦触发器发生翻转，触发信号就可以撤销，但触发器状态维持不变。
3.时序工作。除了基本RS 触发器外，其他触发器的触发信号的有效作用时间，都需要时钟脉冲（上升沿、下降沿、中间某一点）。触发脉冲作用前的输出状态定义为“现态”，用
n Q 表示，而触发脉冲作用后的触发器输出状态定义为次态，用1+n Q 表示。
6.2触发器的电路结构及工作原理
基本RS 触发器：电路形式有两种：与非门结构和或非门结构。
触发器的输入和输出之间有四种情况：
1.RS =01时，无论n
Q 状态是什么，都有1+n Q =1，则1
+n Q
=0，即不论触发器原来处于
什么状态都将变为0状态，这种情况称为基本RS 触发器置0或复位，R 端称为基本RS 触发
器的置0端，或者复位端。
2.RS =10时，无论n
Q 状态是什么，都有1
+n Q
=1，即不论触发器原来处于什么状态都
将变为1状态，这种情况称为基本RS 触发器置1或置位，S 端称为基本RS 触发器的置1端，或者置位端。
3.RS =11时，可知1
+n Q
=n
Q
，即保持原状态，原来的状态被触发器存储起来，体现了
AB
C B A AB C B A C C B A C AB B A C B A B A S n n n ++=+⊕=⊕⊕=+?++=)()()()(o o 图6-1 与非门结构基本RS 触发器
触发器的记忆功能。
4.RS =00时，1
+n Q
=1+n Q =1，这不符合触发器输出端互补的逻辑关系。因此触发器不
允许出现这种情况，因此可以得到基本RS 触发器的约束条件：
1=+S R
进一步可以得到基本RS 触发器的逻辑表达式：
或非门组成的基本RS 触发器的逻辑表达式：
总结：与非门基本RS 触发器的关键在于利用0能封锁与非门，或非门基本RS 触发器的关键在于1能封锁或非门。
同步RS 触发器：在基本RS 触发器的基础上，加上控制逻辑电路，由控制脉冲CP （control pulse ）控制。CP=1期间接受输入信号，CP=0时状态保持不变。S 、R 之间SR=0的约束。
或非门型的同步RS 触发器的控制逻辑电路也是两个与非门构成。 主从RS 触发器：
由两个同样的同步RS 触发器组成，主触发器的触发信号能决定从触发器的触发信号，二者之间通过一个非门连接。
特点：
1. 由两个同步RS 触发器组成，受互补始终信号控制；
2. 触发器的输出在时钟脉冲信号发生跳变（下降沿）时，发生翻转。 主从JK 触发器：
在主从RS 触发器的基础上，输出端分别连接到主触发器作为其输入量之一。 特点：
1.主从JK 触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，CP=1期间接受输入信号，CP 下降沿到来时触发翻转。
2.输入信号J 、K 之间没有约束。
3.存在一次变化问题。 主从D 触发器：
在JK 触发器的基础上，若在输入信号K 之前加上一反相器后和J 相连，是主从JK 触发器两输入信号互补，则构成主从D 触发器。
11=++=+S R RQ S Q n
n 01=?+=+S R RQ S Q n
n 图6-2 同步RS 触发器（与非门型）
主从T触发器
将JK触发器的输入信号J和K连接在一起，即J=K=T则构成T触发器。
‘
T触发器是当T=1时的T触发器。
Chapter7 时序逻辑电路的分析与设计
7.1 时序逻辑电路概述
时序电路的基本特点：
1.具有记忆功能的元件
2.具有反馈通道，使记忆下来的状态能在下一时刻影响电路。
同步时序电路：电路中的各个触发器都统一在一个时钟脉冲作用下工作
异步时序电路：电路中的各个触发器可以在不同的时钟脉冲作用下工作
时序电路还可以分为：米里型（Mealy）——输出状态不仅与存储电路的状态有关，还与输入有关；摩尔型（Moore）——输出状态仅与存储电路的状态有关。
时序电路的描述方法：逻辑方程、状态转换表（状态表）、状态转换图（状态图）、时序图（波形图）。
7.2 同步时序逻辑
电路设计步骤：
1.逻辑抽象
2.状态化简
3.状态编码
4.确定触发器类型
5.画出电路逻辑图，检查电路自启动情况
7.3 异步时序逻辑
异步时序逻辑电路需要确定每一个触发器的时钟信号，列出相应的时钟方程，判断各个触发器在何时能够进行状态的改变。
Chapter8 常用时序集成器件
8.1 计数器
利用JK触发器，通过对其输入、脉冲的不同连接方法，可以组成二进制同步计数器，二进制异步计数器、十进制计数器等多种加减法计数器。
集成计数器芯片74LS161是4位二进制同步加法计数器，双列直插标准封装
集成计数器主要作为分频、定时、计时和脉冲节拍产生器等使用。
用集成计数器构成任意进制的计数器，具体方法包括反馈清零法（基数反馈到清零端）、反馈置零法、反馈置数法。
分频表示变化频率是原脉冲的N分之一，也即周期是原脉冲的N倍。
8.2锁存器和移位寄存器
8.2.1 锁存器
锁存器：也称寄存器，计算机和数字电子系统中用于存储二进制代码等运算数据的一种逻辑器件。仅有并行输入、输出数据功能的寄存器习惯称为锁存器；具有串行输入、输出数据功能的，或者同时具有串行和并行输入、输出数据功能的寄存器称为移位寄存器。移位寄存器又称为串行输入寄存器，分为右移位寄存器、左移位寄存器和双向寄存器。
锁存器仅用于存储二进制代码，在CP信号作用下，其存储数码的存储时间是一个时钟脉冲周期。触发器是构成存储器的主要逻辑部件，每个触发器存储一位二进制数码。
对于只有两态输出的寄存器，一般用D触发器作为其基本单元，对于有三态输出的寄存器，则由三态或门构成。
8.2.2移位寄存器（左、右、双向）
寄存器在每个时钟脉冲CP 控制信号的作用下，存储的数据依次由低向高移动一位称为左移位寄存器，反之则为右移位寄存器
几个边沿D 触发器串接，且采用同一时钟脉冲信号，后一个触发器的输入时前一个的输出，在每次触发信号产生作用时，后一个触发器的现态为前一触发器的次态，因此保证了数据的移位。
移位寄存器的作用 1.环形计数器 2.扭环形计数器 3.序列脉冲发生器
Chapter9 555定时器及多谐振荡器 9.1 555定时器
9.1.1 555定时器的结构及工作原理 555定时器的内部结构：
1.三个电阻构成基准电压电路
2.两个运算放大器构成单门限电压比较器
3.两个与非门构成基本RS 触发器
4.双极性三极管构成放电开关电路。discharge
v v v IC
I1
O
O
v ,复位
1
2
6584
3
7
O
v ,v I2
v I1
v v IC V CC v O
555(a)(b)
D R
图9-1 555集成电路内部结构图
图9-2 555定时器构成的施密特触发器
为了电路的可靠，应该避免出现最后一种情况。对电路的分析关键还是在于对基本RS 触发器的分析。
9.1.2 施密特触发器 施密特触发器：将555定时器的两个输入端连接，再将高位基准电压点和放电端连接（中间接一电容消除由输出信号突变引起的干扰），即构成施密特触发器。施密特触发器分为两种，同相型和异相型，同相型指输入电平由低到高的过程中，输出是低电平，而异相型却是高电平，即根据输入的初始状态与输出的状态判断同相或异相。
O O 1
2I
v 2t
t
v I
O v 1
23CC V
CC
1V 3(a)电路图
(b)波形图
v
施密特触发器特点：
1.具有两个门限电压，门限电压之差叫回差电压。
2.不管输入信号的变化速度多大，输出信号电压的转换具有突变性（输出波形接近于理想的矩形脉冲信号）。
施密特触发器的应用：整形、滤波。 9.1.3 用555定时器构成的单稳态触发器
单稳态触发器：电路达到稳定后，只有一个稳定状态的触发器。 特点：
1.输出可高可低，但稳定的输出状态是唯一的。
2.在外界出发信号作用下，输出进入暂稳态，暂稳态与稳态一定是反相的。电路会自动由暂稳态回到稳态。
3.暂稳态的维持时间取决于电路的参数，而与外界的触发信号脉冲宽度和幅度无关（输出脉冲宽度就是暂稳态维持时间，也就是定时电容的充电时间。）。
9.1.4 用555定时器构成的多谐振荡器
多谐振荡器是指一种能够产生矩形脉冲信号的电路，产生的脉冲信号具有较为陡峭的矩形脉冲信号的上升沿和下降沿。一个理想的矩形脉冲信号电压波形，可以用傅里叶级数展开成为具有基波正弦分量和基波频率整数倍的各次谐波分量，所以矩形脉冲波是一种多谐波，把能够产生矩形脉冲波的电路结构成为多谐振荡器电路或者多谐振荡器。
其他形式的多谐振荡器： 1.对称式多谐振荡器 2.环形多谐振荡器 3.石英晶体多谐振荡器
Chapter10 半导体存储器和可编程器件
半导体存储器是现代数字系统特别是计算机系统中的重要组成部件，它可分为RAM 和ROM 两大类，绝大多数属于MOS 工艺制成的大规模数字集成电路。
半导体存储器分为只读存储器（Read Only Memory ，ROM ）和随机存储器（Random Access Memory ，RAM ），ROM 是一种非易失性的存储器，它存储的是固定数据，一般只能被读出。根据数据写入方式的不同，ROM 又可分成固定ROM 和可编程ROM （Progrmmable Read Only Memory,PROM ）。后者又可细分为紫外光擦除EPROM （Ultra-violet erasable programmable read only memory ）、电擦除E 2
PROM （electrically erasable programmable read only memory ）等，特别是E 2
ROM 和快闪存储器可以进行电擦写，已兼有了RAM 的特性。RAM 是一种时序逻辑电路，具有记忆功能。其它存储的数据随电源断电而消失，因此是一种易失性的读写存储器。它包含有SRAM （static 静态）和DRAM （dynamic 动态）两种类型，前者用触发器记忆数据，后者靠MOS 管栅极电容存储数据。因此，在不停电的情况下，SRAM 的数据可以长久保持，而DRAM 则必需定期刷新。 10.1 RAM
RAM 的结构：存储矩阵、地址译码器、读写控制器、输入/输出控制、片选控制等几部分
存储矩阵
读/写控制器
地
址译码器
地
址码输片选读/写控制输入/输出
入
图10—1 RAM 的结构示意框图
1.存储矩阵：RAM 的核心部分是一个寄存器矩阵，用来存储信息，称为存储矩阵。输入信号分为行线和列线，在大容量RAM 中，地址码的输入可以采用分时输入的方式，使行、
列输入信号共用同一组地址线上，先输的地址码存放在地址存储器上，这种方法至多可以节省一半的地址接线。
2.址译码器：址译码器的作用，是将寄存器地址所对应的二进制数译成有效的行选信号和列选信号，从而选中该存储单元。
3. 读/写控制：访问RAM 时，对被选中的寄存器，究竟是读还是写，通过读/写控制线进行控制。如果是读，则被选中单元存储的数据经数据线、输入/输出线传送给CPU ；如果是写，则CPU 将数据经过输入/输出线、数据线存入被选中单元。
4. 输入/输出：RAM 通过输入/输出端与计算机的中央处理单元（CPU ）交换数据，读出时它是输出端，写入时它是输入端，即一线二用，由读/写控制线控制。
5. 片选控制：受到RAM 集成度的影响，存储系统一般是由多片RAM 组成，同一时刻，CPU 只能访问某些RAM ，因此就要通过片选控制选择存储器的使用状态。 RAM 写操作的时序：
（1）将欲写入单元的地址加到存储器的地址输入端； （2）在选片信号CS 端加上有效电平，使RAM 选通； （3）将待写入的数据加到数据输入端；
（4）在W R /线上加入低电平，进入写工作状态； （5）使选片信号无效，数据输入线回到高阻状态。 RAM 读操作的时序：
（1）欲读出单元的地址加到存储器的地址输入端； （2）加入有效的选片信号CS ；
（3）在W R /线上加高电平，经过一段延时后，所选择单元的内容出现在I /O 端； （4）让选片信号CS 无效，I /O 端呈高阻态，本次读出过程结束。
A A A 0
1R/W 9A A A 1117
10
图10-2 1K×8位RAM 扩展成8K ×8位RAM
RAM 容量的扩展
（1）位扩展：数据位的扩展，地址线并联，片选位信号一致。
（2）字扩展：地址位的扩展，数据总线不变，地址线并联，增加的地址线用地址译码器实现片选控制信号的选择。
常见的一种问题：存储容量是256M B ×8，请问需要多少条数据线和地址线：8和28。 10.2 ROM
0单元1单元
i单元
单元2
－1n W W W W D D D 01
i
n 2
－101b －1
位线
存储单元
...
...
...
...
...
字线
输出数据
输1
A A 器
...
地入
址
译0n －1
地码址A ...
图10—3 ROM 的内部结构示意图
A
A 1
图10—4 二极管ROM 电路
对这种电路的理解，一定先要联系之前学过的分立元件逻辑门电路，主要是二极管构成的与门和非门。
A A W W 00
12
(a)(b)二极管与门
二极管或门
图10-5 二极管构成的与门和非门
图10-4所示电路中输出信号表达式： 与门阵列输出表达式：
010A A W = 011A A W = 012A A W = 013A A W = 或门阵列输出表达式：
200W W D += 3211W W W D ++= 3202W W W D ++= 313W W D += （3）ROM 输出信号的真值表
表10—1 ROM 输出信号真值表
A 1 A 0 D 3 D 2 D 1 D 0` 0 0 0 1 0 1 0 1 1 0 1 0 1 0 0 1 1 1 1 1 1 1 1 0 根据逻辑表达式设计ROM
1.写出各函数的标准与或表达式（最小项表达式）
2.选择数据线位数和地址线的位数，画出存储矩阵连线图 【例10—1】试用ROM 实现下列函数： ABC C B A C B A C B A Y +++=1 CA BC Y +=2
ABCD D C AB D C B A D BC A CD B A D C B A Y +++++=3 BCD ACD ABD ABC Y +++=4
【解】
1.写出各函数的标准与或表达式
按A 、B 、C 、D 顺序排列变量，将Y1、Y2扩展成为四变量逻辑函数。
），，，，（），，，，，（），，，，，（），，，，，，，（15141311715129630151411107615149854324321m m m m Y Y Y Y ∑=∑=∑=∑=
2.选用16×4位ROM ，画存储矩阵连线图
Y 4
B D
1Y 2Y Y 3
图10-6 例10—1 ROM 存储矩阵连线图
Chapter11 数模和模数转换
模拟量：时间、数值都是连续的。eg.温度、压力、速度、流量
数字量：时间、数值都是离散的，数值的增减量都是一个值的整数倍。 11.1 D/A 转换器
D/A 转换器一般由数码缓冲寄存器、模拟电子开关、参考电压、解码网络和求和电路构成。
图11-1 n 位D/A 转换器方框图
数字量以串行或并行方式输入，并存储在数码缓冲寄存器中，寄存器输出的每位数码驱动对应数位上的电子开关，将在解码网络中获得相应数位的模拟量值送入求和电路，求和电路将各位对应的模拟量相加，便得到与数字量对应的模拟量。
从某种程度上说，数模转换，就是将二进制数转换成十进制数。那么数制三要素：基数位权，所以在知道二进制数的前提下，只需要做两件事：①获得位权；②每位上的数和其位权相乘，然后将积相加。
D/A 转换器的主要电路形式（主要是解码网络的形式不同）
n
1.权电阻网络
图11-2 权电阻网络D/A 转换器原理图
开关决定输入是高电平还是地，而电阻阻值的大小呈2倍递增，构成位权，保证对应的电流呈21递减，运放作为比例求和电路。
特点：结构简单，所用的电阻元件数较少，缺点是电阻数值分散和悬殊，转换精度难以保证。
2.倒T 型电阻网络D/A 转换器
o
16
8
4I I
I I I 2
图11-3 倒T 型电阻网络D/A 转换器原理图
与权电阻网络相比，开关决定了是接入运放的同相输入端还是反相输入端。倒T 型电阻网络实际上是一个按照二进制规律分流的分流器
特点：电阻种类少，只有R 和2R 两类，提高转换精度。 3.开关树D/A 转换器 4.双极性D/A 转换器
D/A 转换器的主要技术指标：
1.分辨率：模拟输出电压可能被分隔的等级数。实际应用中，以数字量位数n 表征转换器的分辨率。
2.转换误差：
①比例系数误差：运放的实际转换特性曲线斜率与理想特性曲线斜率的偏差 ②失调误差：运算放大器的零点漂移造成（输出特性曲线整体偏移），与输入无关 ③非线性误差：一种没有规律的误差。 3.转换速度
常见的D/A转换器：8位集成D/A转换器DAC0832。
11.2 A/D转换器
A/D转换过程：采样、保持、量化、编码
采样：将时间上连续变化的信号转换为时间上离散的信号。
保持：将取样最终时刻的信号电压保持下来，直到下一个采样信号的出现。量化：采样值电平归化到与其接近的离散点评上。只舍不入法、四舍五入法。编码：用二进制数码表示各个量化电平的过程。
A/D转换器的主要电路形式
1.并行比较型A/D转换器
2.逐次逼近比较型A/D转换器
3.双积分型A/D转换器
A/D转换器的主要技术指标：
1.分辨率
2.转换误差
3.转换时间
数字电子技术期末考试试卷
09级2011年数字电子技术考试试卷 开课学院：通信工程学院 一、填空题：（每空1分，共14分） 1、数制转换：，。 2、若A/D转换器（包括取样—保持电路）输入模拟电压信号的最高变化频率为10kHZ，则取样频率的下限为（）。 3、正数的补码和它的（）相同，负数的补码可通过将（ ）得到。 4、试列出3种输出端可以并联使用的门电路：（）、（）、（）。 5、（）和（）是构成各种复杂数字系统的基本逻辑单元。 6、（）和（）是衡量A/D转换器和D/A转换器性能优劣的主要标志。 二、化简题：（每小题6分，共12分） （1）、用逻辑函数公式某法证明:
B’CD’+BC’D+ACD+A’BC’D’+A’B’CD+BC’D’+BCD=B’C+BC’+CD。 （2）、试用卡诺图法化简下式，要求画出卡诺图，并勾圈化简：。 三、由与非门构成的某表决电路如图1所示，其中ABCD表示4个人，L=1时表示决议通过。（共10分） （1）试分析电路，说明决议通过的情况有几种。 （2）分析ABCD四个人中，谁的权利最大。
图1 四、某逻辑函数的真值表如表1.2所示，试将74HC153扩展为8选1数据选择器，再实现该逻辑函数。74HC153的功能与逻辑符号分别见表1.1和图2。（共15分）
五、已知74LS138的逻辑符号见图3，逻辑功能见表2.试画出用两片74LS138组成4线-16线译码器的接线图，并说明设计原理。（共10分） 图3 表2、74LS138功能表 使能端选择输入端输出端 S1 A2 A1 A0 × 1 0 ×××× ××× 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1
数字电路总结
数字电路总结 第一章数制和编码 1．能写出任意进制数的按权展开式； 2．掌握二进制数与十进制数之间的相互转换； 3．掌握二进制数与八进制、十六进制数之间的相互转换； 4．掌握二进制数的原码、反码及补码的表示方法； 5．熟悉自然二进制码、8421BCD码和余3 BCD码 6．了解循环码的特点。 第二章逻辑代数基础 1．掌握逻辑代数的基本运算公式； 2．掌握代入规则，反演规则，对偶规则； 熟悉逻辑表达式类型之间的转换---“与或”表达式转化为“与非”表达式； 3．熟悉逻辑函数的标准形式---积之和（最小项）表达式及和之积（最大项）式表达式。（最小项与最大项之间的关系，最小项表达式与最大项表达式之间的关系）。 4．了解正逻辑和负逻辑的概念。 第三章：数字逻辑系统建模 1．熟悉代数法化简函数 （A +,B A= AB = +, C A+ A B A = + AB+ +, A+A=A AA=A ） A AB A BC C 2．掌握图解法化简函数 3．了解列表法化简函数（Q-M法的步骤） 4．能够解决逻辑函数简化中的几个实际问题。 a. 无关项，任意项，约束项的处理； b. 卡诺图之间的运算。 5．时序逻辑状态化简 掌握确定状态逻辑系统的状态化简； 了解不完全确定状态逻辑系统的状态化简。 第四章：集成逻辑门 1．了解TTL“与非”门电路的简单工作原理； 2．熟悉TTL“与非”门电路的外特性：电压传输特性及几个主要参数，输出高电平，输出低电平、噪声容限、输入短路电流、扇出系数和平均传输延迟时间。 3．熟悉集电集开路“与非”门（OC门）和三态门逻辑概念，理解“线与”的概念；4．掌握CMOS“与非”门、“或非”门、“非”门电路的形式及其工作原理。 5．熟练掌握与、或、非、异或、同或的逻辑关系。 7．掌握R-S、J-K、D、T触发器的逻辑功能、特征方程、状态转换图、状态转换真值表。 不要求深入研究触发器的内部结构，只要求掌握它们的功能，能够正确地使用它们；8．了解触发器直接置“0”端R D和直接置“1”端S D的作用。 9．了解边沿触发器的特点；
数字电路复习题及答案
数字电路复习题 （注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。） 1、逻辑电路可以分为 组合逻辑电路 电路和 时序逻辑电路 电路。 2、数字电路的基本单元电路是 门电路 和 触发器 。 3、数字电路的分析工具是 逻辑代数（布尔代数） 。 4、（50.375）10 = （110010.011）2 = （32.6）16 5、3F4H = （10010 ）8421BCD 6、数字电路中的最基本的逻辑运算有 与 、 或 、 非 。 7、逻辑真值表是表示数字电路 输入和输出 之间逻辑关系的表格。 8、正逻辑的与门等效于负逻辑的 或门 。 9、表示逻辑函数的4种方法是 真值表 、 表达式、 卡诺图 、 逻辑电路图 。 其中形式惟一的是 真值表 。 10、对于变量的一组取值，全体最小项之和为 1 。 11、对于任意一个最小项，只有一组变量的取值使其值为 1 ，而在变量取其他各组值时 这个最小项的取值都是 0 。 12、对于变量的任一组取值，任意两个最小项之积为0。 13、与最小项ABC 相邻的最小项有C AB 、C B A 、BC A 。 14、组合逻辑电路的特点是 输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件） 。 15、按电路的功能分，触发器可以分为 RS 、 JK 、 D 、 T 、 T ’。 16、时序电路可分为 同步时序逻辑电路 和 异步时序逻辑电路 两种工作方式。 17、描述时序电路逻辑功能的方法有逻辑方程组（含 驱动方程 、 输出方程 、 状态方程 ）、 状态图 、 状态表 、 时序图 。 18、（251）10 =（）2 =（FB ）16 19、全体最小项之和为 1 。 20、按照使用功能来分，半导体存储器可分为 RAM 和 ROM 。 21、RAM 可分为 动态RAM 和 静态RAM 。 22、存储器以 字 为单位组织内部结构，1个字含有 若干 个存储单元。1个字中所含的位数（即存储单元的个数）称为字长。字数与字长的乘积表示存储器的 容量 。字数决定 存储器的地址线的颗数 ，字长决定 存储器的数据线的颗数 。
数字电子技术实验心得
数字电子技术实验心得 这学期学了数字电子技术实验，让我了解到了更多知识，加深了对数字电子技术的理解。这是一门理论与实践密切相关的学科，能让我们自己去验证一下书上的理论，自己去设计，这有利于培养我们的实际设计能力和动手能力。 通过数字电子技术实验, 我们不仅仅是做了几个实验,不仅要学会实验技术,更应当掌握实验方法，即用实验检验理论的方法,寻求物理量之间相互关系的方法,寻求最佳方案的方法等等，掌握这些方法比做了几个实验更为重要。 在做实验前,一定要将课本上的知识吃透,因为这是做实验的基础,否则,在老师讲解时就会听不懂,这将使你在做实验时的难度加大,浪费做实验的宝贵时间.做实验时,一定要亲力亲为,务必要将每个步骤,每个细节弄清楚,弄明白,实验后,还要复习,思考,这样,你的印象才深刻,记得才牢固,否则,过后不久你就会忘得一干二净,这还不如不做.做实验时,老师还会根据自己的亲身体会,将一些课本上没有的知识教给我们,拓宽我们的眼界,使我们认识到这门课程在生活中的应用是那么的广泛. 我也学习到一些经验： 1、如果发现了实验中问题所在，此时，我们应该静下心来，冷静地分析问题的所在，有可能存在哪一环节，比如实验原理不正确，或是实验电路需要修正等等，只有这样我们的能力才能有所提高。不要盲目的把导线全部拆掉，然后又重新连接一遍，这样不但浪费时间，而且也无法达到锻炼我们动手动脑能力的目的。 2、在实验过程中，我们也要学会分工协作，不能一味的我行我素或是自己一点也不参与其中。 3、在实验过程中，要互相学习，学习优秀同学的方法和长处，同时也要学会虚心向指导老师请教，当然这要建立在自己独立思考过的基础上。 在实验的过程中我们要培养自己的独立分析问题，和解决问题的能力。培养这种能力的前题是你对每次实验的态度。数字电子技术实验，有利于掌握知识体系与学习方法，有利于激发我们学习的主动性，增强自信心，有利于培养我们的创新钻研的能力，有利于书本知识技能的巩固和迁移。我们认为，在这学期的实
数字电路知识点汇总精华版
数字电路知识点汇总（东南大学） 第1章 数字逻辑概论 一、进位计数制 1.十进制与二进制数的转换 2.二进制数与十进制数的转换 3.二进制数与16进制数的转换 二、基本逻辑门电路 第2章 逻辑代数 表示逻辑函数的方法，归纳起来有：真值表，函数表达式，卡诺图，逻辑图及波形图等几种。 一、逻辑代数的基本公式和常用公式 1）常量与变量的关系Ａ+0＝Ａ与Ａ=?1Ａ Ａ+1＝1与00=?A A A +＝1与A A ?＝0 2）与普通代数相运算规律 a.交换律：Ａ+Ｂ＝Ｂ+Ａ A B B A ?=? b.结合律：（Ａ+Ｂ）+Ｃ＝Ａ+（Ｂ+Ｃ） )()(C B A C B A ??=?? c.分配律：)(C B A ??＝+?B A C A ? ))()(C A B A C B A ++=?+） 3）逻辑函数的特殊规律 a.同一律：Ａ+Ａ+Ａ
b.摩根定律：B A B A ?=+，B A B A +=? b.关于否定的性质Ａ＝A 二、逻辑函数的基本规则 代入规则 在任何一个逻辑等式中，如果将等式两边同时出现某一变量Ａ的地方，都用一个函数Ｌ表示，则等式仍然成立，这个规则称为代入规则 例如：C B A C B A ⊕?+⊕? 可令Ｌ＝C B ⊕ 则上式变成L A L A ?+?＝C B A L A ⊕⊕=⊕ 三、逻辑函数的：——公式化简法 公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与—或表达式 1）合并项法： 利用Ａ+1=+A A 或A B A B A =?=?,将二项合并为一项，合并时可消去一个变量 例如：Ｌ＝B A C C B A C B A C B A =+=+)( 2）吸收法 利用公式A B A A =?+，消去多余的积项，根据代入规则B A ?可以是任何一个复杂的逻辑式 例如 化简函数Ｌ＝E B D A AB ++ 解：先用摩根定理展开：AB ＝B A + 再用吸收法 Ｌ＝E B D A AB ++
数字电路复习笔记
Chapter1 数制和数码 1.1数制转换：Binary、Octal、Decimal、Hexadecimal B→D：数字乘以其位权。 B→O：三位一组 B→H：四位一组 D→B：法一：整数部分：除以二，得到由余数以及最后的商（0或1）组成的值，它们的位权依次为2^0,2^1,2^2……。小数部分：乘以二，结果小于1，则标志位为0；大于1则标志位为1，再将结果减去1后作下一轮乘以二，这样也得到一组值，它们的位权依次为2^(-1),2^(-2),2^(-3)……。法二：拼凑，将该数与2^n作比较。 D→O、D→H都是先将D→B，然后B→O、B→H O和H间转换都是以B为桥梁。 1.2 原码、反码、补码 正数：原码=反码=补码 负数：反码不变符号位，其他取反；补码先反码，再在最低位加1 1.3 二进制数的计算 加：逢二进一 减：借一当二。A-B在计算机中是A（补）+（-B）（补），得到是结果的补码。 乘：移位累加 除：长除法。同十进制，除数（n位），若被除数最高的n位大于除数，则开始写商，不然在n+1位开始。 1.4 二进制数码 对十进制数0～9编码，需要四位二进制，主要有： 有权码：8421码、2421码、5211码 无权码：格雷码、余3码、循环余3码 有权码的位权即为名称中的数字；格雷码相邻两数只有一位数码产生变化，且无法用计算式表达。 Chapter2 逻辑函数及其简化 2.1 逻辑运算 变量取值：0、1，逻辑运算1+1=1，而算数运算1+1=0。 基本运算：与、或、非 与门：Y＝A?B＝AB 或门：Y＝A+B 非门：Y＝
衍生运算：与非、或非、同或、异或 与非： 或非： 同或： 异或： 总结：逻辑符号中，与是&，或是≥1，非是1； 电路符号中，与是包子型，或是月亮型，非是小环。 2.2逻辑代数的运算规则 2.2.1 公式、定律 1 基本公式 加法（或）：注意A+A+A+……=A加法重叠规律。 乘法（与）：注意A·A·A·……=A乘法重叠规律。 2 运算定律 结合律：加法、乘法 分配律：注意A+B·C=（A+B）·（A+C） 交换律：加法、乘法 反演律：或非=非与、与非=非或（与=非或非、或=非与非）3 吸收定律（吸收冗余项） A A= + A B = + A+ A B B A 4其他公式 AB+ = A + + C A C BC AB AB+ = + A + AB C C A BCD 2.2.2 运算法则
数字电路与逻辑设计实验总结报告
第二次实验是Quartus11原理图输入法设计，由于是第一次使用Quartus11软 件，实验中遇到了不少问题，总结起来主要有以下几个： （1）在创建工程并且编译通过之后得不到仿真波形 解决方法：经过仔细检查，发现在创建符号文件时，未对其重新命名，使得符号文件名与顶层文件的实体名一样。在改变符号文件名之后成功的得到了仿真波形。 （2)得到的仿真波形过于紧密不便于观察 解决方法：重新对仿真域的时间进行设定，并且对输入信号的周期做相应的调整，最终得到了疏密有致的仿真波形。 实验总结及心得体会 通过本次实验我初步掌握了Quartus11的使用方法，并且熟悉了电路板的使用。在实验具体操作的过程中，对理论知识（半加器和全加器）也有了更近一步的理解，真正达到了理论指导实践，实践检验理论的目的。 实验操作中应特别注意的几点： （1）刚开始创建工程时选择的目标芯片一定要与实验板上的芯片相对应。 （2）连接电路时要注意保证线与端口连接好，并且注意不要画到器件图形符号的虚线框里面。 （3）顶层文件的实体名只能有一个，而且注意符号文件不能与顶层文件的实体名相同。 （4）保存波形文件时，注意文件名必须与工程名一致，因为在多次为一个工程建立波形文件时，一定要注意保存时文件名要与工程名一致，否则不能得到正确的仿真结果。 （5）仿真时间区域的设定与输入波形周期的设定一定要协调，否则得到波形可能不便于观察或发生错误。 心得体会：刚接触使用一个新的软件，实验前一定要做好预习工作，在具体的实验操作过程中一定要细心，比如在引脚设定时一定要做到“对号入座”，曾经自己由于这一点没做好耗费了很多时间。实验中遇到的各种大小问题基本都是自己独立排查解决的，这对于自己独立解决问题的能力也是一个极大地提高和锻炼，总之这次实验我获益匪浅。 第三次实验是用VHDL语言设计组合逻辑电路和时序逻辑电路，由于Quartus11软件在之前已经使用过，所以本实验的主要任务就是编写与实验要求相对应的VHDL程序。 总体来说此次实验比较顺利，基本没有遇到什么问题，但有几点需要特别注意。首先是要区分实体名称和结构体名，这一点是程序编写的关键。其次在时序逻辑电路的设计实验中时钟的设置很关键，设置不当的话仿真波形可能不正确。 通过本次实验我初步学会用VHDL语言编写一些简单的程序，同时也进一步熟悉了Quartus11软件的使用。 实验八彩灯控制电路设计与实现 一、实验目的 1、进一步了解时序电路设计方法
数字电子技术基础期末考试试卷及答案1[1]
填空题 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 1 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方 程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。二、选择题1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。 2.下列几种TTL电路中， 输出端可实现线与功能的电路是（ D）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。 A通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（A ）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（C ）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（A ）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）。
A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（C ）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（ D）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（ C）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A + 2、用卡诺图法化简为最简或与式 Y= + C +A D，约束条件：A C + A CD+AB=0 四、分析下列电路。（每题6分，共12分） 1、写出如图1所示电路的真值表及最简逻辑表达式。
数字电子技术基础第五版期末知识点总结 (1)
数电课程各章重点 第一、二章 逻辑代数基础知识要点 各种进制间的转换，逻辑函数的化简。 一、二进制、十进制、十六进制数之间的转换；二进制数的原码、反码和补码 .8421码 二、逻辑代数的三种基本运算以及5种复合运算的图形符号、表达式和真值表：与、或、非 三、逻辑代数的基本公式和常用公式、基本规则 逻辑代数的基本公式 逻辑代数常用公式： 吸收律：A AB A =+ 消去律：B A B A A +=+ A B A AB =+ 多余项定律：C A AB BC C A AB +=++ 反演定律：B A AB += B A B A ?=+ 基本规则：反演规则和对偶规则，例1-5 四、逻辑函数的三种表示方法及其互相转换 逻辑函数的三种表示方法为：真值表、函数式、逻辑图 会从这三种中任一种推出其它二种，详见例1-7 五、逻辑函数的最小项表示法：最小项的性质；例1-8 六、逻辑函数的化简：要求按步骤解答 1、 利用公式法对逻辑函数进行化简 2、 利用卡诺图对逻辑函数化简 3、 具有约束条件的逻辑函数化简 例1.1 利用公式法化简 BD C D A B A C B A ABCD F ++++=)( 解：BD C D A B A C B A ABCD F ++++=)( 例 利用卡诺图化简逻辑函数 ∑=)107653()(、、、、 m ABCD Y 约束条件为 ∑8)4210(、、、、 m 解：函数Y 的卡诺图如下：
第三章 门电路知识要点 各种门的符号，逻辑功能。 一、三极管开、关状态 1、饱和、截止条件：截止：T be V V <， 饱和：β CS BS B I I i => 2、反相器饱和、截止判断 二、基本门电路及其逻辑符号 与门、或非门、非门、与非门、OC 门、三态门、异或； 传输门、OC/OD 门及三态门的应用 三、门电路的外特性 1、输入端电阻特性：对TTL 门电路而言，输入端通过电阻接地或低电平时，由于输入电流流过该电阻，会在电阻上产生压降，当电阻大于开门电阻时，相当于逻辑高电平。 习题2-7 5、输出低电平负载电流I OL 6、扇出系数N O 一个门电路驱动同类门的最大数目 第四章 组合逻辑电路知识要点 组合逻辑电路的分析、设计，利用集成芯片实现逻辑函数。 （74138, 74151等） 一、组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关 二、 组合逻辑电路的分析方法（按步骤解题） 三、 若干常用组合逻辑电路 译码器（74LS138） 全加器（真值表分析） 数据选择器（74151和74153） 四、 组合逻辑电路设计方法（按步骤解题） 1、 用门电路设计 2、 用译码器、数据选择器实现 例3.1 试设计一个三位多数表决电路
数字电路复习笔记
Chａｐter1 数制和数码 1．１数制转换：Binaｒy、Ｏctal、Decｉmaｌ、Heｘａdecｉmａl B→D：数字乘以其位权。 B→Ｏ:三位一组 B→H:四位一组 D→Ｂ:法一：整数部分:除以二,得到由余数以及最后的商(０或１)组成的值,它们的位权依次为2^０,２^１,2^２……。小数部分:乘以二，结果小于1,则标志位为0;大于1则标志位为1,再将结果减去1后作下一轮乘以二,这样也得到一组值，它们的位权依次为２^(-1)，2＾(-2）,2＾(-3）……。法二:拼凑，将该数与2^ｎ作比较。 D→Ｏ、D→H都是先将Ｄ→B,然后Ｂ→O、Ｂ→H Ｏ和Ｈ间转换都是以B为桥梁。 1．２原码、反码、补码 正数：原码＝反码=补码 负数：反码不变符号位,其他取反;补码先反码，再在最低位加1 1．3 二进制数的计算 加：逢二进一 减:借一当二。A-Ｂ在计算机中是A（补）+(-B）（补),得到是结果的补码。 乘:移位累加 除：长除法。同十进制,除数（n位),若被除数最高的n位大于除数,则开始写商，不然在n+1位开始。 1.4 二进制数码 对十进制数0～９编码,需要四位二进制,主要有: 有权码：８421码、2421码、521１码 无权码：格雷码、余3码、循环余3码 有权码的位权即为名称中的数字；格雷码相邻两数只有一位数码产生变化，且无法用计算式表达。 Chaptｅr2 逻辑函数及其简化 ２.1 逻辑运算 变量取值:0、１,逻辑运算１+1＝1，而算数运算１+1=0。 基本运算：与、或、非 与门:Ｙ＝A?B＝AB 或门:Y＝Ａ+Ｂ 非门：Y＝
衍生运算:与非、或非、同或、异或 与非: 或非: 同或: 异或: 总结:逻辑符号中,与是&，或是≥1，非是1; 电路符号中，与是包子型,或是月亮型，非是小环。2．2逻辑代数的运算规则 2.2.１公式、定律 1 基本公式 加法(或):注意Ａ＋A＋Ａ+……=A加法重叠规律。 乘法（与):注意A·Ａ·A·……=Ａ乘法重叠规律。 2 运算定律 结合律:加法、乘法 分配律:注意Ａ+Ｂ·C＝（A+B）·（Ａ+C) 交换律:加法、乘法 反演律:或非=非与、与非=非或（与＝非或非、或=非与非）3 吸收定律（吸收冗余项） A A= + A B = + A+ A B B A 4其他公式 AB+ = A + + C A C BC AB AB+ = + A + AB C C A BCD 2.2.2 运算法则
数字电子技术实训报告
数字电子技术实训报告书 课程设计题目： 利用四位全加器实现四位数据相加设计 目录 1题目分析 2设计思路 3电路图及电路原理分析 4电路的初步验证 5电路总设计与实现 6总结与体会 7参考文献
１题目分析： 课程设计题目： 利用四位全加器实现四位数据相加设计 课程设计主要内容： 设计要求： 通过８个开关分别设置两个四位８４２１BCD码的输入，通过数码管观察电路对任意两个8421BCD码相加后输出。 2设计思路 本设计通过八个开关将A3,A2,A1,A0和B3,B2,B1,B0信号作为加数和被加数输入四位串行进位加法器相加，将输出信号 S3,S2,S1,S0和向高位的进位C3通过译码器Ⅰ译码，再将输出的 Y3,Y2,Y1,Y0和X3,X2,X1,X0各自分别通过一个4008译码器，最后分别通过数码管BS204实现二位显示。 BCD码因为从0-9，只有10个有效数字。所以a和b的输入也只有0-9，结果也只能出现0-9。 如果结果超过9的范围，比如6+8，0110+1000，结果等于1110，为14，所以BCD码应该显示0001 0100, 所以调整的全加器应该对第一个全加器再加上6，0110，调整之后，1110+0110=0001 0100 为14，结果正确。所以，2个全家器的作用如上。周边电路就是判断结果是否大于9，如果大于，则驱动调整用全加器加6，如果不大于，则第二个全加器加0或者不工作。 8421BCD码实际为2进制的数据表示法。
一个全加器进行a+b计算。另一个全加器对第一个全家器的结果进行修正。从而实现四位全加器的相加。 3电路图及电路原理分析 a.我们在实验中，运用了两片4008芯片。其结构如下 4000系列数字电路,4008,4位二进制超前进位全加器 注：4008 4位二进制超前进位全加器 该电路包括4对二进制，还有一个最低位的进位输入端；输出端包括4位和输出以及这4位数的进位输出端。 b.4n位的全加器如下图所示，片与片之间按串行方式进位，片内采用超前进位方式。也可增加一个超前进位发生器，使片与片之间也采用超前进位方式。
数字电子技术期末考试题及答案(经典)
xxx~xxx学年第x学期 《数字电子技术》期末复习题 第一部分题目 一、判断题（每题2分,共30分。描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。 【】2、（325）8 ＞（225）10 【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。 【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16 【】5、8421 BCD码是唯一能表示十进制数的编码。 【】6、十进制数85的8421 BCD码是101101。 【】7、格雷码为无权码，8421 BCD为有权码。 【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。 【】9、逻辑变量的取值，１比０大。 【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。【】11、逻辑运算1+1=1 【】12、逻辑运算A+1+0=A 【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。 【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。 【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。【】16、AB A C BC AB A C ++=+ 【】17、逻辑函数表达式的化简结果是唯一的。 【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。 【】19、n个变量组成的最小项总数是2n个。 【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。 【】21、逻辑函数化简过程中的无关项一律按取值为0处理。 【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。【】23、TTL或非门的多余输入端可以接高电平。 【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。【】25、将三输入与非门中的两个输入端都接高电平，就可以实现非门功能。 【】26、基本的逻辑关系有与、或、非三种，其实现单元电路分别为与非门和或非门两种。【】27、CMOS门电路的输入电流大于TTL门电路的输入电流。 【】28、组合逻辑电路的基本组成单元是门电路。 【】29、组合电路没有记忆功能。 【】30、组合电路是一种具有记忆功能的逻辑电路。
数字电子技术实验总结心得
数字电子技术实验总结心得 数字电子技术是一门理论与实践密切相关的学科，如果光靠理论，我们就会学的头疼，如果借助实验，效果就不一样了，特别是数字电子技术实验，能让我们自己去验证一下书上的理论，自己去设计，这有利于培养我们的实际设计能力和动手能力。 通过数字电子技术实验, 我们不仅仅是做了几个实验,不仅要学会实验技术,更应当掌握实验方法，即用实验检验理论的方法,寻求物理量之间相互关系的方法,寻求最佳方案的方法等等，掌握这些方法比做了几个实验更为重要。 在数字电子技术实验中，我们可以根据所给的实验仪器、实验原理和一些条件要求,设计实验方案、实验步骤,画出实验电路图,然后进行测量,得出结果。 在数字电子技术实验的过程中，我们也遇到了各种各样的问题，针对出现的问题我们会采取相应的措施去解决，比如： 1、线路不通——运用逻辑笔去检查导线是否可用； 2、芯片损坏——运用芯片检测仪器检测芯片是否正常可用以及它的类型； 3、在一些实验中会使用到示波器，这就要求我们能够正确、熟悉地使用示波器，通过学习我们学会了如何调节仪器使波形便于观察，如何在示波器上读出相关参数，如在最
后的考试实验《555时基电路及其应用》中，我们能够读出多谐振荡器的Tpl、Tph和单稳态触发器的暂态时间Tw，还有有时是因为接入线的问题，此时可以通过换用原装线来解决。 同时，我们也得到了不少经验教训： 1、当实验过程中若遇到问题，不要盲目的把导线全部拆掉，然后又重新连接一遍，这样不但浪费时间，而且也无法达到锻炼我们动手动脑能力的目的。 此时，我们应该静下心来，冷静地分析问题的所在，有可能存在哪一环节，比如实验原理不正确，或是实验电路需要修正等等，只有这样我们的能力才能有所提高。 2、在实验过程中，要学会分工协作，不能一味的自己动手或是自己一点也不参与其中。 3、在实验过程中，要互相学习，学习优秀同学的方法和长处，同时也要学会虚心向指导老师请教，当然这要建立在自己独立思考过的基础上。 数字电子技术实验，有利于掌握知识体系与学习方法，有利于激发我们学习的主动性，增强自信心，有利于培养我们的创新钻研的能力，有利于书本知识技能的巩固和迁移。通过在数字电子技术实验中的实践，我收获了许多！
数字电路期末考试试卷及答案
2010-2011学年度第一学期 09级电子技术基础（数字部分）期末考试试卷 一、填空题（本大题共15小题，每空1分，总计30分） 1、 (127)10= ( )2= ( ) 8421BCD。 2、5个变量可构成个最小项，全体最小项之和为。 3、基本逻辑运算有、、 3种。 4、描述逻辑函数各个变量取值组合和函数值对应关系的表格叫。 5、3线—8线译码器74LS138处于译码状态时，当输入A2A1A0=011时，输出= 。 6、对于T触发器，当T= 时，触发器处于保持状态。 7、某计数器的输出波形如图1所示，该计数器是进制计数器。 CP Q 1 Q 2 Q （图1） 8、触发器有个稳定状态，用来寄存和。这种无外加触发信号时能维持原态不变的功能称功能。在外加触发信号作用下，触发器状态。 9、要完成二进制代码转换为十进制数，应选择的电路是：。 10、所谓计数器，是指能和输入脉冲个数的逻辑部件，它是利用触发器的功能来实现的。 11、对于JK触发器，若J=K，则可完成触发器的逻辑功能；若K= J，则可完成触发器的逻辑功能。 12、加法器是用来完成二进制数的加法运算的，它分为和。 13、用表示某些特定含义的代码就称为编码；而把的过程称为，它是编码的逆过程。 14、一个十进制加法计数器需要由个JK触发器组成。 15、3位二进制计数器累计脉冲个数为；4位二进制计数器累计脉冲个数为。 二、单项选择题（本大题共10小题，每小题2分，总计20分） 1、要将方波脉冲的周期扩展16倍，可采用：。 A、16进制计数器 B、十位二进制计数器 2、能实现串行数据变换成并行数据的是：。 A、编码器 B、译码器 C、移位寄存器 D、二进制计数器3、构成4位寄存器应选用个触发器。 A、2 B、4 C、6 D、8 4、对于由3个D触发器组成的单向移位寄存器，3位串行输入数码全部输入寄存器并全部串行输出，则所需要的移位脉冲的数量为。 A、12 B、6 C、3 D、2 5、具有“置0”、“置1”、“保持原状”、“状态翻新”，被称为全功能的触发器的是。 A、D触发器 B、T触发器 C、JK触发器 D、同步RS触发器 6、在触发脉冲作用下，每来一个触发脉冲，触发器的状态就翻转一次的触发器是：。 A、D触发器 B、T，触发器 C、JK触发器 D、同步RS触发器 7、对于基本RS触发器，若S=R=0，则。 A、Q=Q=0 B、Q=Q=1 C、Q=1，Q=0 D、Q=1，Q=0 8、存储8位二进制信息要个触发器。 A、2 B、4 C、6 D、8 9、对于一个共阳极型数码管，若译码器输出送数码管驱动的abcdefg=0000110，则显示的字符为。 A、2 B、3 C、E D、F 10、在下列逻辑电路中，不是组合逻辑电路的是：。 A、译码器 B、运算放大器 C、全加器 D、编码器 三、问答及作图题（本大题共4小题，每小题8分，共32分） 1、触发器的描述方法有哪些？请列举其中四种。 2、异步计数器在结构上有何特点？同步计数器在结构上有何特点？ 3、两个D触发器构成的电路如图二所示，设初态Q0=Q1=1，试画出在5个脉冲作用下Q0、 Q、Q1 、 1 Q端的输出波形。 CP （图二） Q Q Q1 CP 1 Q
数字电子技术基础学习总结
数字电子技术基础学习总结 光阴似箭，日月如梭。有到了这个学期的期末，对我来说又是一次对知识的大检查。 这学期总共学习了4章，分别是数字逻辑基础、逻辑门电路基础、组合逻辑电路、触发器。 在第一章学习数字逻辑基础包括模拟信号与数字信号、数字电路、数制、各种数制之间的转换和对应关系表、码制（BCD码、格雷码、ASCII码）、逻辑问题的描述（这个是重点）、逻辑函数的五种描述方法、逻辑函数的化简； 在数制里学习四种进制十进制、二进制、八进制、十六进制；十进制是逢十进一，二进制是逢二进一，在八进制中只是二进制的一种简便表示方法而已，它的规律是逢八近一，而十六进制有09ABCDEF十六个数码这个要记住和一些算法。 比如十进制的534，八进制为1026，过程为： 534/8=66,余数为6; 66/8=8,余数为2; 8/8=1,余数为0; 1/8=0,余数为1;
仍然是从下往上看这些余数，顺序写出，答案为1026 所以在数制的之间转换有5种转换，10和2转换（除2取余数法，如上题一样），10和8转换对整数除8取余，对小数点乘8取整。10和16转换对整数除16取余，对小数点乘16取整,2和8转换对应关系3位二进制对应1位八进制可看对应关系图。2和16转换4位二进制对应1位十六进制数，可看对应关系图。 在码制的学习中学习了3种码BCD码、格雷码、ASCII码。 BCD码：用4位二进制数来表示1位十进制数中的0~9这10个数码，简称BCD码，还有几个常用的BCD码：8421（常用）、5421、2421、余3。 如8421码321的8421码就是（查表） 3 2 1 0011 0010 0001 原因:0011=8x0+4x0+1x2+1x1=3 、 0010=8x0+4x0+2x1+1x0=2、0001=8x0+4x0+2x0+1x1=1； 格雷码：有两个特点1相邻性2循环性。
《数字电子技术》经典复习资料
《数字电子技术》复习 一、主要知识点总结和要求 1．数制、编码其及转换：要求：能熟练在10进制、2进制、8进制、16进制、8421BCD、格雷码之间进行相互转换。 举例1：（）10= ( )2= ( )16= ( )8421BCD 解：（）10= ( )2= ( )16= ( )8421BCD 2．逻辑门电路： (1)基本概念 1）数字电路中晶体管作为开关使用时，是指它的工作状态处于饱和状态和截止状态。 2）TTL门电路典型高电平为 V，典型低电平为 V。 3）OC门和OD门具有线与功能。 4）三态门电路的特点、逻辑功能和应用。高阻态、高电平、低电平。 5）门电路参数：噪声容限V NH或V NL、扇出系数N o、平均传输时间t pd。 要求：掌握八种逻辑门电路的逻辑功能；掌握OC门和OD门，三态门电路的逻辑功能；能根据输入信号画出各种逻辑门电路的输出波形。 举例2：画出下列电路的输出波形。
解：由逻辑图写出表达式为：C + = + Y+ =，则输出Y见上。 B A A C B 3．基本逻辑运算的特点： 与运算：见零为零，全1为1；或运算：见1为1，全零为零； 与非运算：见零为1，全1为零；或非运算：见1为零，全零为1； 异或运算：相异为1，相同为零；同或运算：相同为1，相异为零； 非运算：零变 1， 1 变零； 要求：熟练应用上述逻辑运算。 4. 数字电路逻辑功能的几种表示方法及相互转换。 ①真值表（组合逻辑电路）或状态转换真值表（时序逻辑电路）：是由变量的所有可能取值组合及其对应的函数值所构成的表格。 ②逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。 ③卡诺图：是由表示变量的所有可能取值组合的小方格所构成的图形。
数字电子技术实验心得
数字电子技术实验心得 Document number：PBGCG-0857-BTDO-0089-PTT1998
数字电子技术实验心得 这学期学了数字电子技术实验，让我了解到了更多知识，加深了对数字电子技术的理解。这是一门理论与实践密切相关的学科，能让我们自己去验证一下书上的理论，自己去设计，这有利于培养我们的实际设计能力和动手能力。 通过数字电子技术实验, 我们不仅仅是做了几个实验,不仅要学会实验技术,更应当掌握实验方法，即用实验检验理论的方法,寻求物理量之间相互关系的方法,寻求最佳方案的方法等等，掌握这些方法比做了几个实验更为重要。 在做实验前,一定要将课本上的知识吃透,因为这是做实验的基础,否则,在老师讲解时就会听不懂,这将使你在做实验时的难度加大,浪费做实验的宝贵时间.做 实验时,一定要亲力亲为,务必要将每个步骤,每个细节弄清楚,弄明白,实验后,还要复习,思考,这样,你的印象才深刻,记得才牢固,否则,过后不久你就会忘得一干二净,这还不如不做.做实验时,老师还会根据自己的亲身体会,将一些课本上没有的知 识教给我们,拓宽我们的眼界,使我们认识到这门课程在生活中的应用是那么的广泛. 我也学习到一些经验： 1、如果发现了实验中问题所在，此时，我们应该静下心来，冷静地分析问题的所在，有可能存在哪一环节，比如实验原理不正确，或是实验电路需要修正等等，只有这样我们的能力才能有所提高。不要盲目的把导线全部拆掉，然后又重新连接一遍，这样不但浪费时间，而且也无法达到锻炼我们动手动脑能力的目的。
2、在实验过程中，我们也要学会分工协作，不能一味的我行我素或是自己一点也不参与其中。 3、在实验过程中，要互相学习，学习优秀同学的方法和长处，同时也要学会虚心向指导老师请教，当然这要建立在自己独立思考过的基础上。 在实验的过程中我们要培养自己的独立分析问题，和解决问题的能力。培养这种能力的前题是你对每次实验的态度。数字电子技术实验，有利于掌握知识体系与学习方法，有利于激发我们学习的主动性，增强自信心，有利于培养我们的创新钻研的能力，有利于书本知识技能的巩固和迁移。我们认为，在这学期的实验中，在收获知识的同时，还收获了阅历，收获了成熟，在此过程中，我们通过查找大量资料，请教老师，以及不懈的努力，不仅培养了独立思考、动手操作的能力，在各种其它能力上也都有了提高。这也是人生中美好的经历，让我感受到大学的更高一层次。更重要的是，在实验课上，我们学会了很多学习的方法。而这是日后最实用的，真的是受益匪浅。要面对社会的挑战，只有不断的学习、实践，再学习、再实践。 通信1403 万军
数字电路期末试卷
2015-2016年第一学年度 汕尾市职业技术学校电子线路期末考试(开卷) 班级___________ 姓名__________ 分数__________ 一选择题（本大题共十道小题，每小题2分） 1、模拟电路中晶体管大多工作于( )。 A．放大状态 B.截止状态 C.击穿状态 D.饱和状态 2、当逻辑函数有n个变量时，共有( )个变量取值组合？ A. n B. 2n C. n2 D. 2n 3、十进制数25用8421BCD码表示为( )。 A、10 101 B、0010 0101 C、100101 D、100101 4、下列逻辑式中，正确的逻辑公式是( )。 A．A+B=A B B. A+B=A B + C. A+B=AB D. A+= 00 5、二输入端的与非门，其输入端为A、B，输出端为Y,则其表达式Y= （）。 A、AB B、AB C、B A+D、A+B 6、逻辑式A+BC=( )。 A .A+ B B.A+ C C.（A+B）（A+C） D.B+C 7、辑电路如图示，其逻辑式为( )。 A.F=A+BC B、F=A B C ?+ C、F=A B C ++D、F=A·BC
1 1& ≥1 1F A B C 8、一个T触发器，在T=0时，加上时钟脉冲，则触发器（）。 A、保持原态 B、置0 C、置1 D、翻转 9、欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是 （）。 A、5 B、6 C、8 D、43 10、下列电路中，不属于组合逻辑电路的是( ) A．译码器B．全加器 C．寄存器 D．编码器 二填空题（本大题共十小题每小题2分） 1、数字信号的特点是在上和上都是断续变化的，其高电平和低电平 常用和来表示。 2、OC门的输出端可并联使用，实现________功能；三态门可用来实现 ______________。 3、(35)10 =（）2 = ( )8421BCD 4、基本逻辑运算有________、________、________3种。 5、在RS、JK、T和D触发器中，_____触发器的逻辑功能最多。 6、组合电路由________________构成，它的输出只取决于_ ________________ 而与原状态无关。
数字电子技术总结复习
数字电子技术总结复习集团档案编码：[YTTR-YTPT28-YTNTL98-UYTYNN08]
《数字电子技术》复习 一、主要知识点总结和要求 1．数制、编码其及转换：要求：能熟练在10进制、2进制、8进制、16进制、8421BCD、格雷码之间进行相互转换。 举例1：（）10= ( )2= ( )16= ( )8421BCD 解：（）10= ( )2= ( )16= ( )8421BCD 2．逻辑门电路： (1)基本概念 1）数字电路中晶体管作为开关使用时，是指它的工作状态处于饱和状态和截止状态。 2）TTL门电路典型高电平为 V，典型低电平为 V。 3）OC门和OD门具有线与功能。 4）三态门电路的特点、逻辑功能和应用。高阻态、高电平、低电平。 5）门电路参数：噪声容限V NH或V NL、扇出系数N o、平均传输时间t pd。 要求：掌握八种逻辑门电路的逻辑功能；掌握OC门和OD门，三态门电路的逻辑功能；能根据输入信号画出各种逻辑门电路的输出波形。 举例2：画出下列电路的输出波形。 解：由逻辑图写出表达式为：C + = =，则输出Y见上。 + Y+ A A B B C 3．基本逻辑运算的特点： 与运算：见零为零，全1为1；或运算：见1为1，全零为零； 与非运算：见零为1，全1为零；或非运算：见1为零，全零为1； 异或运算：相异为1，相同为零；同或运算：相同为1，相异为零；
非运算：零变 1， 1 变零； 要求：熟练应用上述逻辑运算。 4. 数字电路逻辑功能的几种表示方法及相互转换。 ①真值表（组合逻辑电路）或状态转换真值表（时序逻辑电路）：是由变量的所有可能取值组合及其对应的函数值所构成的表格。 ②逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。 ③卡诺图：是由表示变量的所有可能取值组合的小方格所构成的图形。 ④逻辑图：是由表示逻辑运算的逻辑符号所构成的图形。 ⑤波形图或时序图：是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。 ⑥状态图（只有时序电路才有）：描述时序逻辑电路的状态转换关系及转换条件的图形称为状态图。 要求：掌握这五种（对组合逻辑电路）或六种（对时序逻辑电路）方法之间的相互转换。 5．逻辑代数运算的基本规则 ①反演规则：对于任何一个逻辑表达式Y，如果将表达式中的所有“·”换成 “＋”，“＋”换成“·”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，那么所得到的表达式就是函数Y的反函数Y（或称补函数）。这个规则称为反演规则。 ②对偶规则：对于任何一个逻辑表达式Y，如果将表达式中的所有“·”换成“＋”，“＋”换成“·”，“0”换成“1”，“1”换成“0”，而变量保持