两级运放
福州大学物信学院
《模拟集成电路设计》
课内实验报告
实验题目：二级运放的设计
组别：第 2 组
姓名：
学号：
同组姓名：
系别：物理与信息工程学院
专业：微电子科学与工程
年级：2013
指导老师：
实验时间：2015年12月18日
一、实验目的
1.学习运放中管子尺寸的设计
2.学习运放组成的线性反馈系统的稳定性和频率补偿
3.学会稳定性判据和相位裕度的概念
二、实验器材
实验软件：Hspice
实验工艺： 2.5V 0.25um MOS工艺模型
三、实验内容
1.设计一个运放，使其直流增益≥60dB,单位增益负反馈相位裕度≥450（输出端接1PF 电容负载），电路图结构如图一所示
2.设计好符合要求的运放后，把图一画在实验报告上，并标明W,L,M（管子个数）、Iref、Cc 的值
3.把VdB（V out）和VP(V out)的曲线画在实验报告上，并求出所设计运放的实际单位增益负反馈的相位裕度。
注：1. 在网表中，可把Cc 放在结点A 与V out 之间。若需补偿右半平面零点时，可加电阻R 与Cc 串联。
2.网表中Vdd，C0，L0，CL 不能改变值外，其余尺寸都需自己设计
3.设计的值Iref≤10uA,Cc≤5PF。
4. M1 和M2 的个数M 为偶数
5. M3 和M4 的个数M 为偶数
四、实验仿真波形及原理分析
1、设计思路：
（1）首先分配好各个支路的电流，和各个管子的过驱动电压，求得各个管子尺寸，先将增益做到60dB 。
（2） 考虑到过驱动电压对输出摆幅的影响，假定各个管子的过驱动电压都约为
150mv ，并且共源级的本征增益D
D D I I I wL cox u cox u r g n 1L w n o m ≈=λ，因此电流不宜太大，否则增益将下降，设REF I =5uA ，即流过M8、M7、M6、M5的电流都为5uA ，而设计要求M1、M2、M3、M4的个数均为偶数，于是就假定这四个管子都分别并联2个，可得流过每个管子的电流为1.25uA 。
（3）根据（2）的分析结果，通过计算求得相应尺寸。但是发现M1~M4管子宽长比过小，甚至小于1。因此M7并联上2个，使M1~M4,M7电流翻倍。此时再次计算，并将M1~M4的L 均设为0.5um ，以使W · L 最大，提高增益。
（4）至此进行仿真，发现增益达到61.9dB ，满足增益要求
（5）测量相位裕度，发现不满足要求，并进行密勒补偿，使用spice 扫描语句找出最佳的补偿电容和电阻。
最终得到下图的尺寸和补偿电容与电阻。
2、分析lis文件：
从图中可发现各个管子的过驱动电压均在150mv左右，并且管子都处于饱和区，并且M5的直流工作点VDS=1.2v，上下可摆动的电压总幅度有2.4v左右，并且由于给各个支路的电流分配电流相对较小，因此功耗也较小，约为5uw。
3、相位裕度分析：
使用hsipce的.measures语句对相位裕度进行测量，选定在补偿电容为4pf时扫描出最适合的补偿电阻，以消除密勒补偿带来的零点，分析如下：
从图中找到增益交点为0dB时对应的相位为-120.1298度，因此选定补偿电容和电阻为4pf和13k欧。
4、图形分析：
图一相频特性随电阻的变化而变化图
图二幅频特性随电容的变化图
图三最佳补偿电容和电阻图
图一是相频特性随电阻的变化图，我们知道密勒补偿引入零点，因此添加一个阻值进行抵消，
图中不同的曲线代表不同电阻，当零点渐渐被抵消后相位下降就会比较缓慢。
图二是幅频特性随电容的改变而改变，在两级之间接入电容，并且随着主、电容的增加，使主级点靠近原点，使相位裕度更加符合，这是密勒补偿使电路极点分裂的特性。从图中还可发现主级点就在第一级的输出结点处。
如图三所示，电路在低频时，电压增益大于60dB ，增益交点如图光标所示，选定最佳补偿电容和电阻4pf 和13k 欧姆，对应的相位裕度PM ?=??≈60120-180。
五、 实验总结
1、在设计完电路尺寸后应先估计电路的极点分布，再考虑进行密勒补偿是否合理，否则会使相位裕度偏离我们的标准。要想使用密勒补偿就需要使第一级的结点处向地看去的电阻和电容乘积要比输出结点处大。
2、使用密勒补偿会出现极点分裂，使系统更稳定，带宽也越高。
3、通过理论计算，当m5
g 1z ≈R =12.2k Ω时零点会被消除，即移动到无穷远处，正好和实验仿真的13k Ω差不多一致。
运放差分放大电路
差分放大电路 一. 实验目的: 1． 掌握差分放大电路的基本概念； 2． 了解零漂差生的原理与抑制零漂的方法； 3． 掌握差分放大电路的基本测试方法。 二. 实验原理: 1. 由运放构成的高阻抗差分放大电路 图为高输入阻抗差分放大器,应用十分广泛.从仪器测量放大器,到特种测量放大器,几乎都能见到其踪迹。 从图中可以看到A1、A2两个同相运放电路构成输入级，在与差分放大器A3串联组成三运放差分防大电路。电路中有关电阻保持严格对称,具有以下几个优点: (1)A1和A2提高了差模信号与共模信号之比,即提高了信噪比; (2)在保证有关电阻严格对称的条件下,各电阻阻值的误差对该电路的共模抑制比K CMRR 没有影响; (3)电路对共模信号几乎没有放大作用,共模电压增益接近零。 因为电路中R1=R2、 R3=R4、 R5=R6 ，故可导出两级差模总增益为： 3 5P 1p i2i1o vd R R R 2R R u u u A ???? ??+-=-= 通常，第一级增益要尽量高，第二级增益一般为1~2倍，这里第一级选择100倍，第二级为1倍。则取R3=R4=R5=R6=10K Ω,要求匹配性好，一般用金属膜精密电阻，阻值可在10K Ω~几百K Ω间选择。则 A vd =(R P +2R 1)/R P 先定R P ，通常在1K Ω~10K Ω内，这里取R P ＝1K Ω，则可由上式求得R 1=99R P /2=49.5K Ω 取标称值51K Ω。通常R S1和R S2不要超过R P /2，这里选R S1＝ R S2＝510，用于保护运放输入级。 A1和A2应选用低温飘、高K CMRR 的运放，性能一致性要好。 三. 实验内容 1． 搭接电路 2． 静态调试
CMOS二级运算放大器设计
CMOS二级运算放大器设计 （东南大学集成电路学院） 一．运算放大器概述 运算放大器是一个能将两个输入电压之差放大并输出的集成电路。运算放大器是模拟电子技术中最常见的电路，在某种程度上，可以把它看成一个类似于BJT 或FET 的电子器件。它是许多模拟系统和混合信号系统中的重要组成部分。 它的主要参数包括：开环增益、单位增益带宽、相位阈度、输入阻抗、输入偏流、失调电压、漂移、噪声、输入共模与差模范围、输出驱动能力、建立时间与压摆率、CMRR、PSRR以及功耗等。 二．设计目标 1.电路结构 最基本的COMS二级密勒补偿运算跨导放大器的结构如图所示。主要包括四部分：第一级输入级放大电路、第二级放大电路、偏置电路和相位补偿电路。 图两级运放电路图 2.电路描述 电路由两级放大器组成，M1~M4构成有源负载的差分放大器，M5提供该放大器的工作电流。M6、M7管构成共源放大电路，作为运放的输出级。M6 提供给M7 的工作电流。M8~M13组成的偏置电路，提供整个放大器的工作电流。相位补偿电路由M14和Cc构成。M14工作在线性区，可等效为一个电阻，与电容Cc一起跨接在第二级输入输出之间，构成RC密勒补偿。 3.设计指标 两级运放的相关设计指标如表1。
表1 两级运放设计指标 三．电路设计 第一级的电压增益： )||(422111o o m m r r g R G A == 第二级电压增益： )||(766222o o m m r r g R G A =-= 所以直流开环电压增益： )||)(||(76426221o o o o m m o r r r r g g A A A -== 单位增益带宽： c m O C g A GBW π2f 1 d == 偏置电流： 2 13 122121)/()/()/(2??? ? ??-=L W L W R L W KP I B n B 根据系统失调电压： 7 5 6463)/()/(21)/()/()/()/(L W L W L W L W L W L W == 转换速率： ? ?? ???-=L DS DS C DS C I I C I SR 575,min 相位补偿： 12.1)/()/()/()/(1 61311 146 6+== m m m C g g L W L W L W L W g R
运放的应用实例和设计指南
1.1运放的典型设计和应用 1.1.1运放的典型应用 运放的基本分析方法：虚断，虚短。对于不熟悉的运放应用电路，就使用该基本分析方法。 运放是用途广泛的器件，接入适当的反馈网络，可用作精密的交流和直流放大器、有源滤波器、振荡器及电压比较器。 1) 运放在有源滤波中的应用 图有源滤波 上图是典型的有源滤波电路（赛伦-凯电路，是巴特沃兹电路的一种）。有源滤波的好处是可以让大于截止频率的信号更快速的衰减，而且滤波特性对电容、电阻的要求不高。 该电路的设计要点是：在满足合适的截止频率的条件下，尽可能将R233和R230的阻值选一致，C50和C201的容量大小选取一致（两级RC电路的电阻、电容值相等时，叫赛伦凯电路），这样就可以在满足滤波性能的情况下，将器件的种类归一化。 其中电阻R280是防止输入悬空，会导致运放输出异常。 滤波最常用的3种二阶有源低通滤波电路为 巴特沃兹，单调下降，曲线平坦最平滑； 切比雪夫，迅速衰减，但通带中有纹波； 贝塞尔（椭圆），相移与频率成正比，群延时基本是恒定。 二阶有源低通滤波 电路的画法和截止频率 2) 运放在电压比较器中的应用 图电压比较 上图是典型信号转换电路，将输入的交流信号，通过比较器LM393，将其转化为同频率的方波信号（存在反相，让软件处理一下就可以），该电路在交流信号测频中广泛使用。 该电路实际上是过零比较器和深度放大电路的结合。 将输出进行（1+R292/R273）倍的放大，放大倍数越高，方波的上升边缘越陡峭。 该电路中还有一个关键器件的阻值要注意，那就是R275，R275决定了方波的上升速度。 3) 恒流源电路的设计
如图所示，恒流原理分析过程如下： U5B （上图中下边的运放）为电压跟随器，故V4 V1=; 由运算放大器的虚短原理，对于运放U4A （上图中上边的运放）有： V5 V3=； 而 () 421 2020 V4-Vref V5V R R R ++? =； ()019 1819 0-V2 V3++?=R R R ; 有以上等式组合运算得：Vref V1 V2=- 当参考电压Vref 固定为时，电阻R30为Ωk ,电流恒定输出。 该恒流源电路可以设计出其他电流的恒流源，其基本思路就是：所有的电阻都需要采用高精度电阻，且阻值一致，用输入的参考电压（用专门的参考电压芯片）比上阻值，就是获得的输出电流。 但在实际使用中，为了保护恒流源电路，一般会在输出端串一只二极管和一只电阻，这样做的好处第一是防止外界的干扰会进入恒流源电路，导致恒流源电路的损坏，二是可以防止外界负载短路时，不至于对恒流源电路造成损坏。
差分运放
差分接法:差分放大电路（图3.8a.4）的输入信号是从集成运放的反相和同相输入端引入，如果反馈电阻RF等于输入端电阻R1 ，输出电压为同相输入电压减反相输入电压，这种电路也称作减法电路。 图3.8a.4 差分放大电路 差分放大器 如图所示，通过采用两个输入，该差分放大器产生的输出等于U1和U2之差乘以增益系数
运算放大器的单电源供电方法 梦兰 大部分运算放大器要求双电源(正负电源)供电，只有少部分运算放大器可以在单电源供电状态下工作，如LM358(双运放)、LM324(四运放)、CA3140(单运放)等。需要说明的是，单电源供电的运算放大器不仅可以在单电源条件下工作，也可在双电源供电状态下工作。例如，LM324可以在、+5～+12V单电源供电状态下工作，也可以在+5～±12V双电源供电状态下工作。 在一些交流信号放大电路中，也可以采用电源偏置电路，将静态直流输出电压降为电源电压的一半，采用单电源工作，但输入和输出信号都需要加交流耦合电容，利用单电源供电的反相放大器如图1(a)所示，其运放输出波形如图1(b)所示。 该电路的增益Avf＝－RF／R1。R2＝R3时，静态直流电压Vo(DC)＝1／2Vcc。耦合电容Cl和C2的值由所需的低频响应和电路的输入阻抗(对于C1)或负载(对于C2)来确定。Cl及C2可由下式来确定：C1＝1000／2πfoRl(μF)；C2＝1000／2πfoRL(μF)，式中，fo是所要求最低输入频率。若R1、RL单位用kΩ，fO用Hz，则求得的C1、C2单位为μF。一般来说，R2＝R3≈2RF。 图2是一种单电源加法运算放大器。该电路输出电压Vo＝一RF(V1／Rl十V2／R2十V3／R3)，若R1＝R2＝R3＝RF，则Vo＝一(V1十V2十V3)。需要说明的是,采用单电源供电是要付出一定代价的。它是个甲类放大器，在无信号输入时，损耗较大。
CMOS 两级运放设计
CMOS 两级运放的设计 1设计指标 在电源电压0-5V,采用0.5um上华CMOS工艺。完成以下指标： 2电路分析 2.1 电路图 2.2电路原理分析
两级运算放大器的电路结构如图1.1所示，偏置电路由理想电流源和M8组成。M8将电流源提供的电流转换为电压，M8和M5组成电流镜，M5将电压信号转换为电流信号。输入级放大电路由 M1～M5 组成。M1 和M2 组成PMOS 差分输入对，差分输入与单端输入相比可以有效抑制共模信号干扰；M3、M4 电流镜为有源负载，将差模电流恢复为差模电压。；M5 为第一级提供恒定偏置电流，流过M1，2的电流与流过M3,4的电流 1,23,45/2 d d d I I I ==。输出级放大电路 由M6、M7 组成。M6 将差分电压信号转换为电流，而M7 再将此电流信号转换为电压输出。M6 为共源放大器，M7 为其提供恒定偏置电流同时作为第二级输出负载。相位补偿电路由Cc 构成，构成密勒补偿。 3 性能指标分析 3.1 直流分析 由于第一级差分输入对管M1和M2相同，有 第一级差分放大器的电压增益为： 1 124m v ds ds g A g g -= + 第二极共源放大器的电压增益为 6 267 m v ds ds g A g g -= + 所以二级放大器的总的电压增益为 1626 1224675246672()()m m m m v v v ds ds ds ds g g g g A A A g g g g I I λλλλ=== ++++ 3.2频率特性分析 设1C 为第一级输出节点到地的总电容，有 1 2 2446GD DB GD DB GS C C C C C C =++++ 设2C 表示第二级输出节点与地之间的总电容，有 2 6 77DB DB GD L C C C C C =+++
采用折叠式结构的两级全差分运算放大器的设计
目录 1. 设计指标 (1) 2. 运算放大器主体结构的选择 (1) 3. 共模反馈电路（CMFB）的选择 (1) 4. 运算放大器设计策略 (2) 5. 手工设计过程 (2) 5.1 运算放大器参数的确定 (2) 5.1.1 补偿电容Cc和调零电阻的确定 (2) 5.1.2 确定输入级尾电流I0的大小和M0的宽长比 (3) 5.1.3 确定M1和M2的宽长比 (3) 5.1.4确定M5、M6的宽长比 (3) 5.1.5 确定M7、M8、M9和M10宽长比 (3) 5.1.6 确定M3和M4宽长比 (3) 5.1.7 确定M11、M12、M13和M14的宽长比 (4) 5.1.8 确定偏置电压 (4) 5.2 CMFB参数的确定 (4) 6. HSPICE仿真 (5) 6.1 直流参数仿真 (5) 6.1.1共模输入电压范围（ICMR） (5) 6.1.2 输出电压范围测试 (6) 6.2 交流参数仿真 (6) 6.2.1 开环增益、增益带宽积、相位裕度、增益裕度的仿真 (6) 6.2.2 共模抑制比（CMRR）的仿真 (7) 6.2.3电源抑制比（PSRR）的仿真 (8) 6.2.4输出阻抗仿真 (9) 6.3瞬态参数仿真 (10) 6.3.1 转换速率（SR） (10) 6.3.2 输入正弦信号的仿真 (11) 7. 设计总结 (11) 附录（整体电路的网表文件） (12)
采用折叠式结构的两级全差分运算放大器的设计 1. 设计指标 5000/ 2.5 2.551010/21~22v DD SS L out dias A V V V V V V GB MHz C pF SR V s V V ICMR V P mW μ>==?== >=±=?≤的范围 2. 运算放大器主体结构的选择 图1 折叠式共源共栅两级运算放大器 运算放大器有很多种结构，按照不同的标准有不同的分类。从电路结构来看, 有套筒 式共源共栅、折叠式共源共栅、增益提高式和一般的两级运算放大器等。本设计采用的是如图1所示的折叠式共源共栅两级运算放大器，采用折叠式结构可以获得很高的共模输入电压范围，与套筒式的结构相比，可以获得更大的输出电压摆幅。 由于折叠式共源共栅放大器输出电压增益没有套筒式结构电压增益那么高，因此为了得到更高的增益，本设计采用了两级运放结构，第一级由M0-M10构成折叠式共源共栅结构，第二级由M11-M14构成共源级结构，既可以提高电压的增益，又可以获得比第一级更高的输出电压摆幅。 为了保证运放在闭环状态下能稳定的工作，本设计通过米勒补偿电容Cc 和调零电阻Rz 对运放进行补偿，提高相位裕量！ 另外，本文设计的是全差分运算放大器，与单端输出的运算放大器相比较，可以获得更高的共模抑制比，避免镜像极点及输出电压摆幅。 3. 共模反馈电路（CMFB ）的选择 由于采用的是高增益的全差分结构，输出共模电平对器件的特性和失配相当敏感，而且不能通过差动反馈来达到稳定，因此，必须增加共模反馈电路（CMFB ）来检测两个输出端
差分运算放大器基本知识
一．差分信号的特点： 图1 差分信号 1.差分信号是一对幅度相同，相位相反的信号。差分信号会以一个共模信号 V ocm 为中心，如图1所示。差分信号包含差模信号和公模信号两个部分， 差模与公模的定义分别为：Vdiff=(V out+-V out- )/2，Vocm=(V out+ +V out- )/2。 2.差分信号的摆幅是单端信号的两倍。如图1，绿色表示的是单端信号的摆 幅，而蓝色表示的是差分信号的摆幅。所以在同样电源电压供电条件下，使用差分信号增大了系统的动态范围。 3.差分信号可以抑制共模噪声，提高系统的信噪比。In a differential system, keeping the transport wires as close as possible to one another makes the noise coupled into the conductors appear as a common-mode voltage. Noise that is common to the power supplies will also appear as a common-mode voltage. Since the differential amplifier rejects common-mode voltages, the system is more immune to external noise. 4.差分信号可以抑制偶次谐波，提高系统的总谐波失真性能。 Differential systems provide increased immunity to external noise, reduced even-order harmonics, and twice the dynamic range when compared to signal-ended system. 二．分析差分放大器电路 图2.差分放大器电路分析图
全差分运算放大器设计
全差分运算放大器设计 岳生生（200403020126） 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下： ?直流增益：>80dB ?单位增益带宽：>50MHz ?负载电容：＝5pF ?相位裕量：>60度 ?增益裕量：>12dB ?差分压摆率：>200V/us ?共模电压：2.5V (VDD=5V) ?差分输入摆幅：>±4V 二、运放结构选择
运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的,DSAT N V 之和小于0.5V ，输出端的所有PMOS 管的,DSAT P V 之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该 要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 三、性能指标分析 1、 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 11 1357 113 51 3 57 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=-+ 第二级增益 9 2 2 9112 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=- + 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r = = ≥++ 2、 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ：
实验课7 全差分运放的仿真方法
CMOS模拟集成电路 实验报告
实验课7 全差分运放的仿真方法 目标： 1、了解全差分运放的各项指标 2、掌握全差分运放各项指标的仿真方法,对全差分运放的各指标进行仿真，给出各指标的 仿真结果。 本次实验课使用的全差分运放 首先分析此电路图，全差分运算放大器是一种具有差分输入，差分输出结构的运算放大器。其相对于单端输出的放大器具有一些优势：因为当前的工艺尺寸在减少，所以供电的电源电压越来越小，所以在供电电压很小的情况下，单端输出很难理想工作，为了电路有很大的信号摆幅，采用类似上图的全差分运算放大器，其主要由主放大器和共模反馈环路组成。 1、开环增益的仿真 得到的仿真图为
1.开环增益：首先开环增益计算方法是低频工作时(<200Hz) ，运放开环放大倍数；通过仿真图截点可知增益为73.3db。 2.增益带宽积：随着频率的增大，A0会开始下降，A0下降至0dB 时的频率即为GBW，所以截取其对应增益为0的点即可得到其增益带宽积为1.03GB。 3.相位裕度：其计算方法为增益为0的时候对应的VP的纵坐标，如图即为-118，则其相位裕度为-118+180=62，而为保证运放工作的稳定性，当增益下降到0dB 时，相位的移动应小于180 度，一般取余量应大于60度，即相位的移动应小于120 度；所以得到的符合要求。 在做以上仿真的时候，关键步骤 在于设定VCMFB，为了得到大的增益，并且使相位裕度符合要求，一直在不停地改变VCMFB，最初只是0.93,0.94,0.95的变化，后来发现增益还是远远不能满足要求，只有精确到小数点后4为到5位才能得到大增益。 2.CMRR 的仿真 分析此题可得共模抑制比定义为差分增益和共模增益的比值，它反映了一个放大器对于共模信号和共模噪声的抑制能力。因此需要仿真共模增益和差分增益。可以利用两个放大器，一 个连成共模放大，一个连成差模放大，
运放的应用实例和设计指南
1.1运放的典型设计和应用 1.1.1 运放的典型应用 运放的基本分析方法：虚断，虚短。对于不熟悉的运放应用电路，就使用该基本分析方法。 运放是用途广泛的器件，接入适当的反馈网络，可用作精密的交流和直流放大器、 有源滤波器、 振荡器及电压比较器。 1）运放在有源滤波中的应用 图5.2有源滤波 上图是典型的有源滤波电路（赛伦 -凯 电路，是巴特沃兹电路的一种） 让大于截止频率的信号更快速的衰减，而且滤波特性对电容、电阻的要求不高。 该电路的设计要点是：在满足合适的截止频率的条件下，尽可能将 R233和R230的阻值选一 致，C50和C201的容量大小选取一致（两级 RC 电路的电阻、电容值相等时，叫赛伦凯电路） ，这 样就可以在满足滤波性能的情况下，将器件的种类归一化。 其中电阻 R280是防止输入悬空，会导致运放输出异常。 滤波最常用的3种二阶有源低通滤波电路为 巴特沃兹，单调下降，曲线平坦最平滑； 切比雪夫，迅速衰减，但通带中有纹波； 贝塞尔（椭圆），相移与频率成正比，群延时基本是恒定。 2）运放在电压比较器中的应用 。有源滤波的好处是可以 二阶有源低通滤波 电路的画法和截止频率 +5VA +3.3V
图5.3电压比较 上图是典型信号转换电路，将输入的交流信号，通过比较器 LM393，将其转化为同频率的方波 信号（存在反相，让软件处理一下就可以） ，该电路在交流信号测频中广泛使用。 该电路实际上是过零比较器和深度放大电路的结合。 将输出进行（1+R292/R273 ）倍的放大，放大倍数越高，方波的上升边缘越陡峭。 该电路中还有一个关键器件的阻值要注意，那就是 R275，R275决定了方波的上升速度。 3）恒流源电路的设计 如图所示，恒流原理分析过程如下: U5B （上图中下边的运放）为电压跟随器，故 V1 V4； 由运算放大器的虚短原理，对于运放 U4A （上图中上边的运放）有： V3 V5； 而 V5 Vref-V4?R20R 20 R 21 V 4 ； 有以上等式组合运算得： V2 V1 Vref 当参考电压 Vref 固定为1.8V 时，电阻R30为3.6 k ,电流恒定输出0.5mA 。 该恒流源电路可以设计出其他电流的恒流源，其基本思路就是： 所有的电阻都需要采用高精度 电阻，且阻值一致，用输入的参考电压（用专门的参考电压芯片）比上阻值，就是获得的输出电流 但在实际使用中，为了保护恒流源电路，一般会在输出端串一只二极管和一只电阻，这样做的 好处第一是防止外界的干扰会进入恒流源电路，导致恒流源电路的损坏，二是可以防止外界负载短 路时，不至于对恒流源电路造成损坏。 V3 V2 - 0 ? R 19 /R18 R 19 0; use TLC2272AIO
运放差分放大电路原理知识介绍
差分放大电路 （1）对共模信号的抑制作用 差分放大电路如图所示。 特点：左右电路完全对称。 原理：温度变化时，两集电极电流增量相等，即C2C1I I ?=?，使集电极电压变化量相等，CQ2CQ1V V ?=?，则输出电压变化量0C2C1O =?-?=?V V V ，电路有效地抑制了零点漂移。若电源电压升高时，仍有0C2C1O =?-?=?V V V ，因此，该电路能有效抑制零漂。 共模信号：大小相等，极性相同的输入信号称为共模信号。 共模输入：输入共模信号的输入方式称为共模输入。 （2）对差模信号的放大作用 基本差分放大电路如图。 差模信号：大小相等，极性相反的信号称为差模信号。 差模输入：输入差模信号的输入方式称为差模输入。 在图中， I 2I 1I 2 1 v v v = -=， 放大器双端输出电压 差分放大电路的电压放大倍数为 可见它的放大倍数与单级放大电路相同。 （3）共模抑制比 共模抑制比CMR K ：差模放大倍数d v A 与共模放大倍数c v A 的比值称为共模抑制比。 缺点：第一，要做到电路完全对称是十分困难的。第二，若需要单端输出，输出端的零点漂移仍能存在，因而该电路抑制零漂的优点就荡然无存了。 改进电路如图（b ）所示。在两管发射极接入稳流电阻e R 。使其即有高的差模放大 倍数，又保持了对共模信号或零漂强抑制能力的优点。 在实际电路中，一般都采用正负两个电源供电，如图所示（c ）所示。 差分放大电路 一. 实验目的: 1． 掌握差分放大电路的基本概念； 2． 了解零漂差生的原理与抑制零漂的方法； 3． 掌握差分放大电路的基本测试方法。 二. 实验原理: 1. 由运放构成的高阻抗差分放大电路 图为高输入阻抗差分放大器,应用十分广泛.从仪器测量放大器,到特种测量放大器,几乎都能见到其踪迹。
全差分运算放大器设计
全差分运算放大器设计 岳生生（0126） 一、设计指标 以上华CMOS 工艺设计一个全差分运算放大器，设计指标如下： 直流增益：>80dB 单位增益带宽：>50MHz 负载电容：＝5pF 相位裕量：>60度 增益裕量：>12dB 差分压摆率：>200V/us 共模电压：(VDD=5V) 差分输入摆幅：>±4V 运放结构选择
运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的 ,DSAT N V 之和小于，输出端的所有PMOS 管的 ,DSAT P V 之和也必须小于。对于单 级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 性能指标分析 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 1 1 1 3 5 7 1 1 3 5 1 3 5 7 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=- +P 第二级增益9 2 2 9 11 2 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=-+P 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r == ≥++ 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ： 1）、输入级： max 1max |2| Cc out DS C C d SR dt I v I C C = = = 单位增益带宽1m u C g C ω= ，可以得到 1m C u g C ω =
差分运放运算放大器
图3.8a.4 差分放大电路 差分放大器 如图所示，通过采用两个输入，该差分放大器产生的输出等于U1和U2之差乘以增益系数 运算放大器的单电源供电方法 大部分运算放大器要求双电源(正负电源)供电，只有少部分运算放大器可以在单电源供电状态下工作，如LM358(双运放)、LM324(四运放)、CA3140(单运放)等。需要说明的是，单电源供电的运算放大器不仅可以在单电源条件下工作，也可在双电源供电状态下工作。例如，LM324可以在、+5～+12V单电源供电状态下工作，也可以在+5～±12V双电源供电状态下工作。 在一些交流信号放大电路中，也可以采用电源偏置电路，将静态直流输出电压降为电源电压的一半，采用单电源工作，但输入和输出信号都需要加交流耦合电容，利用单电源供电的反相放大器如图1(a)所示，其运放输出波形如图1(b)所示。 该电路的增益Avf＝－RF／R1。R2＝R3时，静态直流电压Vo(DC)＝1／2Vcc。耦合电容Cl和C2的值由所需的低频响应和电路的输入阻抗(对于C1)或负载(对于C2)来确定。Cl及C2可由下式来确定：C1＝1000／2πfoRl(μF)；C2＝1000／2πfoRL(μF)，式中，fo是所要求最低输入频率。若R1、RL单位用kΩ，fO用Hz，则求得的C1、C2单位为μF。一般来说，R2＝R3≈2RF。 图2是一种单电源加法运算放大器。该电路输出电压Vo＝一RF(V1／Rl十V2／R2十V3／R3)，若R1＝R2＝R3＝RF，则Vo＝一(V1十V2十V3)。需要说明的是,采用单电源供电是要付出一定代价的。它是个甲类放大器，在无信号输入时，损耗较大。 思考题(1)图3是一种增益为10、输入阻抗为10kΩ、低频响应近似为30Hz、驱动负载为1kΩ的单电源反相放大器电路。该电路的不失真输入电压的峰—峰值是多少呢?(提示：一般运算放大器的典型输入、输
两级CMOS运算放大器的设计与spectrum仿真
LAB2 两级CMOS 运算放大器的设计 V SS vout iref 图 1两级CMOS 运算放大器 一：基本目标： 参照《CMOS 模拟集成电路设计第二版》p223.例设计一个CMOS 两级放大器，满足以下指标： 5000/(74)v A V V db = 2.5DD V V = 2.5SS V V =- 5GB MHz = 10L C pF = 10/SR V s μ> out V V ±范围=2 1~2ICMR V =- 2diss P mW ≤ 相位裕度：60o 为什么要使用两级放大器，两级放大器的优点： 单级放大器输出对管产生的小信号电流直接流过输出阻抗，因此单级电路增益被抑制在输出对管的跨导与输出阻抗的乘积。在单级放大器中，增益是与输出摆幅是相矛盾的。要想得到大的增益我们可以采用共源共栅结构来极大地提高输出阻抗的值，但是共源共栅结构中堆叠的MOS 管不可避免地减少了输出电压的范围。因为多一层管子就要至少多增加一个管子的过驱动电压。这样在共源共栅结构的增益与输出电压范围相矛盾。为了缓解这种矛盾引进了两级运放，在两极运放中将这两点各在不同级实现。如本文讨论的两级运放，大的增益靠第一级与第二级相级联而组成，而大的输出电压范围靠第二级这个共源放大器来获得。
表1 典型的无缓冲CMOS 运算放大器特性 二：两级放大电路的电路分析： 图1中有多个电流镜结构，M5,M8组成电流镜，流过M1的电流与流过M2电流 1,23,45/2d d d I I I ==，同时M3，M4组成电流镜结构，如果M3和M4管对称，那么相同的结 构使得在x ，y 两点的电压在Vin 的共模输入范围内不随着Vin 的变化而变化，为第二极放大器提供了恒定的电压和电流。图1所示，Cc 为引入的米勒补偿电容。 表2 m μ工艺库提供的模型参数 表3 一些常用的物理常数
全差分运算放大器设计说明
全差分运算放大器设计 岳生生（6） 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下： ?直流增益：>80dB ?单位增益带宽：>50MHz ?负载电容：＝5pF ?相位裕量：>60度 ?增益裕量：>12dB ?差分压摆率：>200V/us ?共模电压：2.5V (VDD=5V) ?差分输入摆幅：>±4V 二、运放结构选择
运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的,DSAT N V 之和小于0.5V ，输出端的所有PMOS 管的 ,DSAT P V 之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该 要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 三、性能指标分析 1、 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 11135711 3 5 1 3 5 7 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=- +P 第二级增益 9 2 291129 9 11 ()m o o o m m o o g g G A R r r g g =-=-=- +P 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r == ≥++ 2、 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ：
100db二级运放的设计
高增益二级运放的设计 重庆邮电大学重庆国际半导体学院年级：2011级 班级：1611101 姓名：王强
引言 相对与数字集成电路的规律性和离散性，计算机辅助设计方法学在给定所需功能行为描述的数字系统设计自动化方面已经非常成功。但这并不适用于模拟电路设计。一般来说，模拟电路设计仍然需要手工进行。因此，仔细研究模拟电路的设计过程，熟悉那些提高设计效率、增加设计成功机会的原则是非常必要的。 运算放大器（简称运放）是许多模拟系统和混合信号系统中的一个完整部分。各种不同复杂程度的运放被用来实现各种功能：从直流偏置的产生到高速放大或滤波。伴随者每一代CMOS 工艺，由于电源电压和晶体管沟道长度的减小，为运放的设计不断提出复杂的课题。 运算放大器的设计可以分为两个较为独立的两个步骤。第一步是选择或搭建运放的基本结构，绘出电路结构草图。一般来说，决定好了电路结构以后，便不会更改了，除非有些性能要求必须通过改变电路结构来实现。 一旦结构确定，接着就要选择直流电流，手工设计管子尺寸，以及设计补偿电路等等，这个步骤包含了电路设计的绝大部分工作。为了满足运放的交流和直流要求，所有管子都应被设计出合适的尺寸。然后在手工计算的基础上，运用计算机模拟电路可以极大的方便对电路进行调试和修改。但要记住，手算是绝对必需的！通过手算，可以深入的理解电路，对于设计多边形法则也可以更好进行权衡和把握。 电路分析 图1.1 M1 M2 M3 M4 M5 M6 M7M8M9 M10 M11M12Vin+ Vin-Vout Vin1Iss GND VDD
电路结构 最基本的CMOS 二级米勒补偿运算放大器的结构如图1.1所示。主要包括四部分：第一级输入级放大电路、第二级放大电路、偏置电路和相位补偿电路。 电路描述 输入级放大电路由M 1～M 8组成。M 1和M 2组成NMOS 差分输入对， 差分输入与单端输入相比可以有效抑制共模信号干扰。 输出级放大电路由M 9、M 10组成。M 9为共源放大器，M 10为其提供恒定偏置电流同时作为第二级输出负载。相位补偿电路由R 和C C 构成，与电容C C 一起跨接在第二级输入与第一级输出之间，构成RC 密勒补偿。 静态特性 暂时不考虑电阻R ，绘出电路的等效模型，如图1.2所示。 图1.2 由于第一级差分输入对管M 1 、M 2 相同，可以得到： 112m G gm gm == (1) R 1表示第一级输出电阻，其值可以表示为： 1113557||m o o m o o R g r r g r r = (2) 则第一级的电压增益为： ()1111113557||V m m m o o m o o A G R g g r r g r r == (3) 对第二级有： 29m G gm = (4) 2910||o o R r r = (5) ()2229910||V m m o o A G R g r r == (6) ()()12112211135579910||||V V V m m m m o o m o o m o o A A A G R G R g g r r g r r g r r === (7) ` `` +-V in1 +-V in2+- V out G m1V in1 G m2V in2 R 1 R 2 C 1 C 2 C C
三运放差分放大电路
三运放仪表放大线路设计（2010－5－12更新） 最近看到许多朋友在做一些小信号的放大，例如感应器的信号采集 这里仅仅提供一个设计方法和思路，在实际应用当考虑电源的杂讯以及一些Bypass的电容例如在LM324电源接一些100uF ,0.01uF 的电容，这些电容尽量靠近LM324 当然如果不是局限LM324的应用，市面上有许多这样兜售的零件例如TI的INA122，INA154 ADI的AD620，AD628等等，而且频带宽和噪声系数都很好 这些运放在放大的时候单级尽量不要超过40dB（100倍），避免噪声过大 这里设计的是理论值而已 举例设计: 设计一个仪表放大器其增益可以在1V/V
LM324 采用双电源，单信号输入，放大100倍 采用OP07之双电源，单信号输入，100倍
采用Lm324之单电源，单输入信号设计参考（输入信号切不可为零） #运算放大器
三极管两级放大器设计.doc
方案分析： 两级放大的参数选取能在不失真的情况下尽可能的放大小信号，所以，两级放大的参数极为重 要。 电路分析： 图 4-1 三极管两级放大器 I b 1 V cc U BE1 U BE1 R6；I c1 I b1 , I e1 (1 ) I b 1； R2 (1 )( R5 R6) R3 R5 静态工作点：由公式 U ce1V cc I c1 R 4 I e1 (R 5 R 6 ) ；可求出Q1的静态工作点，即Ube1等于 7V，由于 Q1和 Q2间是电容耦合，所以两个晶体管的静态工作点不相互影响，由公式 V cc U be2 I b 2 R7(1)( R10 Q2 的静态工作点电容相当于短路， U be2 R11 ) R8 R10 R11 I c2 I b 2 , I e 2 (1 ) I b 2； U ce2 V cc I c 2 R 9 I e 2 (R 10 R 11 ) 可算出Ube2 为 6V。图中的电容C2， C4， C6 均为滤波电容，画出微变等效电路， 图 4-2微变等效电路 U o R4 (R9 // R L ) A r be1 R5 ? R10 所以电容C9 和 C10的作用就提高放大倍数， U i r be2 ，如果电路接入 RL，则放大倍数会减小。
Multisim仿真： 仿真图： 图 4-3两级放大nultisim仿真 图 4-4 5mV 1kHz函数发生器图4-5交流电流表 图 4-6 Ic1电流值图4-7 Uce1电压值
图 4-8 Ic2电流值图4-9Uce2电压值 图 4-10无负载的输出电压Uo图4-11有负载的输出电压Uo 无负载的放大倍数：328 倍有负载的放大倍数：197 倍
全差分两级放大电路
综合课程设计研究报告 课题名称：全差分两级运放 研究人员： 指导教师：王向展宁宁 201 年1月1日 微电子与固体电子学院
目录 一、绪论 (1) （一）研究工作的背景与意义 (1) （二）国内外现状分析 (1) 二、研究目标、研究内容与技术指标 (1) （一）研究目标 (2) （二）研究内容 (2) （三）关键技术 (2) （四）技术指标 (3) 三、电路工作原理 (3) （一）电路结构理论 (4) （二）关键电路模块 (4) （三）非理想效应 (5) 四、电路设计与仿真 (6) （一）电路设计方案 (6) （二）电路设计结构 (9) （三）电路仿真及结果 (10) 五、全文总结与展望 (12) 参考文献 (13)
一、绪论 （一）研究工作的背景与意义 随着模拟集成电路技术的发展，高速、高精度运算放大器得到广泛应用。全差分运算放大器在输入动态范围、抑制共模信号和噪声的能力等方面，较单端输出运放有很大优势，成为应用很广的电路单元。另外，全差分输出时的输出电压信号幅度比单端输出时增大一倍，这对低电源电压供电的现代CMOS电路尤为重要，因为这可以扩大输出信号的动态范围。因此，本文讨论并设计了满足一定要求的全差分运算放大器。 （二）国内外现状分析 从第一颗运算放大器IC问世到现在，运算放大器技术已经在半导体制造工艺和电路设计两方面取得了巨大进展。在大约40年的发展过程中，IC制造商们利用上述先进技术设计出了近乎“完美”的放大器。虽然什么是理想放大器很难有一个精确定义，但它却为模拟设计工程师提供了一个目标。理想放大器应该无噪声、具有无穷大增益、无穷大输入阻抗、零偏置电流以及零失调电压，它还应该不受封装尺寸限制，不占用空间。上述这些，都是许多教科书为了得到简单的传递函数而做出的种种假设。 未来放大器市场增长的驱动力主要有三方面：其一,便携式应用的低功耗要求将推动具有低操作电源电压/电流的放大器增长;其二,高分辨率应用需要能降低噪声和失真度的放大器;其三,由于性能和价格压力持续上扬,因此能够集成其他功能的放大器前景乐观。测试和测量、通信、医疗影像等领域的先进应用是提升放大器性能的主要驱动力;DSL和消费类视频应用是最大的市场,而且未来将继续此趋势。其中,DSL运放的增长点主要在于线路驱动器。而整合了滤波、多路技术以及DC恢复等功能的消费类视频放大器也被看好。从应用的角度讲,不同的系统对运放有不同要求,选择合适的运放对于系统设计至关重要。对于通信、高速测量仪表及超声波设备等高速应用,交流特性极为重要。但对于低速的高精度系统,直流方面的特性则通常更为重要。衡量系统在交流特性方面的参数有信号带宽、失真率、噪声等;而衡量系统在直流特性方面的参数有输入补偿电压、开环增益、输入偏置电流及共模抑制比等。