论文 基于FPGA的QPSK解调器的设计与实现

基于FPGA 的QPSK 解调器的设计与实现

Design and Realization of QPSK Demodulation

Based on FPGA Technique

赵海潮（Zhao ，Haichao ） 周荣花（Zhou ，Ronghua ） 沈业兵（Shen ，Yebing ） 北京理工大学 （北京 100081）

摘要：根据软件无线电的思想，用可编程器件FPGA 实现了QPSK 解调，采用带通采样技术对中频为70MHz 的调制信号采样，通过对采样后的频谱进行分析，用相干解调方案实现了全数字解调。整个设计基于XILINX 公司的ISE 开发平台，并用Virtex-II 系列FPGA 实现。用FPGA 实现调制解调器具有体积小、功耗低、集成度高、可软件升级、扰干扰能力强的特点，符合未来通信技术发展的方向。

关键词：QPSK ；FPGA ；软件无线电；带通采样

中图分类号：TN91 文献标识码：A

Abstract ： This paper describes the design of QPSK demodulator based on the Xilinx's FPGA device. It is in accord with software radio, bandpass sampling and coherent demodulation techniques are used in the demodulation, and also make analysis with the spectrum.

key words ： QPSK ；FPGA ；software radio ；bandpass sampling

1、引言

四相相移键控信号简称“QPSK ”。它分为绝对相移和相对相移两种。由于绝对移相方式存在相位模糊问题，所以在实际中主要采用相对移相方式QDPSK 。它具有一系列独特的优点，目前已经广泛应用于无线通信中，成为现代通信中一种十分重要的调制解调方式。FPGA 器件是八十年代中期出现的一种新概念,是倍受现代数字系统设计工程师欢迎的新一代系统设计方式。FPGA 器件可反复编程，重复使用，没有前期投资风险，且可以在开发系统中直接进行系统仿真，也没有工艺实现的损耗。因此在小批量的产品开发、研究场合，成本很低。 本文按照软件无线电的设计思想，先进行计算机模拟仿真，具体实现中充分利用FPGA 的特点，并通过带通采样技术，成功的实现了对70MHz 中频QPSK 信号的解调。

2、解调器的设计与实现

在全数字实现QDPSK 解调的过程中，与AD 接口的前端需要很高的处理速度，但是这些处理的算法又比较简单，FPGA 器件独特的并行实时处理的特点刚好可以在这里得到体现，因此，ADC 以后的数字信号处理全部由FPGA 来实现。考虑到QDPSK 相干检测比差分检测有

2.3dB 功率增益，选择用相干解调算法实现解调。解调方框图如下：

图1解调框图

本文采用的解调方案是将AD 量化得到的数字信号)(n x 与NCO 产生的一对相互正交的本

地载波相乘，然后分别经过低通滤波器滤波得到基带信号，从中提取为同步信息，并通过载波同步模块对NCO 的输出进行调整，最后经过解差分与并串转换得到调制信息。

2.1、带通采样技术

实现数字解调的前提是要把接收到的模拟信号通过AD 数字化。对中频数字化来说，采样时钟速率的选择对解调处理很重要，由于目前使用的多是窄带信号 ,根据Nyquist 带通采样定理 ,采样速率在满足大于信号带宽两倍的情况下，选取远远低于信号最高频率的两倍速率就能正确地反映带通信号的特性，带通采样减少了抽样点数目，同时还达到降低信号中频的作用 ,很大程度上减少了后续数字信号的处理负担。这些处理都降低了通信系统对ADC 器件和DSP 芯片的性能要求 ,在实际使用中可以采用一些通用芯片就可以满足要求 ,降低了通信电台的成本。

下面讨论采样速率的选择，它受以下因素的影响：一方面，ADC 不可避免的会引入量化噪声，量化后的信噪比由下式给出：

?????

?++=B f dB n SNR s 2lg 1076.102.6 式中，s f 为采样频率，B 为模拟信号带宽。第三项也被称为处理增益，是一个正值，可见，

在调制带宽B 一定、AD 位数n 确定的情况下，提高采样频率

s f 有利于改善信噪比。但输入信号本身有一定的信噪比，因此AD 的量化噪声比输入信号的噪声电平低10倍以上就可以了。 另一方面，由于采用了带通采样技术，AD 的采样率不能任意选取。由带通采样定理可知，带通采样率s f 应满足下式：

??

????≤≤≤≤+B f I n n n f f n f L g L s H 1,212要满足其中 式中H f 为带通信号的最高频率，L f 为带通信号的最低频率，B 为信号带宽。[]?g I 表示取不大于括号内数值的整数。

从频域分析，AD 变换后的信号频谱发生了变化，在满足带通采样定理的条件下，只能保证采样后的频谱不发生混叠，此外还要考虑到ADC 以后的频谱分布情况。由于目前的AD 器件都内部集成了采样保持放大器（SHA ），采样的孔径时间变得很短，所以ADC 可以看成一串冲击脉冲与连续的时域信号相乘并量化的结果，时域相乘相当于频域卷积，因此造成了原来信号的频谱以采样频率进行周期延拓。如果所择采样频率恰好为中频信号的整数分之一，例如中频70MHz ，采样率35MHz ，则可以直接将原中频信号搬移到零频。如果选择的采样频率不是中频信号的整数分之一，可以使频谱不出现在零频。

对于QPSK 信号，采用把调制信号从高中频搬移到低中频的方式更有利于后续的数字信号处理。具体实现中是对70MHz 的中频信号进行数字化，信号带宽小10MHz ，即H f ＝75 MHz ，L f ＝65 MHz ，实际选取n ＝2，采样率为60MHz 。

2.2、数字下变频

为了恢复基带信号，需要对AD 以后的低中频信号再进行下变频。自然界的物理可实现信号都是实信号，而实信号的频谱具有共轭对称性，也就是说实信号的正负频率幅度是对称

的，而相位分量正好相反。所以对一个实信号，只需由其正频率部分或其负频率部分就能完全加以描述，不会丢失任何信息，也不会产生任何虚假的频率信号。

在实现中，是将AD 以后的数字信号与NCO 产生的一对相互正交的本地载波相乘，然后分别经过低通滤波器滤波得到正交的两路基带信号，分别称作同相分量)(t z BI 和正交分量)(t z BQ ，此时我们得到了一个包含所有的调制信息的零中频的解析信号：即： )()()(t jz t z t z BQ BI B +=

式中)(cos )()(t t a t z BI θ=,)(sin )()(t t a t z BQ θ=，其中)(t θ在系统未同步之前包含NCO 与载波之间的频差和相差信息。与模拟下变频相比，由于两个正交本振的形成是通过Matlab 运算得到的查找表，相乘是通过数学运算来完成的,所以得到的两路基带信号不存在幅度差异，理论上其正交性是完全可以得到保证的，但由于存储精度的影响，存在量化误差。NCO 的FPGA 实现框图如下：

图2 NCO 的实现框图

累加器A1与触发器一起构成积分器，频率控制字经积分器后得到相应的相位信息，累加器A2可以直接对NCO 输出的相位进行调整，NCO 的频率精度由累加器的字长决定，但由于受存储容量的制约，正弦查找表要比累计器的位数小，因此要对累加器的输出进行截取得到地址信息，通过查表，输出两路正交信号。

2.3、提取同步信息

由前面对AD 采样以后数字信号的频谱分析可知，在60MHz 的采样速率下，在10MHz 的低中频上出现了与70MHz 的中频信号相应的频谱信息，因此，NCO 的起始振荡频率设为10MHz 。下面对位同步和载波同步进行具体说明。

位同步的工作就是找出每个码元的最佳采样点。由于对调制信号进行了成型滤波，滤波之后的信号已经不再是方波，最佳采样时刻定义为信号眼图中“眼睛”睁开最大的时刻，此时已调信号的平均瞬时功率最大。根据比较各采样点的平均功率，可以找到最佳采样点。

由于一个码元中采样点数很多，如果每个点的平均功率都算一遍的话，计算量很大，而且会造成一定的时延。

改进的算法为对每个码元抽取N 个等间距的采样点，设每个码元采样N ×M 次，那么计算选取间隔为M-1的N 个采样点进行离散傅立变换，其辐角即为定时误差。计算公式为：

???? ??-=∑-+=-∧

1

/2200)(arg 21LN k k k N k j e k s ππε 即

???? ??=∑-+=∧

1

/2200)(arg 21LN k k k N k j e k s ππε 上式为对L 个码元进行误差估计的公式。一般情况下，N 可以取值为4（或者4的整数倍，记做N ＝4M ，对此每M 点取一点进行计算），那么N k j e /2π取值简单的为1±和i ±，这就避免了复数乘法运算，降低了系统复杂性，节省了硬件资源。本算法估计出来的位同步误差与实际的位同步误差在均值意义上为线性关系。图6为信噪比为20dB 、L ＝50、每码元采样128次情况下的关系曲线。从图6可以看出，当位定时误差接近半个码元宽度时，估计值距离真实值有较大的波动（但仍是无偏估计），这是因为辐角接近π±弧度时，算法对噪声变得很敏感，很容易造成符号错误（如真实值为1.01π，但是估计成-0.98π），从而引起较大波动。

图 3：加性白噪声环境中基于功率的位同步误差关系曲线

为了减小瞬时噪声对系统产生的影响，对定时误差进行卡尔曼滤波，用滤波结果来修正对码符号边界的估计。

载波同步的目的是为了得到一个同频同相的载波。根据QPSK 信号的星座图表示方法，成形滤波后的QPSK 调制信号在最佳采样点时刻才位于4个星座中的某一个，因此，可以根据去除调制信号后的最佳点时刻的信号，分析出残留的相差和频差。

相差的判断可利用位同步提供的最佳采样点的信息。在最佳采样点处，相位应该是4

π

±或者4

3π±，设接收信号此时的相位为θ。按最大似然原则，判决发送信号的相位^θ为上述四个相位之一，那么^θθ-即为相差信号。

相位的微分即为频率，在数字信号处理中，用差分取代微分。为了防止相差的判决干扰频差的判决（算法仿真表明这可能导致频差的判决不收敛，从而也导致相位的判决不收敛），在差分运算时，需要补偿相位判决。为了消除调制信息的影响（4π

±或者4

3π±附加相位），还需要对差分值进行取模计算。经过上述处理后的差分值进行卡尔曼滤波，用它来调整NCO 的相位控制字，形成闭环反馈网络。

采用上面的方法能很快完成同步信息及定时信息的提取，在对得到的两路基带信号进行解差分和并串转换完成解调。

3、结束语

本设计全部由 Verilog编程实现。整个设计已通过ModelSim进行了功能仿真和时序仿真验证，并用ISE进行了综合、映射、布局布线,成功下载到 Xilinx公司的XC2V1000中运行，经验证满足预期的设计指标要求。证明随着可编程器件的发展 ,传统的调制解调方式可以用软件与硬件相结合的方法来实现，它具有体积小、功耗低、集成度高、可软件升级、扰干扰能力强的特点，符合未来通信技术发展的方向。

参考文献

[1] B.Hogenauer. An Economical Class of Digital Filters for Decimation and Interpolation[J]. IEEE Trans. On Acoust., Speech, Signal Processing,1981,29(2): 155-162

[2] Peled ,B. Liu. A New Hardware Realization of Digital Filters[J]. IEEE Trans. on Acoust., Speech, Signal Processing, 1974,22: 456-462

[3] 杨小牛,楼才义,徐建良.软件无线电原理与应用[M]. 北京：电子工业出版社,2001:8－206

[4] 曹志刚,钱亚生. 现代通信原理[M]. 北京：清华大学出版社， 1992：191－317