数电期末复习卷1txt
上海第二工业大学 （试卷编号： ）
200 学年第 学期期终考试 数字电路技术考试试卷1
姓名： 学号： 班级： 成绩：
一. 请选择正确答案，将其代号填入题末（ ）内；（本大题共 7 小题，总计 26 分 ）
1、本小题3分
十进制数27可表示成0 1 0 1 1 0 1 0 ，则后者为：( D
)
A. 自然二进码；
B. 8421BCD ；
C. 格雷码；
D. 余3BCD.
2、本小题3分
欲正确区别2输入与门和2输入同或门，其输入X 1X 2的测试码应选用：（ A ） A ．00； B ．01； C ．10； D ．11．
3、本小题4分
已给逻辑电路如图所示，其输出函数S 为： Y Z V
&&&&W X
ο
ο
ο
ο
A ．S W X YZ V =++；
B ．S WX +YZ V =+；
C ．S W Y W Z XY XZ V =++++；
D ．V Z X Y X Z W Y W S ++++=． （ D ）
4、本小题4分
欲将JK FF 转换成D FF ，则图中虚线框内的电路应是： （ B ）
D
D
5、本小题6分
能产生图示波形图的十进制计数器为： （ C ）
（LSB ）
（MSB ）CP Q 0Q 1Q 2Q 3
6图示电路输入信号是两个4位二进制数，X 3X 2X 1X 0及Y 3Y 2Y 1Y 0，试判断其所实现的功能是：
F Q0Q1Q2Q3
A ．两个4位数的大小比较器； （
B ）
B ．两个4位数的相同比较器；
C ．两个4位数的奇偶性判别器；
D ．两个4位数的正负号判别器．
7、本小题4分
图示电路是由555器件构成的单稳态触发器，V I 是触发信号，输出脉冲Q (t )的宽度是t WO ，试判断Q (t )的正确波形是：
t
t
t
A B C D
二. 请在横线所示空白处填写正确答案；（本大题共 6 小题，总计 27 分 ）
1、本小题5分
数(0 0 1 1 1 0 0 1 )8421BCD 等于(__________________)BIN ；也等于(__________________)5421BCD .
2、本小题5分
已知图示卡诺图所描述的函数可写成如下表达式：F A B C m (,,)(,,,)=∑1356，试决定该卡诺图之坐标应如何标注．
00101
1
1
（ D
）
图示逻辑电路的输出表达式P =_________________________．
A B C
P
4、本小题3分
在T FF 工作时，若T =1，则Q n+1= Q 的非 ； 而D FF 工作时，若D =1，则Q n+1=
‘1
．
5、本小题7分
试分析图示计数器电路，若不计器件的时延，则电路的总计数模K = 12 ．
CP
6、本小题3分
D/A 转换器通常是由______电阻网络_______、_______模拟电子开关_______及____基准电压_________和求和放大器等部件构成．过程：取样与保持，量化与编码。
三. 先辨别题型，根据要求，解答下列各题（本大题共 6 小题，总计 47 分 ）
1、本小题5分
已知图示门电路及其输入波形v a 及v b ，试画出其相应输出波形v P ． a b
v a
v b v P
H L H L H L
已知某逻辑门的输入A、B、C及输出F的波形如图所示，试列出该门的真值表，并写出F的表达式和门的符号．
F
t
3、本小题9分
请用图示通用模16计数器74LS161构成模11计数器，请画出二种不同结构的电路，每个电路均应有进位输出及清零电路．
74LS161D
QA 14QB 13QC 12QD 11RCO
15
A 3
B 4
C 5
D 6ENP 7ENT 10~LOAD 9~CLR 1CLK
2
74LS161D
QA 14QB 13QC 12QD 11RCO
15
A 3
B 4
C 5
D 6ENP 7ENT 10~LOAD 9~CLR 1CLK
2
4、本小题9分
试画出图示电路的状态转换图，和在CP 脉冲作用下的Q 1、Q 2及Z 的波形图，假设初态Q 1Q 2=00．
Z
Z
Q 2Q 1CP
5、本小题11分
试分析图示电路的功能，画Q3、Q2及Q1的波形图，并画出状态转换图，说明电路的功能．设电路初态Q3 Q2 Q1=000．
Q1
t
6、本小题6分
图示电路是PAL的一种极性可编程输出结构，若要求Y A AB BC CA
=⊕++
()，试用符号“×”对该电路矩阵进行最简化的编程．
A B C
A B C
安徽建筑大学数电期末考试(试卷A).doc
总分—=四五六七八 阅卷 复核 安徽建筑大学试卷（A卷）第1页共4页 （2013—2014学年第2学期）适用年级专业：电气、自动化、测控专业 考试课程：数字电子技术基础A 班级：学号： __________________________ 姓名： 一、填空题：（每空1分，共20 注 . 学 生 不 得 在 草 稿 纸 上 答 题， 答 题 不 得 超 出 框 体1 .十进制数3. 625的二进制数和8421 BCD码分别为（） （） 2.三态门输出的三种状态分别为：（）、（）和（）. 3.主从型JK触发器的特性方程. 4.用4个触发器可以存储（）位二进制数. 5.逻辑函数Y = + C的两种标准形式分别为（）、 和 （）. 6.将2015个“1”异或起来得到的结果是（）? 是脉冲的整形电路。 8.JK 触发器、当JK二10, Q*=（）,JK二11 旦Q二0,则Q*= （） 9.二进制负整数-1011011,反码表示为（）补码表示为（ ） 10.对500个符号进行二进制编码，则至少需要（）位二进制数。 11.SR触发器的特性方程为（）,（ ）。 12.如用OV表示逻辑1, -1OV表示逻辑0,这属于（）逻 辑。 二、选择题：（每题2分，共20分） :Q _ 勺 CP Q - Q I I AB C D （）2单稳态触发器的输出脉冲的宽度取决于（） A.触发脉冲的宽度 B.触发脉冲的幅度 C.电路本身的电容、电阻的参数 D.电源电压的数值 （）3.下图所示施密特触发器电路中，它的回差电压等于多少 A、2v B、5v C、4v D、3v ,I ----------- ZV 8 4 s—— 6 2 555 3 （1） 1 5 -L 1+4V （）4.请判断以下哪个电路不是时序逻辑电路： A、计数器 B、寄存器 C、数据比较器 D、触发器 （）5.某电路的输入波形Ui和输出波形赤如下图所示，贝IJ
数字电路经典笔试题目汇总
数字电路笔试汇总 2、什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 電路設計可分類為同步電路和非同步電路設計。同步電路利用時鐘脈衝使其子系統同步運作，而非同 步電路不使用時鐘脈衝做同步，其子系統是使用特殊的“開始”和“完成”信號使之同步。由於非同步電 路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模組性、可組合和可複用性-- 因此近年來對非同步電路研究增加快速，論文發表數以倍增，而Intel Pentium 4處理器設計，也開始採用 非同步電路設計。 异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，其逻 辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路(寄存 器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路 共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。（线或则是下拉电阻） 4、什么是Setup 和Holdup时间？（汉王笔试） 解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA 2003.11.06 上海笔试试题） Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信 号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下 一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不 变的时间。如果hold time不够，数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不 变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现
精选-数电试卷和答案
电子线路分析与实践2期末复习辅导 2010年10月 练习题 一、填空题 1.(11011)2 =（________）10 2.8421BCD 码的1000相当于十进制的数值 。 3．格雷码特点是任意两个相邻的代码中有_______位二进制数位不同。 4．逻辑函数的反演规则指出，对于任意一个函数F ，如果将式中所有的_________互换，_________互换，_________互换，就得到F 的反函数F 。 5．二极管的单向导电性是外加正向电压时 ，外加反向电压时 。 6．晶体三极管作开关应用时一般工作在输出特性曲线的 饱和 区和 截止 区。 7．TTL 三态门的输出有三种状态：高电平、低电平和 状态。 8. 集 电极开路门的英文缩写为 OC 门，工作时必须外加 和 。 9．一个2线－4线译码器，其输入端的数目与输出端数目相比较，后者较 。 10． 输出n 位代码的二进制编码器，一般有 __________个输入信号端。 11．全加器是指能实现两个加数和____________三数相加的算术运算逻辑电路。 12．时序逻辑电路的输出不仅与 当前输入状态 有关，而且与 输出的原始状态 有关。 13．与非门构成的基本RS 锁存器的特征方程是 S+ n Q R ，约束条件是 。 14．时序逻辑电路中，按照触发器的状态是否同时发生变化可分为 和 。 15．JK 触发器当J =K =________时，触发器Q n+1=Q n 。 16．用555定时器构成的多谐振荡器，若充放电回路中有电阻、电容，则该多谐振荡器形成的脉冲周期T ___0．7(R1+2R2)C ____。 17．A/D 转换需要经过 采样 、 保持 、 量化 和 编码 四个步骤。 18．根据D/A 转换器分辨率计算方法，4位D/A 转换器的分辨率为 6.7% 。 19．DAC 的转换精度包括 分辨率 和 转换误差 。 20．为使采样输出信号不失真地代表输入模拟信号，采样频率f s 和输入模拟信号的最高频率f i max 的关系是 。 21．在A/D 转换时，将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称采样。 22．在A/D 转换中，用二进制码表示指定离散电平的过程称为 量化 。 23．CPLD 的含义是 。 二、选择题 1. 十进制数85转换为二进制数为（ ） A ．1001011 B ．1010011 C ．1100101 D ．1010101 2. 二进制数11011转换为十进制数为（ ） A ．32 B ．27 C ．64 D ．128 4. 8421BCD 码110011．001表示十进制为（ ） A ．33.2 B ．51.0125 C ．63.2 D ．51.2 5．在下列一组数中，与2)111001(相等的数是（ ） A ．16)34( B ．（65）8 C ． 10 )57(
数字电路期末复习题
. 第一套 一、选择题（本大题共10道小题，每小题2分，共20分。） 1. 用编码器对16个信号进行编码，其输出二进制代码的位数是( ) A.2位 B.3位 C.4位 D.16位 2. 逻辑函数F=(A+B)(B+C )的对偶式F ′=( ) A.B A +B C B.AB+B C C. B A +C D.AB+B C 3.一个8选一数据选择器的地址输入端有_______个。( ) A.1 B.2 C.3 D.4 4.同步时序电路和异步时序电路比较，其差异在于后者( ) A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 5. 如下图所示电路中，只有______不能实现Q n+1 =n Q 。( ) 6.下列各函数等式中无冒险现象的函数式有（ ） A.F= F=C B +AC+A B+BC+A B +C A B.F=C A +BC+A B C.F=A C +BC+A B +A B D.C B +AC+A B 7.JK 触发器在CP 作用下，若状态必须发生翻转，则应使（ ） A.J=K=0 B.J=K=1 C.J=O ，K=1 D.J=1，K=0 8. 下列电路中，不属于组合逻辑电路的是( ) A.编码器 B.全加器 C.寄存器 D.译码器 9. 可以用来实现并/串转换和串/并转换的器件是( ) A.计数器 B.全加器 C.移位寄存器 D.存储器 10. 自动产生矩形波脉冲信号为( ) A.施密特触发器 B.单稳态触发器 C.T 触发器 D.多谐振荡器
1. 八进制数(34.2 ) 8的等值二进制数为；十进制数98 的8421BCD 码 为。 2. 二极管内含PN结，PN结在导电性能上的最大特点是_______________。 3.函数 ) (D C A AB A Y+ + + = ，其反函数为，对偶式为。 4.常见的脉冲产生电路有，常见的脉冲整形电路有。 5. A/D转换器的主要参数有，。 6. 四位环型计数器和扭环形计数器，初始状态是1000，经过5个时钟脉冲后，状态分别为和。 7. 对于JK触发器的两个输入端，当输入信号相反时构成触发器，当输入信号相同时构成触发器。 8. 时序逻辑电路的输出不仅和____ ___有关，而且还与___ ________有关。 9. TTL或非门多余输入端应．三态门的输出除了有高、低电平外，还有一种输出状态叫态 10. D触发器的特征方程为，JK触发器的特征方程为。 三、作图题（本大题共2道小题，每小题6分，共12分。） 1、如下图所示，根据CP波形画出Q波形。（设各触发器的初态均为1） 2、试说明如下图所示的用555 定时器构成的电路功能，求出U T+、U T-和ΔU T， 得分 阅卷人
安徽建筑大学数电期末考试(试卷A)
安 徽 建 筑 大学 试 卷（ A 卷） 第 1 页 共 6 页 （ 2014—2015学年第2 学期 ） 适用年级专业：电气、自动化、测控专业 注 ：学 生 不 得 在 草 稿 纸 上 答 题，答 题 不 得 超 出 框
（ ）3.下图所示施密特触发器电路中，它的回差电压等于多少 A.2v B.5v C.4v D.3v （ ）4.请判断以下哪个电路不是时序逻辑电路： A.计数器 B.寄存器 C.数据比较器 D.触发器 （ ）5.某电路的输入波形 Ui 和输出波形Uo 如下图所示，则该电路为： A.施密特触发器 B.反相器 C.单稳态触发器 D.JK 触发器 （ ）6.已知逻辑函数 C B C A AB Y '+'+= 与其相等的函数为： A.AB B. C A AB '+ C.C B AB '+ D.C AB + ( )7.下列触发器中上升沿触发的是（ ）。 A.主从RS 触发器； B.JK 触发器； C.T 触发器； D.D 触发器 （ ）8.下列几种A/D 转换器中，转换速度最快的是。 A.并行A/D 转换器 B.计数型A/D 转换器 C.逐次渐进型A/D 转换器 D.双积分A/D 转换器 （ ）9．单稳态触发器的输出脉冲的宽度取决于（ ） A ．触发脉冲的宽度 B ．触发脉冲的幅度 C ．电路本身的电容、电阻的参数 D ．电源电压的数值 （ ）10. 指出下列电路中能够把串行数据变成并行数据的电路是（ ）。 A ．JK 触发器 B ．3/8线译码器 C ．移位寄存器 D ．十进制计数器 三、逻辑函数化简及形式变换：（共15分,每题5分） 1.（代数法化简为最简与或式）CD ACD ABC C A F +++'='1 2.（卡诺图法化简逻辑函数） υ
数字电路期末模拟考试试题及答案
数字电路期末模拟考试 试题及答案 内部编号：（YUUT-TBBY-MMUT-URRUY-UOOY-DBUYI-0128）
数字电子电路模拟试题-2 一、填空题（共30分） 1. 三极管有NPN和PNP两种类型，当它工作在放大状态时，发射结＿＿＿ ＿，集电结＿＿＿＿＿＿；NPN型三极管的基区是＿＿＿＿＿＿型半导体，集电区和发射区是＿＿＿＿＿＿型半导体。 2. 把高电压作为逻辑1，低电平作为逻辑0的赋值方法称作＿＿＿＿＿＿＿ 逻辑赋值。一种电路若在正逻辑赋值时为与非门，则在负逻辑赋值时为＿＿＿＿＿＿＿＿。 3. 四位二进制编码器有＿＿＿＿个输入端；＿＿＿＿个输出端。 4. 将十进制数287转换成二进制数是＿＿＿＿＿＿＿＿；十六进制数是＿＿ ＿＿＿＿＿。 5. 根据触发器功能的不同，可将触发器分成四种，分别是＿＿＿＿触发器、 6. 下图所示电路中， 7. Y 2 二、选择题(共 20分) 1. 当晶体三极管＿＿＿＿时处于饱和状态。 A. 发射结和集电结均处于反向偏置 B. 发射结正向偏置，集电结反向偏置 C. 发射结和集电结均处于正向偏置
2. 在下列三个逻辑函数表达式中，＿＿＿＿是最小项表达式。 A ． B A B A )B ,A (Y += B. C B C B A BC A )C ,B ,A (Y ++= C. C AB ABC B C A C B A ) D ,C ,B ,A (Y +++??= 3．用8421码表示的十进制数45，可以写成＿＿＿＿＿＿＿＿＿＿ A ．45 B. [101101]BCD C. [01000101]BCD D. [101101]2 4．采用OC 门主要解决了＿＿＿＿＿ A ．TTL 与非门不能相与的问题 B. TTL 与非门不能线与的问题 C. TTL 与非门不能相或的问题 5．已知某触发的特性表如下（A 、B 为触发器的输入）其输出信号的逻辑表达式为＿＿＿ A ． Q n+1 ＝A B. n n 1n Q A Q A Q +=+ C. n n 1n Q B Q A Q +=+ 三、化简下列逻辑函数，写出最简与或表达式：（共20分） 1． BC A C B A C B B A Y 1+?++= 2． Y 2＝Σm （0，1，8，9，10，11） 3． Y 3见如下卡诺图
(完整版)华南理工大学数字电子技术试卷(含答案)
诚信应考,考试作弊将带来严重后果！ 华南理工大学期末考试 《数字电子技术》试卷A 注意事项：1. 考前请将密封线内填写清楚； 2. 所有答案请直接答在试卷上(或答题纸上)； 3．考试形式: 闭卷； 。 题号一二三四总分 得分 评卷人 一. 单项选择题：（在每小题的备选答案中选出一个正确的答案，并将正确答案 10 题号 123456789 答案 1 A.10000000 B. 000100101000 C.100000000 D.100101000 2.已知函数F的卡诺图如图1-1, 试求其最简与 或表达式 3. 已知函数的反演式为，其 原函数为（）。 A． B ． C． D． 4．对于TTL数字集成电路来说，下列说法那个是错误的： （A）电源电压极性不得接反，其额定值为5V； （B）不使用的输入端接1； （C）输入端可串接电阻，但电阻值不应太大； （D）OC门输出端可以并接。 5．欲将正弦信号转换成与之频率相同的脉冲信号，应用 A.T，触发器 B.施密特触发器
C.A/D转换器 D.移位寄存器 6．下列A/D转换器中转换速度最快的是（）。 A.并联比较型 B.双积分型 C.计数型 D.逐次渐近型 7. 一个含有32768个存储单元的ROM，有8个数据输出端，其地址输入端有（）个。 A. 10 B. 11 C. 12 D. 8 8.如图1-2，在TTL门组成的电路中，与非门的输入电流为I iL≤–1mA?I iH≤20μA。G1输出低电平时输出电流的最大值为I OL(max)=10mA，输出高电平时最大输 出电流为I OH(max)=–0.4mA 。门G1的扇出系数是（）。 A. 1 B. 4 C. 5 D. 10 9.十数制数2006.375转换为二进制数是： A. 11111010110.011 B. 1101011111.11 C. 11111010110.11 D. 1101011111.011 10. TTL或非门多余输入端的处理是: A. 悬空 B. 接高电平 C. 接低电平 D.接”1” 二.填空题(每小题2分，共20分) 1.CMOS传输门的静态功耗非常小，当输入信号的频率增加时，其功耗将______________。 2. 写出四种逻辑函数的表示方法： _______________________________________________________________; 3.逻辑电路中,高电平用1表示,低电平用0表示,则称为___逻辑; 4. 把JK触发器改成T触发器的方法是_____________。 5.组合逻辑电路是指电路的输出仅由当前的_____________决定。 6.5个地址输入端译码器，其译码输出信号最多应有_____________个。 7.输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做_____________。8．一片ROM有10根地址线，8根数据输出线，ROM共有________个存储单元。9．N个触发器组成的计数器最多可以组成_____________进制的计数器。 8.基本RS触发器的约束条件是_____________。 三．电路分析题（36分） 1.图3-1(a)所示电路, 移位寄存器原来的数据是，数据从Di顺序输入到移位寄存器,试问: (1) 在图3-1(b)所示输入波形作用下,在T1到T2期间,输出端X、Y的波形? (2) 该电路的逻辑功能?（12分）
《数字电路》期末模拟考试试题及答案
数字电子电路模拟试题-2 一、填空题（共30分） 1. 三极管有NPN和PNP两种类型，当它工作在放大状态时，发射结＿＿＿＿， 集电结＿＿＿＿＿＿；NPN型三极管的基区是＿＿＿＿＿＿型半导体，集电区和发射区是＿＿＿＿＿＿型半导体。 2. 把高电压作为逻辑1，低电平作为逻辑0的赋值方法称作＿＿＿＿＿＿＿逻 辑赋值。一种电路若在正逻辑赋值时为与非门，则在负逻辑赋值时为＿＿＿＿＿＿＿＿。 3. 四位二进制编码器有＿＿＿＿个输入端；＿＿＿＿个输出端。 4. 将十进制数287转换成二进制数是＿＿＿＿＿＿＿＿；十六进制数是＿＿＿ ＿＿＿＿。 5. 根据触发器功能的不同，可将触发器分成四种，分别是＿＿＿＿触发器、＿ 6. 下图所示电路中， 7. Y 2 二、选择题(共 20分) 1. 当晶体三极管＿＿＿＿时处于饱和状态。 A. 发射结和集电结均处于反向偏置 B. 发射结正向偏置，集电结反向偏置 C. 发射结和集电结均处于正向偏置
2. 在下列三个逻辑函数表达式中，＿＿＿＿是最小项表达式。 A ．B A B A )B ,A (Y += B. C B C B A BC A )C ,B ,A (Y ++= C. C AB ABC B C A C B A )D ,C ,B ,A (Y +++??= 3．用8421码表示的十进制数45，可以写成＿＿＿＿＿＿＿＿＿＿ A ．45 B. [101101]BCD C. [01000101]BCD D. [101101]2 4．采用OC 门主要解决了＿＿＿＿＿ A ．TTL 与非门不能相与的问题 B. TTL 与非门不能线与的问题 C. TTL 与非门不能相或的问题 5．已知某触发的特性表如下（A 、B 为触发器的输入）其输出信号的逻辑表达式为＿＿＿ A ． Q n+1 ＝A B. n n 1n Q A Q A Q +=+ C. n n 1n Q B Q A Q +=+ 三、化简下列逻辑函数，写出最简与或表达式：（共20分） 1． BC A C B A C B B A Y 1+?++= 2． Y 2＝Σm （0，1，8，9，10，11） 3． Y 3见如下卡诺图
数电期末试卷及答案(共4套)汇编
XX大学信息院《数字电子技术基础》 期终考试试题（110分钟）(第一套) 一、填空题：（每空1分，共15分） 1．逻辑函数Y AB C =+的两种标准形式分别为 （）、（）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。 7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门” 来实现。 2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、 B、C的P、Q波形。
三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。 四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分）
数电往年考题
09年 5、电路如图1.2所示，TG 为CMOS 传输门，G 为TTL 与非门，则当C=0时 P= ；当C=1时P= 。 B & TG A C C Ω k 10P G 图1.2 6. 当TTL 门电路的输入端悬空时，应视为 （高电平，低电平，不定）。此时，如用万用表测量其输入端电压，读数约为 （0V ，1.4V ，3.6V ）。 六、（4分）写出图6所示TTL 门电路构成的组合电路的输出表达式。 图6 七、（6分）写出图7所示电路的逻辑表达式，列出真值表，说明电路逻辑功能。 A B C 图7 八（8分）将图8(a)所示电路用其他器件实现，要求直接在图上画出连线。 （1） 改用3线/8线译码器74LS138和适当的门实现该逻辑电路，图8(b)为 74LS138符号图； （2） 改用8选一数据选择器实现，图8 （c ）为8选一数据选择器逻辑符号。 P 图8（a ）
图8（b ） 08年 4．函数式D C AB F ++=，写出其对偶式='F ()A B C D +。 5．由TTL 与非门组成的电路如图1-2所示。设与非门输出高电平U OH =3.6V ，低电平为U OL =0.3V ，电压表内阻为20k Ω/V 。当输入ABC =000，开关S 断开时，用万用表测出U 1= 1.4V ，U 2= 0.3V ；当输入ABC =101，开关S 闭合时，U 1= 0.3V ，U 2= 3.6V 。 A B C 图1-2 6．对CMOS 或非门电路，判断下面结论对错： （1）输入端悬空可能造成逻辑出错； （对） （2）输入端对地接大电阻（如510 k Ω）相当于接高电平1； （错） （3）输入端对地接小电阻（如510 Ω）相当于接低电平0； （对） 7．CMOS 电路如图1-3所示，TG 为CMOS 传输门，G 为TTL 与非门，则C=0, P= 0 ; G G G 1 2A
(完整版)数电试题及答案
通信 071~5 班 20 08 ~20 09 学年 第 二 学期 《数字电子技术基 础》 课试卷 试卷类型： A 卷 一、 单项选择题（每小题2分，共24分） 1、8421BCD 码01101001.01110001转换为十进制数是：（ ） A ：78.16 B ：24.25 C ：69.71 D ：54.56 2、最简与或式的标准是：（ ） A ：表达式中乘积项最多，且每个乘积项的变量个数最多 B ：表达式中乘积项最少，且每个乘积项的变量个数最多 C ：表达式中乘积项最少，且每个乘积项的变量个数最少 D ：表达式中乘积项最多，且每个乘积项的变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（ ） A ：消去1个表现形式不同的变量，保留相同变量 B ：消去2个表现形式不同的变量，保留相同变量 C ：消去3个表现形式不同的变量，保留相同变量 表1 D ：消去4个表现形式不同的变量，保留相同变量 4、已知真值表如表1所示，则其逻辑表达式为：（ ） A ：A ⊕B ⊕C B ：AB + BC C ：AB + BC D ：ABC （A+B+C ） 5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达式为：（ ） A ：F(A,B,C)=∑m （0，2，4） B ：F(A,B,C)=∑m （3，5，6，7） C ：F(A,B,C)=∑m （0，2，3，4） D ：F(A,B,C)=∑m （2，4，6，7） 6、欲将一个移位寄存器中的二进制数乘以（32）10需要（ ）个移位脉冲。 A ：32 B ： 10 C ：5 D ： 6 7、已知74LS138译码器的输入三个使能端（E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011，则输出Y 7 ～Y 0是：（ ） A ：11111101 B ：10111111 C ：11110111 D ：11111111 8、要实现n 1n Q Q =+，JK 触发器的J 、K 取值应是：（ ） A ：J=0，K=0 B ：J=0，K=1 C ：J=1，K=0 D ：J=1，K=1
数电期末练习题
第一章数制与码制 一、单项选择题： 1. 十进制数32转换为二进制数为（C）A、1000 B、10000 C、100000 D、1000000 2. 二进制数转换为十六进制数为（D ）A、FE1H B、FC2H C、7D1H D、7E1H 3. 十进制数36转换为8421BCD码为（C）A、00100100 B、00110100 C、00110110 D、 4. 一位十六进制数可以用（C ）位二进制数来表示。A、１B、２C、４D、16 5. 十进制数25用8421BCD码表示为（B ）。A、10 101 B、0010 0101 C、100101 D、10101 6．十进制数35转换为8421BCD码为（B ）A、00100100 B、00110101 C、00100011 D、00110110 7．三位二进制数码可以表示的状态是（ D ）。A、2 B、4 C、6 D、8 8．十进制数25转换为二进制数为（ D ）。A、110001 B、10111 C、10011 D、11001 9．BCD代码为（）表示的数为(594)10，则该BCD代码为（）。 A、8421BCD码 B、余3 BCD码 C、5421BCD码 D、2421BCD码（C） 10．与二进制数00100011相应的十进制数是( B )。A、35 B、19 C、23 D、67 11. 是8421BCD码的是（ B ）。A、1010B、0101 C、1100 D、1101 12. 二进制数1101转换为十进制数为（D ）A、10 B、11 C、12D、13 13. 比较数的大小，最大数为（ C ）A、(1 B、(51)10C、(34)16 =(52) 10 D、(43)8 14．把二进制数转换成十进制数为（A ）A、150 B、96 C、82 D、159 15. 将十六进制数4FB转换为二进制数等于( C ) A、0B B、0B C、0 D、 16. 将数转换为十六进制数为（ A ）A、 B 、C、 D 2 17. 将十进制数130转换为对应的八进制数：( ) A、202 B、82 C、120 D、230 18. 二进制整数最低位的权是（c ）A、0 B、2 C、02D、4 19. n位二进制整数，最高位的权是（）A、n2B、1n2-C、1n2+D、2n2+ 20. 下列四个数中最大的数是( ) A、(AF)16 B、(0010)8421BCD C、()2 D、(198)10 21. 将代码()8421BCD转换成二进制数为（b） A、(01000011)2 B、(01010011)2 C、()2 D、(0001)2 22. 十进制数4用8421BCD码表示为：（）A、100 B、0100 C、0011 D、11 23. 下列不同进位制中最大的是（） A、（76）8 B、（1100101）2 C、（76）10 D、（76）16 24. 用8421码表示的十进制数45，可以写成（） A、45 B、[101101]BCD C、[01000101]BCD D、[101101]2 25. 下列属于8421BCD码的是（）A、1011B、1111C、0111D、1100 26. 下列不属于8421BCD码的是（）A、0101B、1000C、0111D、1100 27. 下列四个数中最大的数是( )
数电考试试卷
四、（10分）如下图所示为由维持—阻塞边沿D 触发器和主从型J-K 触发器组成的电路。试画出触发器输出端Q 1、Q 2的波形（设触发器初始状态均为0）。 四、（10分） )(Q Q Q Q Q K Q J Q )C (Q D Q 12n 12n 12n 2n 12n 2n 11n ↓=+=+=↑==++CP Q P n n n 五、（15分）如下面左图所示为由八选一数据选择器实现的函数F 。 （1）试写出F 的表达式。 （2）用右边的3-8译码器74LS138及若干个与非门实现函数F 。 五、（15分） )4,3,1,0(),,(11m D B A F D B A BD A D B A D B A D A D B D B A BD A B A D C B A D C B A BCD A D C B A C B A C B A F ∑=+++=+=++=++++?+?=即 表达式4分 3分 3分 表达式7分 逻辑图8分
二、化简逻辑函数（5分） Z F A B C D =(,,,)=m d (,,,,,,)(,)3589111314 015+∑∑。 二、卡诺图如下图所示，Z ABC BCD BCD ABC =+++. （5分） 三、用四位同步二进制计数器CT74161、3线-8线译码器CT74138和少量的与非门设计一个函数发生器，使其产生10110101序列信号。（10分） 三、（共10分） 1、因序列长度S=8，可用CT74161设计一个模8计数器，有效状态为Q D Q C Q B Q A =0000~0111。如采用同步预置法，电路如下图(a)所示，如采用反馈清零（异步）法，电路如图(b)所示。（2分） 3、产生10110101序列码的电路如下所示：（5分） 7 5320Y Y Y Y Y ????=2、用译码器CT74138实现组合输出电路，列真值表如左所示： 故得到组合输出为：（3分） Z= ∑m (0,2,3,5,7)=Y 0+Y 2+Y 3+Y 5+Y 7
(完整版)数电模拟考试题
一、选择题、 1．逻辑函数中A.B.C三个变量中，最小应有个。 A.2 B.4 C.8 D.16 2．当逻辑函数有n个变量时，共有个变量取值组合？ A.n B.2n C.n2 D.2n 3．一个8选一数据选择器的数据输入端由个。 A.1 B.2 C.3 D.8 4．对于JK触发器，若J=K，则可完成触发器的逻辑功能： A.RS B.D C.T D.T’ 5．一位8421BCD码计时器至少需要个触发器。 A.3 B.4 C.5 D.10 二判断题、 1．数字电路中用“1”和“0”表示两种状态，二者无大小之分（） 2．若两个函数具有相同的真值表，则两个逻辑函数必然相等。（） 3．当TTL与非门的输入端悬空时相当于输入为逻辑1。（） 4．组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（） 5．对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次（） 三、填空题 1．数/模转换器是将进制数字量转换成信号输出。 2．逻辑函数的常用表示方法、、。 3．对于共阳接法的发光二极管数码显示器，应采用驱动的七段显示译码器。4．制度存储器是用来存放固定不变的二进制数码，在正常工作时，只能存储代码，而不能存储代码，当时去电源后，其信息代码不会。 5．将模拟信号转换为数字信号，需要经过、、、四个过程。 四、用代数法化简函数 Z=AB+ABC 五、用卡诺图法化简下式。 ｛F（A、B、C、D）=∑m（0、1、3、5、8、9）｝ （约束条件）AB+AC=0 Y=AC+ABC+A BC
七、试用与非门设计一个三人表决电路（输入只提供原变量） 八、分析时序电路的逻辑功能，写出电路的曲弓方程和输出方程，画出状态转换图和时序图。 九、如下图所示维持阻塞D触发器，设初态为0，根据CP脉冲及A输入波形画出Q波形。 十、试分析下图所示电路画出它的状态图，说明它是几进制计数器
数字电路期末总复习知识点归纳详细.doc
第1章数字逻辑概论 一、进位计数制 1.十进制与二进制数的转换 2.二进制数与十进制数的转换 3.二进制数与16进制数的转换 二、基本逻辑门电路 第2章逻辑代数 表示逻辑函数的方法，归纳起来有：真值表，函数表达式，卡诺图，逻辑图及波形图等几种。 一、逻辑代数的基本公式和常用公式 1）常量与变量的关系Ａ+0＝Ａ与Ａ= ?1Ａ Ａ+1＝1与0 ?A 0= A?＝0 A+＝1与A A 2）与普通代数相运算规律 a.交换律：Ａ+Ｂ＝Ｂ+Ａ ? A? = B A B b.结合律：（Ａ+Ｂ）+Ｃ＝Ａ+（Ｂ+Ｃ） A? B ? C ? = ? ) A ( ) B (C c.分配律：) ?＝+ A? (C B A? A C ?B A+ + +） B ? = A )() ) (C A B C 3）逻辑函数的特殊规律 a.同一律：Ａ+Ａ+Ａ b.摩根定律：B A+ B ? A = A B A? = +，B
b.关于否定的性质Ａ＝A 二、逻辑函数的基本规则 代入规则 在任何一个逻辑等式中，如果将等式两边同时出现某一变量Ａ的地方，都用一个函数Ｌ表示，则等式仍然成立，这个规则称为代入规则 例如：C ? ⊕ ? A⊕ + A C B B 可令Ｌ＝C B⊕ 则上式变成L ?＝C + A A? L = ⊕ ⊕ A⊕ B A L 三、逻辑函数的：——公式化简法 公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与—或表达式 1）合并项法： 利用Ａ+1 A= ? ?, 将二项合并为一项，合并时可消去一个变量 B = A = A或A +A B 例如：Ｌ＝B B C + ( A +) = A= A B C C A C B 2）吸收法 利用公式A A?可以是任何一个复杂的逻辑? +，消去多余的积项，根据代入规则B A B A= 式 例如化简函数Ｌ＝E AB+ + A D B 解：先用摩根定理展开：AB＝B A+再用吸收法 Ｌ＝E AB+ A + B D ＝E + + B A+ B D A ＝) A A+ + D + B ( ) (E B ＝) A A+ D + + 1(E 1( ) B B
数字电路试卷-答案
C. 000 D. 1 0 1 A. A+B B. A+C C. (A+B ) (A+C ) D. B+C 标准答案及评分标准 适用专业（班级）： 是否可携带（填写计算器、词典等）：计算器 学科部主任： 一 ?选择题（每小题2分，共20分） 1?一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【C 】 A. 4:6 B.1:10 C.4:10 D.2:4 2 ?若输入变量 A 、B 全为1时，输出F=1，则其输入与输出的关系是 【B 】 A.异或 B. 同或 C. 或非 D. 与或 3?在下列逻辑电路中，不是组合逻辑电路的是 【D 】 A.译码器 B. 加法器 C. 编码器 D. 寄存器 6 ?同步计数器和异步计数器比较，同步计数器的最显著优点是 A 工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP 控制 7?—位8421BCD 码译码器的数据输入线与译码输出线的组合是 A. 4:6 B.1:10 C.4:10 D.2:4 8 ?组合逻辑电路通常由【 】组合而成。 A.触发器 B.门电路 C.计数器 D.锁存器 A. 1 11 B. 010 10.逻辑表达式 A+BC= 课程名称：数字电路 课程归属：理工学科部 开卷、闭卷：闭卷 出卷人： 4 . 一个8选一的数据选择器，其地址输入 （选择控制输入）端的个数是 A. 4 B. 2 C. 3 5?最小项ABCD 的逻辑相邻最小项是 D. 1 6 【A 】 A. ABCD B . ABCD C. ABCD D. ABCD 9.8线一3线优先编码器的输入为 I0 —17，当优先级别最高的 I7有效时，其输出 的值是 【C 】
数电期末试卷及复习资料
《数字电路》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 本试卷共 6 页，满分100 分；考试时间：90 分钟；考试方式：闭卷 题 号 一 二 三 四（1） 四（2） 四（3） 四（4） 总 分 得 分 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（147 ），作为8421BCD 码时， 它相当于十进制数（ 93 ）。 2.三态门电路的输出有高电平、低电平和（高电阻 ）3种状态。 3．TTL 与非门多余的输入端应接（ 高电平或悬空 ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ 高）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7 )位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ 5 ）V ，其输出高电平为（ 3.6 ）V ，输出低电平为（0.35 ）V ， CMOS 电路的电源电压为（ 3-18 ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ 10111111） 。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ 11）根地址线，有（ 16）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100 ）位。 11. 下图所示电路中， Y 1＝（ ）；Y 2 ＝（ ；Y 3 ＝（ ）。 12. 某计数器的输出波形如图1所示，该计数器是（ 5 ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ 低 ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( A ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值 是（ C ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ A ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( C ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( A )种。 A ．15 B ．8 C ．7 D ．1 7. 随机存取存储器具有( A )功能。 A.读/写 B.无读/写 C.只读 D.只写 8．N 个触发器可以构成最大计数长度（进制数）为(D )的计数器。 A.N B.2N C.N 2 D.2N 9．某计数器的状态转换图如下， 其计数的容量为( B ) A ． 八 B. 五 C. 四 D. 三 A B Y 1 Y 2 Y 3 000 001 010 011 100 101 110 111
数字电路试卷及答案
一．选择题 1十进制数3.625的二进制数和8421BCD 码分别为（D ） A 、11.11和11.001 B 、11.101和11.101 C 、11.01和11.011000100101 D 、11.101和0011.011000100101 2、逻辑函数F1、F2、F3的卡诺图如图所示，他们之间的逻辑关系是（B ） A 、F3=F 1·F2 B 、F3=F1+F2 C 、F2=F1·F3 D 、F2=F1+F3 00 01 11 10 0 1 1 1 1 1 F1 F2 F3 3 、和TTL 电路相比，CMOS 电路最突出的有点在于（C ） A 、可靠性高 B 、抗干扰能力强 C 、功耗低 D 、速度快 4、用1K ×4的DRAM 设计4K ×8位的存储器的系统需要的芯片数和地址线的根数是（C ） A 、16片 10根 B 、8片 10根 C 、8片 12根 D 、16片 12根 5、在图2中用555定时器组成的施密特触发电路中，它的回差电压等于（A ） A 、2V B 、3V C 、 4V D 、5V 图2 图3 6、为将D 触发器转换为T 触发器，图3所示电路的虚线框内应是（D ） A 、或非门 B 、与非门 C 、异或门 D 、同或门 7、在下列逻辑部件中，不属于组合逻辑部件的是（A ） A ．寄存器 B 、编码器 C 、全加器 D 、译码器 8、某10位D/A 转换器，当输入为D=010*******B 时，输出电压为1.6V 。当输入D=1000010000B 时，输出电压为（B ） A 、3.15V B 、3.30V C 、3.60V D 、都不是 二．填空题 1、逻辑函数F=A ·（B+C ）·1的反函数F =_____0+?+C B A ___________ 2、四选一数据选择器，AB 为地址信号，D 0=D 3=1，D 1=C ，D 2=c ，当AB=10时，输出F=__C__ 3、将模拟信号转化为数字信号，需要采用A/D 转换器。实现A/D 转换一般要经过采样、保持、量化和编码等4个过程。 00 01 11 10 0 1 1 1 1 00 01 11 10 0 1 1 1 1 1 1