[VIP专享]TL431的检测

电阻阻值表

贴片电阻阻值标注方法 1．E-24标注方法9 ' l2 A5 H+ q1 a4 ]' Y E-24标注法有两位有效数字，精度在±2%（-G），±5%（-J），±10%（-K） （1）常用电阻标注 XXY XX代表底数，Y代表指数 例如 470 = 47Ω: f# q7 ~' Q, B O0 e0 m M F' r 103 = 10kΩ 224 = 220kΩ （2）小于10欧姆的电阻的标注) V) @" I* . R5 M 用R代表单位为欧姆的电阻小数点，用m代表单位为毫欧姆的电阻小数点 例如9 d8 e' B$ e4 u/ D \5 H0 X+ O 1R0 = Ω3 o7 \3 u: R7 k. s$ H R20 = Ω 5R1 = Ω. e/ H( y" U5 w6 a0 Y2 j R007 = Ω& o1 w- f+ X7 _9 n$ F$ U 4m7 = Ω 2．E-96标注方法 E-96标注法有三位有效数字，精度在±1%（-F）- T: a) P- n/ _3 c (1) 常用电阻标注 XXXY XXX代表底数，Y代表指数( U: J6 l1 u( x% Z 例如 4700 = 470Ω 1003 = 100kΩ 2203 = 220kΩ% b) m0 U+ ]& w8 z, @ (2) 小于10欧姆的电阻的标注 用R代表单位为欧姆的电阻小数点，用m代表单位为毫欧姆的电阻小数点4 n" O. `+ u) B H. @, R- |2 x 例如# }( \* N: f8 }4 j. @- b. C 1R00 = Ω R200 = Ω/ ]; \' q8 Q; {$ y' u( l8 Y( { 5R10 = Ω R007 = Ω& W' `# ! k/ n 4m70 = Ω+ V/ _. g- C& d9 z- G: U% x3 n# t

三极管的封装及引脚识别

三极管的封装及引脚识别 三极管的封装形式是指三极管的外形参数，也就是安装半导体三极管用的外壳。材料方面，三极管的封装形式主要有金属、陶瓷和塑料形式；结构方面，三极管的封装为TO×××，×××表示三极管的外形；装配方式有通孔插装（通孔式）、表面安装（贴片式）和直接安装；引脚形状有长引线直插、短引线或无引线贴装等。常用三极管的封装形式有TO－92、TO－126、TO－3、TO－220TO等。 国产晶体管按原部标规定有近30种外形和几十种规格，其外形结构和规格分别用字母和数字表示，如TO－162、TO－92等。晶体管的外形及尺寸如图1所示。

图1 晶体管的外形及尺寸 1 封装 1.金属封装 （1）B型：B型分为B－1、B－2、…、B－6共6种规格，主要用于1W及1W以下的高频小功率晶体管，其中B－1、B－3型最为常用。引脚排列：管底面对自己，由管键起，按顺时针方向依次为E、B、C、D（接地极）。其封装外形如图2（a）所示。 （2）C型：引脚排列与B型相同，主要用于小功率。其封装外形如图2（b）所示。 （3）D型：外形结构与B型相同。引脚排列：管底面对自己，等腰三角形的底面朝下，按顺时针方向依次为E、B、C。其封装外形如图2（c）所示。 （4）E型：引脚排列与D型相同，封装外形如图3（d）所示。 （5）F型：该型分为F－0、F－1～F－4共5种规格，各规格外形相同而尺寸不同，主要用于低频大功率管封装，使用最多的是F－2型封装。引脚排列：管底面对自己，小等腰三角形的庵面朝下，左为E，右为B，两固定孔为C。其封装外形如图2（e）所示。¨ （6）G型：分为G－1～G－6共6种规格，主要用于低频大功率晶体管封装，使用最多的是G－3、G－4型。其中G－1、G－2为圆形引出线，G－3～G－6为扁形引出线。引脚排列：管底面对自己，等腰三角形的底面朝下，按顺时针方向依次为E、B、C。其封装外形如图2（f）所示。 2.塑料封装 （1）S－1型、S－2型、S－4型：用于封装小功率三极管，其中以S－1型应用最为普遍。S－1、S－2、S－3型管的封装外形如图2（g）、（h）、（i）所示。引脚排列：平面朝外，半圆形朝内，引脚朝上时从左到右为E、B、C。 （2）S－5型：主要用于大功率三极管。引脚排列：平面朝外，半圆形朝内，引脚朝上时从左到右为E、B、C。S－5型的封装外形如图2（j）所示。 （3）S－6lA、S－6B、S－7、S－8型：主要用于大功率三极管，其中以S－7型最为常用。S－6A 引脚排列：切角面面对自己，引脚朝下，从左到右依次为B、C、E。它们的引脚排列与外形分别如图5.12（k）、（l）、（m）、（n）所示。 （4）常见进口管的外形封装结构：TO－92与部标S－1相似，TO－92L与部标S－4相似，TO126与S－5相似，TO-202与部标S－7相似。

等效电阻的计算题(培优)

有关等效电阻的欧姆定律计算题 一、知识梳理： 1、串联、并联电路的电流、电压、电阻特点 注意：n 个相同的电阻R 1串联，总电阻R= n 个相同的电阻R 1并联，总电阻R= 2、欧姆定律（注意同体性、同时性、统一单位） U = I = R = 二、中考真题： 如图所示．电源电压U 保持不变，滑动变阻器R 2的最大 阻值为20Ω，灯泡L 的电阻是10Ω。当S 闭合，S 1断开，且滑片P 在b 端时，电流表示数为0.2A ：当S 、S 1都闭合，且滑片P 在b 端时，电流表的示数为0.8A ，则电源电压为_____V ，电阻R 1的阻值为_____Ω． 三、过关检测 1、 现在电阻R 1=30Ω，R 2=20Ω，（1）若将R 1，R 2串联，则总电阻是多少？（2）若将R 1、R 2并联，则总电 阻是又是多少？ 2、如图2所示电路，电源电压为50V ，电阻R 1=10Ω，R 2=15Ω，闭合开关后，求： 电路的总电阻R （2）电路中的电流I （3）R 1两端的电压U 1 3．如图3所示电路中，电源电压为6V ，R 1=8Ω，R 2=4Ω，闭合开关。求：（1总电阻（2）通过 R 1的电流 （3）电流表的示数（4）电压表的示数 4、如图4所示电路，R 1=3Ω，R 2=6Ω，电源电压为18V ，求：（1）R 1 、R 2并联后的 总电阻是多少？（2）电流表的示数是多少？ 5、如图5所示，R 1=30Ω，闭合开关后，电流表的示数为0.3A ，电压表的示数为6V 求：（1）求R 1和R 2并联后的总电阻。（2）R 2的电阻 6、如图6所示，已知电流表的示数为0.3A ，电压表的示数是9V ，L 1的电阻R 1=20 Ω， 求：（1）L 1与L 2的总电阻R （2）L 2的电阻R 2 （3）L 2两端电压U 2 7. 在图7电路中，电阻R 1的阻值为10Ω．闭合开关S ，电流表A 的示数为0.6A ，电流表A1示数为0.3A ，求：(1)通过电阻R 1的电流．(2)电源电压． (3)电阻R 2的阻值． （4）R 1与R 2的总电阻。 8．如图8所示，已知电源电压U 为6V ，电阻R 1=5Ω， 电流表的示数为I=1.5A

封装引脚资料

1、标准电阻:RES1、RES2; 封装:AXIAL-0、3到AXIAL-1、0 ,一般用AXIAL0、4 两端口可变电阻:RES3、RES4; 封装:AXIAL-0、3到AXIAL-1、0 三端口可变电阻:RESISTOR TAPPED,POT1,POT2; 封装:VR1-VR5 2、电容:CAP(无极性电容)、ELECTRO1或ELECTRO2(极性电容)、可变电容CAPVAR 封装:无极性电容为RAD-0、1到RAD-0、4,一般用RAD0、1 有极性电容为RB、2/、4到RB、5/1、0、一般<100uF用 用RB、2/、4,100uF-470uF用RB、3/、6,,>470uF用RB、5/1、0 3、二极管:DIODE(普通二极管)、DIODE SCHOTTKY(肖特基二极管)、DUIDE TUNNEL(隧道二极管)DIODE VARCTOR(变容二极管)ZENER1~3(稳压二极管) 封装:DIODE0、4与DIODE 0、7;(注意做PCB时别忘了将封装DIODE得端口改为A、K) ,一般用DIODE0、4 4、三极管:NPN,NPN1与PNP,PNP1; 引脚封装:TO18、TO92A(普通三极管) TO220H(大功率三极管) TO3(大功率达林顿管) 以上得封装为三角形结构。

T0-226为直线形,我们常用得9013、9014管脚排列就是直线型得,所以一般三极管都采用TO-126啦！ 5、场效应管:JFETN(N沟道结型场效应管),JFETP(P沟道结型场效应管)MOSFETN(N沟道增强型管)MOSFETP(P沟道增强型管) 引脚封装形式与三极管同。 6、电感:INDUCTOR、INDUCTOR1、INDUCTOR2(普通电感),封装:1005(2) INDUCTOR VAR、INDUCTOR3、INDUCTOR4(可变电感) 8、整流桥原理图中常用得名称为BRIDGE1与BRIDGE2,引脚封装形式为D系列,如D-37,D-38,D-44, D-46,D-70,D-71,等。 9、单排多针插座原理图中常用得名称为CON系列,从CON1到CON60, 引脚封装形式为SIP系列,从SIP-2到SIP-20。 10、双列直插元件原理图中常用得名称为根据功能得不同而不同,引脚封装形式DIP系列,不如40管脚得单片机封装为DIP40。 11、串并口类原理图中常用得名称为DB系列,引脚封装形式为DB与MD系列。 12、石英晶体振荡器:CRYSTAL; 封装:XTAL1,晶体管、FET、UJT TO-xxx(TO-3,TO-5) 13、发光二极管:LED;封装用DIODE0、4得封装。 14、可控硅:SCR,封装:TO126H;保险丝:FUSE1,封装:FUSE1、

最常用的各类封装含义

1.BGA：球栅阵列封装 Ball Grid Array 球形栅格阵列 说明：为什么说是球栅，下图是横截面图，很直观的 看出引脚轮廓是球形； 栅格阵列封装，引脚大致分布如下图： 就上图来说，四行四列引脚不是非要排满，如下图（引脚五行五列）左右的区别：实物图： 实物图： （a）（b） 2.CBGA：陶瓷球栅阵列封装（基板是陶瓷） Ceramic Ball Grid Array 陶瓷的球形栅格阵列 说明：引脚分布图和实物图都可参考上一说明。 https://www.360docs.net/doc/a66530062.html,GA：陶瓷圆柱栅格阵列封装（基板是陶瓷）Ceramic Column Grid Array 陶瓷的圆柱栅格阵列

说明：都是栅格阵列封装，不同就在于引脚形状，横截面如图： 引脚是圆柱状。 4.PBGA：塑料球栅阵列封装（塑料焊球阵列封装）Plastic Ball Grid Array 塑料的球形栅格阵列 说明：引脚分布图和实物图都可参考BGA封装的说明。CBGA和PBGA不同之处就在于它们的基板材质不同，一个是陶瓷，一个是塑料。 5.TBGA：载带球栅阵列封装 Tape Ball Grid Array 带子球形栅格阵列 说明：引脚分布图和实物图都可参考BGA封装的说明。不同之处在于它的基板为带状软质的1或2层的PCB电路板。 6.MicroBGA：缩微型球状引脚栅格阵列封装 Micro Ball Grid Array 微小的球形栅格阵列 说明：M i croBGA封装的显存采用晶元嵌入式底部引线封装技术，具有体积小，连线短，耗电低，速度快，散热好的特点。 7.CSP：芯片尺寸封装 Chip Scale Package 芯片比例,尺寸包裹,封装 说明：CSP封装，是芯片级封装的意思。CSP封装最新一代的内存芯片封装技术，其技术性又有了新的提升。CSP封装可以让芯片面积与封装面积之比超过1:1.14，已经相当接近1:1的理想情况，绝对尺寸也仅有32平方毫米，约为普通的BGA 的1/3，仅仅相当于TSOP内存芯片面积的1/6。与BGA封装相比，同等空间下CSP封装可以将存储容量提高三倍。 8.PGA：插针栅格阵列封装（陈列引脚封装） Pin Grid Array 针栅格阵列 说明：陈列引脚封装PGA为插装型封装，其底面的垂直引脚呈陈列状排列。如图所示：

USB 连接器引脚定义及封装尺寸

USB 3.0采用的双总线结构，在速率上已经达到4.8Gbps，所以称为Super speed，在USB 3.0的LOGO上显示为SS，由于接口变化太大，再加上把USB 3.0协议集成到相关芯片组肯定也需要时间，所以USB 3.0的普及应该至少再需三年以上。 说明： 本文插图及封装尺寸来源，USB 3.0-final.pdf（Date:November/12/2008），USB 3.0协议可在USB官方下载到。 USB 3.0中定义的连接器包括（本文不包含连接线缆）： USB 3.0 A型插头和插座 USB 3.0 B型插头和插座 USB 3.0 Powered-B型插头和插座 USB 3.0 Micro-B型插头和插座 USB 3.0 Micro-A型插头 USB 3.0 Micro-AB型插座 1、USB 3.0 A型USB插头（plug）和插座（receptacle） 引脚顺序（左侧为Plug，右侧为Receptacle）： 引脚定义： 封装尺寸（单PIN Receptacle）：

2、USB 3.0 B型USB插头（plug）和插座（receptacle） 引脚顺序（左侧为Plug，右侧为Receptacle，注意箭头所指斜口向上，USB端口朝向自己）： 引脚定义： 封装尺寸（单PIN Receptacle）： 3、USB 3.0 Powered-B型USB插头（plug）和插座（receptacle）

引脚顺序（左侧为Plug，右侧为Receptacle，注意宽边在上，USB端口朝向自己）： 引脚定义： 封装尺寸（Receptacle）： 4、USB 3.0 Micro USB插头和插座 USB 3.0 Micro USB插头和插座变化相当大，而官方的协议文档中，涉及该部分的插图仍然存在模糊情况，这里不再抓图，前面文章介绍过Micro USB接口主要是用于蜂窝电话和便携设备的，体积相比Mini-USB更小。 Micro USB插头和插座分为三种： USB 3.0 Micro-B型插头和插座 USB 3.0 Micro-A型插头 USB 3.0 Micro-AB型插座 USB 3.0 Micro-B连接器引脚定义：

各个引脚的封装

1、BGA(ballgridarray) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI用的一种封装。 封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm的360引脚BGA仅为3 1mm见方；而引脚中心距为0.5mm的304引脚QFP为40mm见方。而且BGA不用担心QFP那样的引脚变形问题。 该封装是美国Motorola公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI厂家正在开发500引脚的BGA。BGA的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。 美国Motorola公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为 GPAC(见OMPAC和GPAC)。 2、BQFP(quadflatpackagewithbumper) 带缓冲垫的四侧引脚扁平封装。QFP封装之一，在封装本体的四个角设置突起(缓冲垫)以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC等电路中采用 此封装。引脚中心距0.635mm，引脚数从84到196左右(见QFP)。 3、碰焊PGA(buttjointpingridarray) 表面贴装型PGA的别称(见表面贴装型PGA)。 4、C－(ceramic) 表示陶瓷封装的记号。例如，CDIP表示的是陶瓷DIP。是在实际中经常使用的记号。 5、Cerdip 用玻璃密封的陶瓷双列直插式封装，用于ECLRAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cer dip用于紫外线擦除型EPROM以及内部带有EPROM的微机电路等。引脚中心距2.54mm，引脚数从8到42。在日本，此封装表示为DIP－G(G即玻璃密封的意思)。 6、Cerquad 表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP等的逻辑LSI电路。带有窗口的Cerquad 用于封装EPROM电路。散热性比塑料QFP好，在自然空冷条件下可容许1.5～2W的功率。但封装成本比塑料QFP高3～5倍。引脚中心距有1.27mm、0.8mm、0.65mm、0.5mm、0.4mm等多种规格。引脚数从32到368。

80C51引脚封装及功能

80C51引脚封装及功能 80C51、80C52、89C51和89C52引脚图总线型 80C52是80C51的增强型，有以下几点不同 片内ROM字节数：从4K增加到8K； 片内RAM字节数：从128增加到256； 定时/计数器从2个增加到3个； 中断源由5个增加到6个。

非总线型

P0、P1、P2、P3口的电平与CMOS和TTL电平兼容。 P0口的每一位口线可以驱动8个LSTTL负载。在作为通用I/O口时，由于输出驱动电路是开漏方式，由集电极开路（OC门）电路或漏极开路电路驱动时需外接上拉电阻；当作为地址/数据总线使用时，口线输出不是开漏的，无须外接上拉电阻。 P1、P2、P3口的每一位能驱动4个LSTTL负载。它们的输出驱动电路设有内部上拉电阻，所以可以方便地由集电极开路（OC门）电路或漏极开路电路所驱动，而无须外接上拉电阻。 当CPU不对P3口进行字节或位寻址时，内部硬件自动将口锁存器的Q端置1。这时，P3口作为第二功能使用。 P3.0 ：RXD（串行口输入）； P3.1 ：TXD（串行口输出）； P3.2 ：外部中断0输入； P3.3 ：外部中断1输入； P3.4 ：T0（定时器0的外部输入）； P3.5 ：T1（定时器1的外部输出）； P3.6 ：（片外数据存储器“写”选通控制输出）； P3.7 ：（片外数据存储器“读”选通控制输出）。 EA/VPP : 访问程序存储器控制信号，当其为低电平时，对ROM的读操作限定在外部的程序存储器，当其为高电平时，对ROM的读操作是从内部存储器开始的，并可延至外部程序存储器。 ALE/PROG : 编程脉冲

芯片封装类型图解

集成电路封装形式介绍(图解） BGA BGFP132 CLCC CPGA DIP EBGA 680L FBGA FDIP FQFP 100L JLCC BGA160L LCC

LDCC LGA LQFP LQFP100L Metal Qual100L PBGA217L PCDIP PLCC PPGA PQFP QFP SBA 192L TQFP100L TSBGA217L TSOP

CSP SIP:单列直插式封装.该类型的引脚在芯片单侧排列,引脚节距等特征和DIP基本相同.ZIP:Z型引脚直插式封装.该类型的引脚也在芯片单侧排列,只是引脚比SIP粗短些,节距等特征也和DIP基本相同. S-DIP:收缩双列直插式封装.该类型的引脚在芯片两侧排列,引脚节距为1.778mm,芯片集成度高于DIP. SK-DIP:窄型双列直插式封装.除了芯片的宽度是DIP的1/2以外,其它特征和DIP相同.PGA:针栅阵列插入式封装.封装底面垂直阵列布置引脚插脚,如同针栅.插脚节距为2.54mm或1.27mm,插脚数可多达数百脚. 用于高速的且大规模和超大规模集成电路. SOP:小外型封装.表面贴装型封装的一种,引脚端子从封装的两个侧面引出,字母L状.引脚节距为 1.27mm. MSP:微方型封装.表面贴装型封装的一种,又叫QFI等,引脚端子从封装的四个侧面引出,呈I字形向下方延伸,没有向外突出的部分,实装占用面积小,引脚节距为1.27mm. QFP:四方扁平封装.表面贴装型封装的一种,引脚端子从封装的两个侧面引出,呈L字形,引脚节距为 1.0mm,0.8mm,0.65mm,0.5mm,0.4mm,0.3mm,引脚可达300脚以上. SVP:表面安装型垂直封装.表面贴装型封装的一种,引脚端子从封装的一个侧面引出,引脚在中间部位弯成直角,弯曲引脚的端部和PCB键合,为垂直安装的封装.实装占有面积很小.引脚节距为0.65mm,0.5mm. LCCC:无引线陶瓷封装载体.在陶瓷基板的四个侧面都设有电极焊盘而无引脚的表面贴装型封装.用于高 速,高频集成电路封装. PLCC:无引线塑料封装载体.一种塑料封装的LCC.也用于高速,高频集成电路封装. SOJ:小外形J引脚封装.表面贴装型封装的一种,引脚端子从封装的两个侧面引出,呈J字形,引脚节距为 1.27mm. BGA:球栅阵列封装.表面贴装型封装的一种,在PCB的背面布置二维阵列的球形端子,而不采用针脚引脚. 焊球的节距通常为1.5mm,1.0mm,0.8mm,和PGA相比,不会出现针脚变形问题. CSP:芯片级封装.一种超小型表面贴装型封装,其引脚也是球形端子,节距为0.8mm,0.65mm,0.5mm等. TCP:带载封装.在形成布线的绝缘带上搭载裸芯片,并和布线相连接的封装.和其他表面贴装型封装相比,芯片更薄,引脚节距更小,达0.25mm,而引脚数可达500针以上. 介绍：

电阻标称值表.

常用电阻标称值设计电路时计算出来的电阻值经常会与电阻的标称值不相符，有时候需要根据标称值来修正电路的计算。下面列出了常用的5％和1％精度电阻的标称值，供大家设计时参考。 精度为5％的碳膜电阻，以欧姆为单位的标称值： 1.0 5.6 33 160 820 3.9K 20K 100K 510K 2.7M 1.1 6.2 36 180 910 4.3K 22K 110K 560K 3M 1.2 6.8 39 200 1K 4.7K 24K 120K 620K 3.3M 1.3 7.5 43 220 1.1K 5.1K 27K 1 30K 680K 3.6M 1.5 8.2 47 240 1.2K 5.6K 30K 1 50K 750K 3.9M 1.6 9.1 51 270 1.3K 6.2K 33K 1 60K 820K 4.3M 1.8 10 56 300 1.5K 6.6K 36K 180K 910K 4.7M 2.0 11 62 330 1.6K 7.5K 39K 200K 1M 5.1M 2.2 12 68 360 1.8K 8.2K 43K 220K 1.1M 5.6M 2.4 13 75 390 2K 9.1K 47K 240K 1.2M 6.2M 2.7 15 82 430 2.2K 10K 51K 270K 1.3M 6.8M 3.0 16 91 470 2.4K 11K 56K 300K 1.5M 7.5M 3.3 18 100 510 2.7K 12K 62K 330K 1.6M 8.2M

3.6 20 110 560 3K 13K 68K 360K 1.8M 9.1M 3.9 22 120 620 3.2K 15K 75K 390K 2M 10M 4.3 24 130 680 3.3K 16K 82K 430K 2.2M 15M 4.7 27 150 750 3.6K 18K 91K 470K 2.4M 22M 5.1 30 精度为1％的金属膜电阻，以欧姆为单位的标称值： 10 33 100 332 1K 3.32K 10.5K 34K 107K 357K 10.2 33.2 102 340 1.02K 3.4K 10.7K 34. 8K 110K 360K 10.5 34 105 348 1.05K 3.48K 11K 35.7K 113K 365K 10.7 34.8 107 350 1.07K 3.57K 11.3K 36K 115K 374K 11 35.7 110 357 1.1K 3.6K 11.5K 36.5K 118K 383K 11.3 36 113 360 1.13K 3.65K 11.8K 37 .4K 120K 390K 11.5 36.5 115 365 1.15K 3.74K 12K 38 .3K 121K 392K 11.8 37.4 118 374 1.18K 3.83K 12.1K 39K 124K 402K 12 38.3 120 383 1.2K 3.9K 12.4K 39.2K 127K 412K 12.1 39 121 390 1.21K 3.92K 12.7K 40 .2K 130K 422K 12.4 39.2 124 392 1.24K 4.02K 13K 41

半导体集成电路 常见封装缩写解释

半导体集成电路常见封装缩写解释 1. DIP(dual in-line PACkage) 双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。 引脚中心距2.54mm，引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52mm 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加区分， 只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP 也称为Cerdip(见Cerdip)。 BGA是英文Ball Grid Array Package的缩写， 即球栅阵列封装。 SOP小型外引脚封装Small Outline Package J SSOP收缩型小外形封装Shrink Small Outline Package P 与SOP的区别：近似小外形封装,但宽度要比小外形封装更窄,可节省组装面积的新型封装。 2. DIP(dual tape carrier PACkage) 同上。日本电子机械工业会标准对DTCP 的命名(见DTCP)。 QTCP(quad tape carrier PACkage) 四侧引脚带载封装。TCP 封装之一，在绝缘带上形成引脚并从封装四个侧面引出。是利用TAB 技术的薄型封装(见TAB、TCP)。 COB(chip on board) 板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片焊技术。 JLCC(J-leaded chip carrier) J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。部分半导体厂家采用的名称。 QTP(quad tape carrier PACkage) 四侧引脚带载封装。日本电子机械工业会于1993 年4 月对QTCP 所制定的外形规格所用的名称(见TCP)。 SO(small out-line) SOP 的别称。世界上很多半导体厂家都采用此别称。(见SOP)。

常用芯片引脚图

附录三 常用芯片引脚图 一、 单片机类 1、MCS-51 芯片介绍：MCS-51系列单片机是美国Intel 公司开发的8位单片机，又可以分为多个子系列。 MCS-51系列单片机共有40条引脚，包括32 条I/O 接口引脚、4条控制引脚、2条电源引 脚、2条时钟引脚。 引脚说明： P0.0～P0.7：P0口8位口线，第一功能作为通用I/O 接口，第二功能作为存储器扩展时 的地址/数据复用口。 P1.0～P1.7：P1口8位口线，通用I/O 接口无第二功能。 P2.0～P2.7：P2口8位口线，第一功能作为通用I/O 接口，第二功能作为存储器扩展时传送高8位地址。 P3.0～P3.7：P3口8位口线，第一功能作为 通用I/O 接口，第二功能作为为单片机的控 制信号。 ALE/ PROG ：地址锁存允许/编程脉冲输入信号线（输出信号） PSEN ：片外程序存储器开发信号引脚（输出信号） EA/Vpp ：片外程序存储器使用信号引脚/编程电源输入引脚 RST/VPD ：复位/备用电源引脚 2、MCS-96 芯片介绍：MCS-96系列单片机是美国Intel 公司继MCS-51系列单片机之后推出的16位单 片机系列。它含有比较丰富的软、硬件 资源，适用于要求较高的实时控制场合。 它分为48引脚和68引脚两种，以48引 脚居多。 引脚说明： RXD/P2.1 TXD/P2.0：串行数据传出分发 送和接受引脚，同时也作为P2口的两条 口线 HS1.0～HS1.3：高速输入器的输入端 HS0.0～HS0.5：高速输出器的输出端（有 两个和HS1共用） Vcc ：主电源引脚（＋5V ） Vss ：数字电路地引脚（0V ） Vpd ：内部RAM 备用电源引脚（＋5V ） V REF ：A/D 转换器基准电源引脚（＋5V ） AGND ：A/D 转换器参考地引脚 12345678910111213141516171819204039383736353433323130292827262524232221P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7RST RXD/P3.0TXD/P3.1INT0/P3.2INT1/P3.3T0/P3.4T1/P3.5WR/P3.6RD/P3.7XTAL2XTAL1V SS V CC P0.0/AD 0P0.1/AD 1 P0.2/AD 2P0.3/AD 3P0.4/AD 4P0.5/AD 5P0.6/AD 6P0.7/AD 7 EA/V PP ALE/PROG PSEN P2.7/A 15P2.6/A 14P2.5/A 13 P2.4/A 12P2.3/A 11P2.2/A 10P2.1/A 9P2.0/A 8803180518751

IC的常见封装形式

IC的常见封装形式 常见的封装材料有：塑料、陶瓷、玻璃、金属等，现在基本采用塑料封装。 按封装形式分：普通双列直插式，普通单列直插式，小型双列扁平，小型四列扁平，圆形金属，体积较大的厚膜电路等。 按封装体积大小排列分：最大为厚膜电路，其次分别为双列直插式，单列直插式，金属封装、双列扁平、四列扁平为最小。 封装的历程变化：TO－>DIP－>PLCC－>QFP－>BGA －>CSP 1、DIP(Dual In－line Package)双列直插式封装 D—dual两侧 双列直插式封装。插装型封装之一，引脚从封装两侧引出 2、SIP(single in-line package)单列直插式封装 引脚从封装一个侧面引出，排列成一条直线。当装配到印刷基板上时封装呈侧立状 3、SOP(Small Out-Line Package) 小外形封装双列表面安装式封装 以后逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC （小外形集成电路）

4、PQFP（Plastic Quad Flat Package）塑料方型扁平式封装 芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。适用于高频线路，一般采用SMT技术应用在PCB板上安装5、BQFP(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装 QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形 6、QFN(quad flat non-leaded package) 四侧无引脚扁平封装 封装四侧配置有电极触点，由于无引脚，贴装占有面积比QFP 小，高度比QFP 低。但是，当印刷基板与封装之间产生应力时，在电极接触处就不能得到缓解。因此电极触点难于作到QFP 的引脚那样多，一般从14 到100 左右。材料有陶瓷和塑料两种。当有LCC 标记时基本上都是陶瓷QFN 7、PGA(Pin Grid Array Package)插针网格阵列封装 插装型封装之一，其底面的垂直引脚呈阵列状排列，一般要通过插座与PCB板连接。引脚中心距通常为2.54mm，引脚数从64 到447 左右。 8、BGA(Ball Grid Array Package)球栅阵列封装 其底面按阵列方式制作出球形凸点用以代替引脚。适应频率超过100MHz，I/O引脚数大于208 Pin。电热性能好，信号传输延迟小，可靠性高。 9、PLCC(Plastic leaded Chip Carrier) 塑料有引线芯片载体

封装引脚资料

1. 标准电阻：RES1、RES2； 封装：AXIAL-0.3到AXIAL-1.0 ,一般用AXIAL0.4 两端口可变电阻：RES3、RES4； 封装：AXIAL-0.3到AXIAL-1.0 三端口可变电阻：RESISTOR TAPPED，POT1，POT2； 封装：VR1-VR5 2.电容：CAP（无极性电容）、ELECTRO1或ELECTRO2（极性电容）、可变电容CAPVAR 封装：无极性电容为RAD-0.1到RAD-0.4，一般用RAD0.1有极性电容为RB.2/.4到RB.5/1.0.一般<100uF用 用RB.2/.4,100uF-470uF用RB.3/.6,,>470uF用RB.5/1.0 3.二极管：DIODE（普通二极管）、DIODE SCHOTTKY（肖特基二极管）、DUIDE TUNNEL（隧道二极管）DIODE VARCTOR （变容二极管）ZENER1~3（稳压二极管） 封装：DIODE0.4和DIODE 0.7;（注意做PCB时别忘了将封装DIODE的端口改为A、K） ,一般用DIODE0.4 4.三极管：NPN，NPN1和PNP，PNP1；

引脚封装：TO18、TO92A（普通三极管） TO220H（大功率三极管） TO3（大功率达林顿管） 以上的封装为三角形结构。 T0-226为直线形，我们常用的9013、9014管脚排列是直线型的，所以一般三极管都采用TO-126啦！ 5、场效应管：JFETN（N沟道结型场效应管），JFETP（P沟道结型场效应管）MOSFETN（N沟道增强型管）MOSFETP（P 沟道增强型管）引脚封装形式与三极管同。 6、电感：INDUCTOR、INDUCTOR1、INDUCTOR2（普通电感）,封装:1005(2) INDUCTOR VAR、INDUCTOR3、INDUCTOR4（可变电感） 8.整流桥原理图中常用的名称为BRIDGE1和BRIDGE2，引脚封装形式为D系列，如D-37，D-38,D-44， D-46，D-70,D-71,等。 9.单排多针插座原理图中常用的名称为CON系列，从CON1到CON60，

封装引脚资料

1.标准 电阻：RES1 RES2 到 AXIAL-1.0 , 一般用 AXIAL0.4 封装：VR1-VR5 电容）、可变电容 CAPVAR 封装：无极性 电容为RAD-0.1至y RAD-0.4，一般用 RAD0.1 有极性 电容为RB.2/.4至y RB.5/1.0. 一般＜100uF 用 用 RB.2/.4,100uF-470uF 用 RB.3/.6,,>470uF 用 RB.5/1.0 3.二极管:DIODE （普通二极管）、 DIODE SCHOTTKY 肖特 基二极管）、DUIDE TUNNEU 隧道二极管）DIODE VARCTOR （变容二极管）ZENER1?3（稳压二极管） 封装：DIODE0.4和DIODE 0.7;（注意做 PCB 时别忘了将封 装 DIODE 的端口改为 A 、K ）, 一般用 DIODE0.4 4.三极管:NPN NPN1 和 PNP PNPt 引脚封装：TO1& TO92A （普通三极管） TO220H （大功率三极管） 两端口可变电阻: RES3 RES4 封装：AXIAL-0.3 到 AXIAL- 1.0 三端口可变电阻: RESISTOR TAPPEDPOT1 POT2 封装：AXIAL-0.3 2.电容：CAP （无极性电容）、 ELECTRO 或 ELECTRON 极性

T03 （大功率达林顿管） 以上的封装为三角形结构。 T0-226为直线形，我们常用的9013、9014管脚排列是直线 型的，所以一般三极管都采用TO-126啦! 5、场效应管：JFETN（N沟道结型场效应管），JFETP（ P沟 道结型场效应管）MOSFETN N沟道增强型管）MOSFETP P 沟道增强型管）引脚封装形式与三极管同。 6、电感：INDUCTOR INDUCTOR、INDUCTOR(普通电感) 封装:1005(2) INDUCTOR VAR INDUCTOR3 INDUCTOR4 （可变电感） 8.整流桥原理图中常用的名称为BRIDGE1和BRIDGE2弓I脚 封装形式为D系列，女n D-37, D-38,D-44 , D-46 , D-70,D-71, 等。 9.单排多针插座原理图中常用的名称为CON系列，从CON1 到CON60

并串联电阻计算公式汇总

串、并联电路中的等效电阻 串、并联电路中的等效电阻 学习目标要求： 1．知道串、并联电路中电流、电压特点。 2．理解串、并联电路的等效电阻。 3．会计算简单串、并联电路中的电流、电压和电阻。 4．理解欧姆定律在串、并联电路中的应用。 5．会运用串、并联电路知识分析解决简单的串、并联电路问题。 中考常考内容： 1．串、并联电路的特点。 2．串联电路的分压作用，并联电路的分流作用。 3．串、并联电路的计算。 知识要点： 1．串联电路的特点 （1）串联电路电流的特点：由于在串联电路中，电流只有一条路径，因此，各处的电流均相等，即；因此，在对串联电路的分析和计算中，抓住通过各段导体的电流相等这个条件，在不同导体间架起一座桥梁，是解题的一条捷径。

（2）由于各处的电流都相等，根据公式，可以得到 ，在串联电路中，电阻大的导体，它两端的电压也大，电压的分配与导体的电阻成正比，因此，导体串联具有分压作用。串联电路的总电压等于各串联导体两端电压之和，即 。 （3）导体串联，相当于增加了导体的长度，因此，串联导体的总电阻大于任何一个串联导体的电阻，总电阻等于各串联导体电阻之和，即。如果用个阻值均为的导体串联，则总电阻。 2．并联电路的特点 （1）并联电路电压的特点：由于在并联电路中，各支路两端分别相接且又分别接入电路中相同的两点之间，所以各支路两端的电压都相等，即。因此，在电路的分析和计算中，抓住各并联导体两端的电压相同这个条件，在不同导体间架起一座桥梁，是解题的一条捷径。 （2）由于各支路两端的电压都相等，根据公式，可得 到，在并联电路中，电阻大的导体，通过它的电流小，电流的分配与导体的电阻成反比，因此，导体并联具有分流作用。并联电路的总电流等于各支路的电流之和，即 。

封装引脚资料

1.标准电阻：RES1 RES2 封装：AXIAL-0.3 至U AXIAL-1.0 , 一般用AXIAL0.4 两端口可变电阻：RES3 RES4 封装：AXIAL-0.3 到AXIAL-1.0 三端口可变电阻：RESISTOR TAPPEDPOT1, POT2 封装：VR1-VR5 2.电容：CAP（无极性电容）、ELECTRO或ELECTRO N极性 电容）、可变电容CAPVAR 封装：无极性电容为RAD-0.1至U RAD-0.4，一般用RAD0.1 有极性电容为RB.2/.4至U RB.5/1.0. —般<100uF用 用RB.2/.4,100uF-470uF 用RB.3/.6,,>470uF 用RB.5/1.0 3.二极管:DIODE （普通二极管）、DIODE SCHOTTKY肖特 基二极管）、DUIDE TUNNE（隧道二极管）DIODE VARCTOR （变容二极管）ZENER1?3（稳压二极管） 封装：DIODE0.4和DIODE 0.7;（注意做PCB时别忘了将封 装DIODE的端口改为A、K）, 一般用DIODE0.4 4.三极管:NPN NPN1和PNP PNP1 引脚封装：TO18 TO92A （普通三极管）

TO220H（大功率三极管） TO3 （大功率达林顿管） 以上的封装为三角形结构。 T0-226为直线形，我们常用的9013、9014管脚排列是直线型的，所以一般三极管都采用TO-126啦！ 5、场效应管：JFETN（N沟道结型场效应管），JFETP（ P沟道结型场效应管）MOSFETN N沟道增强型管）MOSFETP P 沟道增强型管）引脚封装形式与三极管同。 6、电感：INDUCTOR INDUCTOR、INDUCTOR（普通电感），封装:1005（2） INDUCTOR VAJRINDUCTOR3 INDUCTOR4 （可变电感） 8.整流桥原理图中常用的名称为BRIDGE1和BRIDGE2引脚封装形式为D系列，女口D-37，D-38Q-44，D-46，D-70Q-71, 等。 9.单排多针插座原理图中常用的名称为CON系列，从CON1 到CON60 引脚封装形式为SIP系列，从SIP-2到SIP-20。

D669_A[1]资料——参数及各种封装的引脚分布

UNISONIC TECHNOLOGIES CO., LTD 2SD669/A NPN SILICON TRANSISTOR BIPOLAR POWER GENERAL PURPOSE TRANSISTOR APPLICATIONS * Low frequency power amplifier complementary pair with UTC 2SB649/A *Pb-free plating product number: 2SD669L/2SD669AL ORDERING INFORMATION Order Number Pin Assignment Normal Lead Free Plating Package 1 2 3 Packing 2SD669-x-AA3-R 2SD669L-x-AA3-R SOT-223 B C E Tape Reel 2SD669-x-AB3-R 2SD669L-x-AB3-R SOT-89 B C E Tape Reel 2SD669-x-T60-K 2SD669L-x-T60-K TO-126 E C B Bulk 2SD669-x-T6C-K 2SD669L-x-T6C-K TO-126C E C B Bulk 2SD669-x-T92-B 2SD669L-x-T92-B TO-92 E C B Tape Box 2SD669-x-T92-K 2SD669L-x-T92-K TO-92 E C B Bulk 2SD669-x-T9N-B 2SD669L-x-T9N-B TO-92NL E C B Tape Box 2SD669-x-T9N-K 2SD669L-x-T9N-K TO-92NL E C B Bulk 2SD669-x-T9N-R 2SD669L-x-T9N-R TO-92NL E C B Tape Reel 2SD669-x-TM3-T 2SD669L-x-TM3-T TO-251 E C B Tube 2SD669-x-TN3-R 2SD669L-x-TN3-R TO-252 B C E Tape Reel 2SD669-x-TN3-T 2SD669L-x-TN3-T TO-252 B C E Tube