第6章 定时器相关模块

第6章定时器相关模块

本章导读：本章讲述了计数器/定时器的一般工作原理，介绍K60N512的定时接口模块（PDB、 FTM、PIT、LPTMR、CMT和RTC )的基本功能与编程基础，并给出具体的例子，读者要仔细体会各种不同的使用方法，并将这些方法运用到具体的应用中。本章知识点有①计数器/定时器的工作原理；②可编程延时模块PDB;③Flex定时器FTM;④周期中断定时器PIT;

⑤低功耗定时器LPTMR;⑥载波调制传输接口 CMT;⑦实时时钟RTC。

6.1计数器/定时器的基本工作原理

在嵌入式应用系统中，有时要求能对外部脉冲信号或开关信号进行计数，这可通过计数器来完成。有些设备要求每间隔一定时间开启并在一段时间后关闭，有些指示灯要求不断地闪烁，这可利用定时信号来完成。个人计算机也经常要用到定时信号，如系统日历时钟的计时、产生不同频率的声源等。在计算机系统屮，计数与定时问题的解决方法是一致的，只不过是同一个问题的两种表现形式。

实现计数与定时的基本方法有三种:完全硬件方式、完全软件方式、可编程计数器/定时器。

1.完全硬件方式

在过去的许多仪器仪表或设备中，需要进行延时、定时或计数，经常使用数字逻辑电路实现, 即完全用硬件电路实现计数/定时功能，若要改变计数/定时的要求，必须改变电路参数，通用性和灵活性差。在微型电子计算机出现以后，特別是随着单片微型计算机的发展与普及，这种完全硬件方式实现定时与计数的方法已较少使用。

2.完全软件方式

在计算机中，通过编程利用计算机执行指令的时间实现定时,称为完全软件方式，简称软件方式。在这种方式中，一般是根据所需要的时间常数来设计一个延时子程序，延时子程序中包含一定的指令，设计者要对这些指令的执行时间进行精确的计算和测试，以便确定延时时间是否符合要求。当时间常数比较大时,常常将延时子程序设计为一个循环程序，通过循环常数和循环体内的指令来确定延时时间。这样，每当延时子程序结束以后，可以直接转入下而的操作，也可以用输出指令产生一个信号作为定时输出。这种方法的优点是节省硬件。主要缺点是执行延时程序期间，CPU一直被占用，所以降低了CPU的使用效率，也不容易提供多作业环境；另外，设计延时子程序时，要用指令执行时间来拼凑延时时间，显得比较麻烦。不过，这种方法在实际应用中还是经常使用的，尤其是在已有系统上作软件开发时，以及延时时间较小而重复次数又较少的情况。在计算机控制软件开发过程中，作为粗略的延时，经常使用软件方法来实现定时。

3.可编程计数器/定时器

利用专门的可编程计数器/定时器实现计数与定时，克服了完全硬件方式与完全软件方式的缺点，综合利用了它们各自的优点，其计数/定时功能可由程序灵活地设置，设定之后与CPU 并行地工作，不占用CPU的工作时间。应用可编程计数器/定时器，在简单的软件控制下，可以产生准确的时间延时。这种方法的主要思想是根据需要的定时时间，用指令对计数器/定时器设置定时常数，并用指令启动计数器/定时器开始计数，当计数到指定值时，便自动产生一个定时输出。在计数器/定时器开始工作以后，CPU不必去管它，而可以去做其他工作。这种方法最突出的优点是计数时不占用CPU的时间，如果利用计数器/定时器产生中断

信号还可以建立多作业的环境，所以可大大提高CPU的利用率。加上计数器/定时器本身的开销并不很大，因此这种方法在微机应用系统中得到了广泛的使用。

K60的定时器接口模块包括了六个子模块：可编程延迟模块PDB、Flex定时器模块FTM、周期中断定时器模块PIT、低功耗定时器模块LPTMR、载波调制发射器模块CMT，以及实时时钟模块RTC。下面逐个介绍这几个模块。

6.2可编程延迟模块PDB

6.2.1P D B的基础知识

可编程延迟模块（Programmable Delay Block, PDB)可以提供从内部/外部触发源、可编程间隔到A/D转换（Analog To Digital Convert, ADC)的硬件触发，也可以提供D/A转换模块(Digital-to-Analog Converter, DAC)间隔触发的可控时延，这样就可以为ADC转换和DAC输出提供精确的时间。由于本章涉及ADC与DAC的内容，读者可以先阅读后面的章节再进行本节的学习。另外，PDB模块还可以选择性提供脉冲输出。

PDB模块包含高达15种输入触发中断源和软件触发中断源、8路的可配置用于ADC触发的PDB通道、8路的DAC内部触发源和8路的脉冲输出。PDB结构框图如图6-1所示。

在图中，只显示了PDB通道n，DAC间隔触发器x以及脉冲输出y (用虚线框表示），没有显示PDB使能控制逻辑与时序错误中断逻辑。

6.2.2P D B模块寄存器介绍

1）状态和控制寄存器（PDBx_SC）

2）模寄存器（PDBx_MOD）

PDBx_MOD位寄存器

位描述

31-16：预留预留，只读，值为0

4）中断延时寄存器（PDBc_IDL Y）

5）通道n控制寄存器1（PDBx_CHnC1）

每个PDB通道都有一个控制寄存器——CHnC1，用来控制每个PDB通道的功能。

6）通道n状态寄存器（PDBx_CHnS）

8）通道n延时1寄存器（PDBx_CHnDL Y1）

功能同通道n延时0寄存器，不再赘述。

9）DAC间隔触发器n控制寄存器（PDBx_DACINTCn）

10）DAC间隔n寄存器（PDBx_DACINTn）

11）脉冲输出n使能寄存器（PDBx_POnEN）

12）脉冲输出n延时寄存器（PDBx_POnDL Y）

6.2.3 PDB模块概要与编程要点

1.PDB输入触发源选择

PDB有多达15个输入触发源，叫做Trigger-In 0?14，在图6-1中可以看到，它们与

片上或片下事件源相连。通过PDB状态控制寄存器SC的软件触发位（SWTRIG)可以将PDB 设置为软件触发，通过SC的输入触发源选择位域（TRIGSEL)可以使能触发输入源Trigger-In 0到14 中的某一个，或者是软件触发。SC[TRIGSEL]的取值范围为0000?1111，其中0000?1110对应触发源Trigger-In 0到14，1111对应软件触发。详细信息参见本章阅读材料。

2. DAC间隔触发器输出

PDB可以产生间歇的触发，周期性的更新DAC输出。当产生输入触发事件且DACINTCx[EXT] 等于零时，复位DAC间隔计数器x并重新开始计数。当间隔计数器x的值等于DACINTx寄存器设置的值时，DAC间隔触发器x会输出一个脉冲来更新DACx，该脉冲的脉宽等于一个外设时钟周期。如果置位DACINTCx[EXT]，将旁路DAC间隔计数器，而且在检测到DAC外部输入触发有上升沿之后，DAC间隔触发器x会输出一个脉冲。清位DACINTCx[TOE]将禁止DAC 间隔计数器和DAC间隔触发器。当PDB计数器等于PDB模寄存器MOD的值时，复位DAC间隔计数器。因此当PDB计数器归零时，DAC间隔计数也会重新开始。在图6-1可以看到DAC间隔触发输出框图。

3.脉冲输出

PDB可以输出宽度可配置的脉冲。当PDB计数器的值等于PDB脉冲输出y延时寄存器DLY1的值时，脉冲输出为高；当计数器达的值等于PDB脉冲输出y延时寄存器DLY2的值时，脉冲输出为低。由图6-1也可以看到脉冲输出框图。

图6-1 PDB结构框图

6.2.3 PDB构件设计及测试实例

(省略）

6.3 Flex定时器FTM

6.3.1 FTM的基础知识

弹性定时器模块（FlexTimer Module, FTM)是一个支持输入捕捉、输出比较、产生可用来控制电机的PWM信号和电源管理应用的通道定时器。它建立在飞思卡尔8位微控制器HCS08 定时器PWM模块——TPM上，并且在低功耗和向后兼容TPM的基础上进行功能扩展，增加了有符号的加法计数器、故障控制输入、增强了触发功能和极性控制来满足电机控制、

电源转换等的需要。所有与TPM模块相同的特性完全向后兼容，FTM在相同的核心平台下不需要对代码做任何改变就可以实现相同的功能。

FTM具有可选的时钟源，可以是系统时钟、固定频率时钟或者外部时钟；具有1、2、4、8、16、32、64、128预分频；一个可以进行无符号或有符号计数的16位计数器，为FTM提供定时参考；每一个通道都可配置为输入捕捉、输出比较或者边缘对齐的PWM模式；每个通道的极性都可以配置，并产生溢出中断、通道中断、故障中断等中断。当TOIE=l 且TOF=l 时，产生定时器溢出中断，当ChnIE=l且CHnF=l时，产生通道（n)中断，当FAULTIE=1且FAULTF=1时，产生故障中断。图6-2显示了 FTM模块结构，其中心组件为16位计数器。

6.3.2 FTM模块寄存器介绍

FTM寄存器非常多，我们这里只列举常用的8个。

1）状态和控制寄存器（FTMx_SC）

SC包含溢出状态标志和控制位，用来配置中断使能、FTM配置、时钟源和预分频因子。这些控制和这个模块的所有通道相关。

2）计数器（FTMx_CNT）

CNT寄存器包含FTM计数器的值。复位清CNT寄存器，写任何值到COUNT中会将计数器更新为它的初始值（CNTIN），当激活BDM时，FTM计数器冻结。

3）模寄存器（FTMx_MOD）

模寄存器包含FTM计数器的模值。FTM计数器达到模寄存器的值后，在下个时钟周期置位溢出标志（TOF），FTM计数器的下一个值取决于所选的计数方式。

写MOD寄存器会将值锁存到缓冲区中，MOD寄存器会根据写缓冲区中的值更新寄存器。

如果FTMEN=0，通过写SC寄存器可能复位写一致机制，推荐在写MOD寄存器之前初始化FTM计数器。

FTMx_MOD位域描述

位描述

31-16：预留预留，只读，值为0

15-0：MOD 模值

4）通道n状态和控制寄存器（FTMx_CnSC）

CnSC包含了通道中断状态标志和控制位，用于配置中断使能、通道配置和引脚功能。

5）通道n值寄存器（FTMx_CnV）

这些寄存器包括了输入捕捉模式下捕捉的FTM计数器的值或者输出比较模式下的匹配值。在输入捕捉、捕捉测试和双边沿捕捉模式，写CnV无效。在输出比较模式下，写CnV 寄存器将会把写入的值装载到缓冲中。

该寄存器包括FTM计数器的初始值，写该寄存器会将值装载到缓冲区中。

7）捕捉和比较状态寄存器（FTMx_STA TUS）

该寄存器包括了对每个FTM通道的状态标志CHnF位的副本。通过读该寄存器可以得到所有通道的CHnF位的值。写0x00到该寄存器可以清掉所有的CHnF位的值。当通道上有事件发生时，硬件会使响应的通道标志置位。当CHnF被置位时，读该寄存器可以清CHF。写1到CHF无效。

8）特性模式选择寄存器（FTMx_MODE）

这个寄存器包含用来配置出错中断和出错控制的控制位，捕捉测试模式，PWM同步化，写保护，通道输出初始化，和使FTM加强的特性。这些控制与该模块内的所有通道有联系。

6.3.3 FTM模块概要与编程要点

本小节具体阐述FTM各个模块的特征，由于版面有限，这里只列举了常用的几个模块。

1.计数时钟源与分频

FTM状态和控制寄存器（FTMx_SC)的CLKS[1:0]位用于选择FTM计数器的时钟源，CLKS[1:0]=00表示没有选择任何时钟，相当于关闭FTM计数器，CLKS[1:0]=01表示系统时钟源，CLKS[1:0]=10(固定频率时钟），CLKS[1:0]=11(外部时钟）。MCU复位后，CLKS[1:0]=00,关闭FTM计数器。选择的时钟源的分频因子由FTM状态和控制寄存器（FTMx_SC)的PS[2:0]位决定，PS[2:0]=000 (1分频），PS[2:0]=001 (2分频),PS[2:0]=010 (4分频），PS[2:0]=011 (8分频），PS[2:0]=100 (16分频），PS[2:0]=101 (32分频）。

2.计数器

FTM有一个16位计数器，供通道使用，计数器的操作主要有向上计数与向上向下计数。向上计数：当FTM正交解码控制和状态寄存器（FTMx_QDCTRL)的正交解码模式使能位QUADEN=0且FTM状态和控制寄存器（FTMx_SC)的中央对齐PWM选择位CPWMS=0时向上计数，CNTIN定义了计数起始值，MOD定义了计数的最终值。如图6-2所示，FTM计数器先加载CNTIN 值，然后开始计数，直到达到MOD值，然后计数器重新加载CNTIN值，重复以上步骤。如果CNTIN=0x0000，FTM计数和TPM向上计数一样，即向上无符号计数，如果 CNTIN[15]=1，FTM是向上有符号计数，如果CNTIN (15) =0 且 CNTIN 0x0000, FTM也是向上无符号计数。

向上向下计数：当QUADEN=0且CPWMS=1时，向上向下计数。CNTIN定义了计数起始值，MOD定义了计数的最终值。同向上计数一样，FTM计数器先加载CNTIN值，然后开始计数，直到达到MOD值，但是不同于向上计数，此时计数器执行减数操作，直到它回到CNTIN值，上下计数重新开始。

FTM模块除了以上操作外还可以有以下三个常用的模块。

输入捕捉：输入捕捉功能主要用来监测外部的事件和输入信号。当外部事件发生或信号发生变化时，在指定的输入捕捉引脚发生一个指定的沿跳变（由FTMx_CSC寄存器的ELSnB 和ELSnA域指定是上升沿还是下降沿，具体内容参见本章阅读资料）。定时器捕捉到特定的沿跳变后，会把计数寄存器当前的值锁存到通道寄存器。如果在输入捕捉控制寄存器中设定允许输入捕捉中断，系统会产生一次输入捕捉中断，利用中断处理软件可以得到事件发生的时刻或信号发生变化的时刻。

输出比较：输出比较的功能是用程序的方法在规定的时刻输出需要的电平，实现对外部电路的控制。当定时器的某一通道用做输出比较功能时，通道寄存器的值和计数寄存器的值每隔一定时间比较一次。当两个值相等时，输出比较模块置定时器通道n状态和控制寄存器（FTMx_CnSC)的CHnF位为1，并且在该通道的引脚上输出预先规定的电平。如果输出比

较中断允许，还会产生一个中断。

PWM：脉宽调制器（Pulse Width Modulator，PWM)产生一个在高电平和低电平之间重复交替的输出信号，这个信号被称为PWM信号，也叫脉宽调制波。通过指定所需的时钟周期和占空比来控制高电平和低电平的持续时间。通常定义占空比为信号处于高电平的时间（或时钟周期数) 占整个信号周期的百分比，方波的占空比为50%。脉冲宽度是指脉冲处于高电平的时间；PWM 分为以下三类。

（1）边沿对齐PWM (Edge-Aligned PWM)。所有PWM信号的边沿在周期的开始对齐，如图6-3所示。EPWM周期period由MOD寄存器和CNTIN寄存器的值决定（具体计算公式为MOD - CNTIN + 0x0001 )，脉冲宽度pulse width(占空比）由CnV寄存器和CNTIN寄存器的值决定（具体计算格式为CnV-CNTIN)。

图6-3边沿对齐P W M

（2）中央对齐 PWM (Center-Aligned PWM)。如图6-4所示，CPWM周期由2*(MOD-CNTIN)决定，脉冲宽度(占空比)由2?(CnV-CNTIN）决定,MOD必须在0x0001到0x7FFF内。

图6-4中央对齐P W M

（3）通道合并模式。通道n(一个偶数通道）和通道n+l(相邻的奇数通道）合并到通道n输出一路PWM信号。周期由（MOD-CNTIN+OxOOOl)决定，PWM脉冲宽度（占空比）由(C(n+l)V-C(n)V)的绝对值决定，其中C(n)V为通道n的CV寄存器值。

3.信号描述

FTM模块有六种用户访问信号线，具体描述见表6-1。

表6-1F T M用户访问信号线

信号描述I/O

E X T C L K外部时钟，用于驱动FTM计数器，外部时钟信号不能超过系统时钟频

I 率的1/4

I/O

C H n FTM通道n，n为7?0，每个通道都可被配置为输入或者输出，通道的

方向由模式决定

故障输入j，j为3?0，如果FTMEN=1，FALUTM[1:0]≠0,则使能故障

F A U L T j控制。FTM有4种故障输入，FAULTnEN位使能故障输入n，FFLTRnEN

位使能故障输入n滤波器，FFV AL[3:0]位选抒每个故障输入的滤波器

的值

I

P H A 如果FTMEN=1且QUADEN=1，选择正交解码器模式，正交解码器模

式使用输入信号相A和相B控制FTM计数器的增加和减少。通过PHAFLTREN位使能相A输入过滤器,且这个过滤器的值在FILTER0 寄

存器的CH0FV AL[3:0]位定义

I

P H B 正交解码器B相输入，控制FTM计数器增加或者减少的信号。通过PHBFLTREN位使能相B输入过滤器，且这个过滤器的值在FILTER0

寄存器的CH1FV AL[3:0]位定义

I

6.3.3F T M构件设计及测试实例

省略

6.4 周期中断定时器PIT

6.4.1P I T的基础知识

周期中断时器模块（Periodic Interrupt Timer，PIT)是一组可以用于产生中断和触发DMA 通道的定时器。所有的中断都是可屏蔽的，每个定时器都有独立的溢出周期，此外，周期中断定时器模块没有外部引脚。图6-5为PIT模块的结构框图。

图6-5P I T模块的结构框图

6.4.2 PIT模块寄存器

在介绍可编程中断定时器PIT模块的编程方法之前，先简要介绍用于PIT模块的编程的几个寄存器：PIT模块控制寄存器（PIT_MCR），定时器加载值寄存器（PIT_LDV ALn），当前定时器值寄存器（PIT_CV ALn），定时器控制寄存器（PIT_TCTRLn）和定时器标志寄存

器（PIT_TFLGn）。

1)PIT模块控制寄存器（PIT_MCR）

这个寄存器控制定时器时钟是否使能和定时器是否运行在调试模式。

PIT_MCR域描述

域描述

31-2预留这个只读位域是预留的，并且始终为0。

1 MDIS 模块禁止

0 使能PIT定时器时钟。

1 禁用PIT定时器时钟。

0 FRZ 冻结

0 在调试模式下定时器继续运行。

1 在调试模式下定时器停止。

2) 定时器加载值寄存器（PIT_LDV ALn）

这些寄存器选择定时器中断的溢出周期。

PIT_LDV ALn域描述

域描述

31-0 TSV 定时器初始值字段

这些位设置定时器开始值。定时器将会倒计数直到为0，然后产生一个中断后再加载这个寄存器的值。向这个寄存器写入新值不会重启定时器，相反在定时器到期后才会加载新值。为了取消当前周期，以新值开始一个定时器周期，则必须先禁止定时器再使能定时器。

3) 当前定时器值寄存器（PIT_CV ALn）

这些寄存器指示当前定时器的位置。

PIT_CV ALn域描述域描述

31-0 TVL 当前定时器值

如果使能了定时器，这些位就代表了当前定时器的值。如果定时器被禁止了，不要使用这些位域的值，因为这些值是不可靠的。

4) 定时器控制寄存器（PIT_TCTRLn）

这些寄存器包括了每个定时器的控制位。

PIT_TCTRLn域描述域描述

31-2

预留

这个只读位域是预留的，始终为0。

1 TIE 定时器中断使能位。

0 来自定时器n的中断请求被禁止

1 不论TIF是否被设置，中断都会被请求

0 TEN

定时器使能位

0 定时器n禁止

1 定时器n有效

这些寄存器占有PIT中断标志。

PIT_TFLGn域描述域描述

31-1

预留

这个只读位域是预留的，始终为0。

0 TIF 定时器中断标志

0 超时不产生定时器中断。

1 超时发生定时器中断。

6.4.3P I T模块概要与编程要点

1.定时器

如图6-5所示，每个定时器都先从PIT寄存器中加载初始值，然后递减计数直到为0,接着再次加载初始值，重复以上步骤。每当定时器递减计数到0时，将产生一个脉冲触发并且置中断标志位。

通过设置定时器控制寄存器TCTRL (Timer Control Register)的屮断使能标志位TIE位，可以开启或屏蔽定时器通道中断。只有在旧中断被清除后，新中断才会产生。如果需要，可以通过当前定时器值寄存器CV AL读取定时器的当前计数器的值。重启计数周期时，先关闭定时器，然后置位TCTRL的定时器使能标志位TEN开启定时器，见图6-6。

图6-6 停止和开始定时器

如果要修改正在运行的定时器的计数周期，可以先关闭定时器，设置一个新的加载值，然后开启定时器来修改，见图6-7。

图6-7 修改运行着的定时器周期

此外，也可以不用重启定时器，而直接向定时器加载值寄存器LDV AL写入新值来改变计数周期。这个值将会在下一次触发事件后被加载，见图6-8。

图6-8 动态设置新的加载值

2.调试模式

在调试模式中，通过置位PIT控制寄存器中的FRZ位可以冻结定时器。这是为了在软件开发中，允许开发者停止定时器，查看系统的当前状态，然后继续操作。

3.中断

所有的定时器都支持中断。可以通过设置TIE位来使能定时器中断。在相关的定时器溢出中断发生时将置位定时器中断标志（TIF)。注意，中断处理除了要开定时器中断外还需要开对应的通道中断。

6.4.3P I T构件设计及测试实例

省略

6.5 低功耗定时器LPTMR

省略

6.6 载波调制发射器（CMT）

省略

6.7 实时时钟

6.7.1R T C基础知识

1. RTC简介

实时时钟（Real Time Clock, RTC)模块是一个独立供电的模块，在芯片掉电时由备用电源(VBAT)供电，确保RTC计时器正常运行，保持RTC寄存器状态。RTC模块主要包含一个外部晶体振荡器、一个POR(Power-On Reset)块、RTC计时器以及自身的软件复位控制位。外部晶体振荡器为RTC计时器或其他外设提供32.768 kHz的时钟；POR块在RTC模块上电时产生一个上电复位信号，将所有的RTC寄存器初始化为默认状态；RTC计时器由一个具有报警功能的32位秒寄存器和一个具有补偿功能的16位预分频寄存器组成；RTC自身的软件复位控制位，也会初始化所有的RTC寄存器。注意，在VBAT掉电或POR中断时，不允许访问RTC的任何寄存器(除了控制寄存器），否则将产生总线错误。

2.操作模式

RTC模块拥有两种操作模式，即系统掉电和系统上电。

在系统掉电期间，RTC由备用电源供电，与其他模块电气隔离，此时如果计时器使能，则继续计数，但是在此期间不可访问RTC寄存器。

在系统上电期间，RTC仍然由备用电源供电。在此期间可访问RTC的所有寄存器，并且可以为其他模块提供32.768 kHz的时钟。

3.信号描述

RTC模块共有三根信号线，其中一个作为输入，两个作为输出，具体描述见表6-3。

表6-3R T C信号描述

6.7.2R T C模块寄存器介绍