数电题库

一、 填

空题

第一章

1. 与（38）10等值的二进制数是 ，等值8421BCD 码是 。

2. 无符号二进制数100111的等值十进制数是 ，等值八进制数

是 。

3. 十进制数（3

4.5）10=( )2=( )16

4. （47.25）D =（ ）B =（ ）H=（ ）O 。

5. (39.75 )10=（ ）2=( )8=( )16

6. 十进制数 98 的 8421BCD 码为 。

7. =⊕0A ，=⊕1A 。

8. 2016个1异或起来的结果是 。

9. 将2005个“1”异或起来得到的结果是 。

10. 逻辑代数中的“0”和“1”并不表示数量的大小，而是表示两种相互对立

的 。

第二章

1．逻辑代数的三个重要规则是 、 、 。 2.逻辑函数F=+??+AB A B C CD ，由反演规则可写出其反函数F = ，由对偶规则知其对偶式F ,= 。

3．逻辑函数F = AB +A B 的对偶函数 。

4、设F =B A +CD +AC +1，则非函数F = ，对偶函数F '= 。 5．已知函数的对偶式为B A + BC D C +，则它的原函数为 。 6. 由一组相同变量构成的任意两个最小项之积恒为 ，全体最小项之和恒为 。

7．函数F=B A +AC 的最小项表达式为 。

第三章

1. 数字电路中一般只用到三极管的 和 两种状态。

2. CMOS 器件的主要优点是 ，多余的输入端应该 。

3.三态门的输出有、、三种状态

4.三态门的应用主要是可实现，OC门可实现功能。

5.直接把两个OC门的输出连在一起实现“与”逻辑关系的接法叫。

6.实现数据传输的总线结构可选用，为实现“线与”逻辑功能，

应选用。

7.在TTL电路中，输入端悬空等效于电平；

8.TTL 与非门的多余输入端应接电平。

9.在CMOS或非门电路中，对未使用的输入端应当接。

第四章

1.半导体数码显示器的内部接法有两种形式：共接法和共接法。

2. 数字电路从整体来看，可以分为电路和电路两大类。

3. 对20个事件进行二进制编码，至少需要位二进制数。

4. 全班50名同学各分配一个二进制代码，而该功能用一逻辑电路来实现，则该电路称为，该电路的输出代码至少有位。

5.组合逻辑电路产生竞争冒险的内因是。

第五章

1. 触发器按功能可分为触发器、触发器、D触发器、T触发器等。2．一个 JK 触发器有个稳态，它可存储位二进制数。

3．触发器有两个互补的输出端Q和Q端，触发器的状态指的是端的状态，

其中现态表示为，次态表示为。

4．将JK触发器转换为D触发器，需要将J= ，K= ；

5. 当D= 时，D触发器可实现状态翻转的逻辑功能。

第六章

1.时序逻辑电路在某一时刻的输出不仅与信号有关，而且和电路的

有关。

2.数字电路按照是否有记忆功能通常可分为两类：、。

3.描述时序电路的逻辑表达式为、和驱动方程。

4.构成一个模6的同步计数器最少要个触发器

5.计数器的模值是12，应取触发器的个数至少为。

6.时序逻辑电路按其状态改变是否受统一定时信号控制，可将其分为

和两种类型

7.四位环型计数器初始状态是1000，经过5个时钟后状态为。

8.3位二进制减法计数器的初始状态为101，四个CP脉冲后它的状态

为。

第九章

1.单稳态触发器中，两个状态一个为态，另一个为态。单稳态

触发器受到外触发时进入态。多谐振荡器两个状态都为

态，施密特触发器两个状态都为态。

2.为了实现高的频率稳定度，常采用振荡器；

3.施密特触发器和单稳态触发器是一种电路，多谐振荡器是一种

电路。（脉冲变换/脉冲产生）

4.电源电压为+18V的555定时器，接成施密特触发器，则该触发器的正向阀值

点位V+及负向阀值点位V- 分别为、

5.由555定时器构成的三种电路中，和是脉冲的整形电路。

6.若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。第十章

1.A/D转换的基本步骤是、、、。

2.ADC与DAC有两个主要技术指标，分别是和。

3.12位D/A转换器的分辨率为

4.在逐次逼近型A/D和双积分型A/D中，转换速度快，抗干扰能力强。

5.8位D/A转换器当输入数字量10000000为5V。若只有最低位为高电平，则

输出电压为 V；当输入为10001000，则输出电压为 V。

6.有一个8位D/A转换器，设满度输出为25.5V，输入数字量为00110111，则

输出模拟电压为。

7.已知被转换的信号的上限截止频率为10kHz，则A/D转换器的采样频率应高

于 kHz；完成一次转换所用的时间应小于。

8.有一个6位的D/A转换器，设满度输出为6.3V，输入数字量为110111，则

输出模拟电压为。

二、 选择题

第1章

1. 一位8进制数可以用 位二进制数来表示。

A 、 1

B 、2

C 、 3

D 、4 2. 一位十六进制数可以用 位二进制数来表示。

A 、1

B 、2

C 、 4

D 、16 3. 将十进制数130转换为对应的八进制数 。 A 、202 B 、82 C 、120 D 、230

第2章

1．已知CD ABC F +=，ABCD 取值使F ＝0的情况是 。 A 、1010 B 、0110 C 、1101 D 、0011 2．下列函数中等于A 的是： 。

A 、A+1

B 、A （A+B ）

C 、A+A B

D 、A+A 3．逻辑函数Y=AB+A C+BC+BCD

E 化简结果为： 。 A 、Y=AB+A C+BC B 、Y=AB+A C C 、Y=AB+BC D 、Y=A+B+C 4．下列逻辑代数运算错误的是： 。

A 、A+A=A ；

B 、A ?A =1；

C 、A ?A= A ；

D 、A+A =1 5．下列等式正确的是 。

A 、A + A

B + B = A+B B 、AB + B A = A +B

C 、A·

AB =A +B D 、 A·C B A ++=C B 6．下面表达式中， 是函数Y=BC+AB 的反函数。

A 、(B+C)·(A+B)

B 、()()

B A

C B ++ C 、 CB + BA

D 、(A + C)·B 7．函数AB B A F +=的对偶式为 。 A 、（B A +)()B A +? B 、B A B A +?+； C 、A B A ?+B + D 、))((B A B A ++

8．DE BC A Y +=的反函数为Y = 。

（A ）E D C B A Y +++?= (B) E D C B A Y +++?=

(C) )(E D C B A Y +++?= (D) )(E D C B A Y +++?= 9．逻辑函数的F=BC B A B A ++的标准与或式为 。 A 、∑

)

7,5,4,3,2( B 、∑

)

6,4,3,2,1( C 、∑

)

5,3,2,1,0( D 、∑

)

7,6,5,4,3(

10．若A 、B 、C 为三个逻辑变量，则此三个变量的最小项有 个。 （A ）4 （B ）6 （C ）8 (D ）16 11．n 个变量可以构成 个最小项。

A 、 n

B 、 2n

C 、 2n

D 、2n-1

12．在四变量卡诺图中，逻辑上不相邻的一组最小项为 。

A 、m 1 与m 3

B 、m 4 与m 6

C 、m 5 与m 13

D 、m 2 与m 8 13．最小项ABCD 的逻辑相邻最小项是 。

A 、ABCD

B 、ABCD

C 、ABC

D D 、ABCD

第3章

1. 下列门电路属于双极型的是 。

A. OC 门

B. PMOS

C. NMOS

D. CMOS

2. 在数字电路中，晶体管的工作状态为： 。

（A ）饱和 （B ）放大 （C ）饱和或放大 （D ）饱和或截止 3．和TTL 电路相比，CMOS 电路最突出的优点在于 。 A ．可靠性高 B ．抗干扰能力强

C ．速度快

D ．功耗低 4．为实现“线与”逻辑功能，应选用 。

A 、与非门

B 、异或门

C 、集电极开路（OC ）门

D 、 或非门 5. 为实现数据传输的总线结构，要选用 门电路。

（A ）与非门 （B ）三态门 （C ）异或门 （D ）集电极开路门（OC 门） 6．下列TTL 门电路输出为低电平的是 。

(A)

(B)

(C)

(D)

&

51Ω

Y

V IH

V 1

≥V IL

1

＝悬空

Y

Y

51Ω

100Ω

7.以下TTL 电路中，输出Y

1~Y 4分别为：

。 A 、0010； B 、1111； C 、1011； D 、1001

1

Y 1

1

Y 2

Y 3

Y 4

8. 欲将2输入的与非门、异或门、或非门作非门使用，其多余的输入端的接法可依次为 。

（A ）接高电平、高电平、低电平 （B ）接高电平、低电平、低电平 （C ）接高电平、高电平、高电平 （D ）接低电平、低电平、低电平 9．CMOS 与非门多余输入端的处理方法为 。

A 、悬空

B 、接高电位

C 、接地

D 、接低电平

10. 如将TTL 与非门作非门使用，则多余输入端应做 处理。 A. 全部接高电平 B. 部分接高电平，部分接地 C. 全部接地 D. 部分接地，部分悬空

11．CMOS 或非门多余输入端的处理方法为 。

A 、悬空

B 、接5V 电压

C 、 接地

D 、接3.3V 电压

12．下面电路由74系列TTL 门电路构成，下列选项哪个是正确的 。 A 、VO=VOH B 、高阻态 C 、VO=VOL D 、不允许如此连接

V O

13．图中门电路为74系列TTL 门，要求当VI ＝VIH 时，发光二极管D 导通并发光，且发光二极管导通电流约为10mA ，下列说法正确的是 。

&

V I

V CC

D

&

V I

D R

(A)

(B)

R

A 、两个电路都不能正常工作

B 、两个电路都能正常工作

C 、电路（A ）可以正常工作

D 、电路（B ）可以正常工作

第4章

1. 下逻辑图的逻辑表达式为

。

5k 0.1k 5k 0.1k

（A ）AC BC AB Y = (B) BC AC AB Y ++= (C) BC AC AB Y ++= (D) BC AC AB Y =

2．组合电路一般由（ ）组合而成。

（A ）门电路 （B ）触发器 （C ）计数器 （D ）寄存器 3．组合电路的特点是 。

A 、含有记忆性元器件

B 、输出、输入间有反馈通路

C 、电路输出与以前状态有关

D 、全部由门电路构成 4．组合逻辑电路的竞争-冒险，是由于 引起的。 （A ）电路不简单 （B ）电路有多个输出

（C ）电路中存在延迟 （D ）电路中使用不同的门电路 5．下列各函数等式中无冒险现象的函数式有 。 A 、B A AC C B F ++= B 、B A BC C A F ++=

C 、B A B A BC C A F +++=

D 、C A B A BC B A AC C B F +++++= 6．函数C B AB C A F ++=，当变量的取值为 时，将不出现冒险现象。 A 、B=C=1 B 、B=C=0 C 、A=1，C=0 D 、A=0，B=0

7．8—3线优先编码器中，8条输入线0I ~7I 同时有效时，优先级最高为I 7线，则2Y 1Y 0Y 输出线的性质是 。

A 、000

B 、010

C 、101

D 、111 8．输入为三位二进制代码的译码器，它的输出最多有 个。 （A ）3 （B ）6 （C ）7 （D ）8 9．下列说法正确的是 。

A 、在组合逻辑电路设计过程中，第一步要写出函数表达式

B 、数据选择器、数值比较器和计数器都是常用的组合逻辑电路

C 、组合逻辑电路中可以包含触发器

D 、74LS138即3线－8线译码器是组合逻辑电路

10．用四选一数据选择器实现函数Y=0101A A A A +，应使 。

A 、D 0=D 2=0，D 1=D 3=1

B 、D 0=D 2=1，D 1=D 3=0

C 、

D 0=D 1=0，D 2=D 3=1 D 、D 0=D 1=1，D 2=D 3=0

11．一个16选1的数据选择器，其地址输入（选择控制输入）端有 个。 A 、 2 B 、 3 C 、 4 D 、 8

12．属于组合逻辑电路的部件是。

A、编码器

B、寄存器

C、触发器

D、计数器

13．以下列电路中，只有属于组合逻辑电路。

A、定时器

B、计数器

C、寄存器

D、译码器14．下列电路中，不属于组合逻辑电路的是。

（A）数据分配器（B）译码器（C）数据选择器（D）寄存器15．在下列电路中，只有属于组合逻辑电路。

A、触发器

B、计数器

C、数据选择器

D、寄存器

16. 如需要判断两个二进制的大小，可以使用电路。

（A）译码器（B）编码器（C）奇偶校验器（D）数值比较器

第5章

R=0时，触发器的次态。

1．当维持-阻塞D触发器的D

A、与CP和D有关

B、与CP和D无关

C、只与CP有关

D、只与D有关

2．对于JK触发器，若J=K=1，则可完成触发器的逻辑功能。

（A）RS （B）D （C）T （D）Tˊ

3．T触发器中，当T=1时，触发器实现功能。

A、置1

B、置0

C、计数

D、保持

4．下图中所有触发器的初始状态皆为0，图中触发器在时钟信号作用下，输出电压波形恒为0。

A、B、C、D、

5．要实现Q的翻转功能，JK触发器的输入端J、K取值应为：。

A、J=0，K=0

B、J=0，K=1

C、J=1，K=0

D、J=1，K=1

6．下列触发器中，没有约束条件的是。

A、基本RS触发器

B、主从RS触发器

C、同步RS触发器

D、边沿D触发器

7．如果触发器的次态仅取决于CP（）时输入信号的状态，就可以克服空翻。

A、上升（下降）沿

B、高电平

C、低电平

D、无法确定8．为将D触发器转换为T触发器，下图所示电路的虚线框内应是。A．或非门B．与非门

C．异或门

D

Q

T

CP

9．对于D触发器，欲使Q n+1=Q n，应使输入D= 。

A.0

B.1

C.Q

D.Q

第6章

1．由4级触发器构成的二进制计数器，其模值为。

（A）10 （B）16 （C）4 （D）8 2．在下列电路中，只有属于时序逻辑电路。

A、编码器

B、计数器

C、数据选择器

D、加法器

3．下列说法不正确的是。

A、同步时序电路中，所有触发器状态的变化都是同时发生的

B、异步时序电路的响应速度与同步时序电路的响应速度完全相同

C、异步时序电路的响应速度比同步时序电路的响应速度慢

D、异步时序电路中，触发器状态的变化不是同时发生的

4．构成一个五进制的计数器至少需要个触发器。

A、5

B、4

C、3

D、2

5．某电路的输入波形u I 和输出波形u O 如图所示，则该电路为。

A、施密特触发器

B、反相器

C、单稳态触发器

D、JK触发器6．同步时序电路和异步时序电路比较，其差异在于后者。

A、没有触发器

B、没有统一的时钟脉冲控制

C、没有稳定状态

D、输出只与内部状态有关

7．一个4位串行数据输入4位移位寄存器，时钟脉冲频率为1 KHz，经过

可转换为4位并行数据输出。

A、8ms

B、4ms

C、8μs

D、4μs

8．指出下列电路中能够把串行数据变成并行数据的电路应该是。A、JK触发器B、3/8线译码器C、移位寄存器D、十进制计数器9．n位触发器构成的扭环形计数器，其无关状态数有。

A. 2n—n

B. 2n—2n

C. 2n

D. 2n—1

第7-8章

第9章

1．下列电路中只有一个稳定状态的是。

A、集成触发器

B、施密特触发器

C、单稳态触发器

D、多谐振荡器2．多谐振荡器与单稳态触发器的区别之一是。

A. 前者有2个稳态，后者只有1个稳态

B. 前者没有稳态，后者有2个稳态

C. 前者没有稳态，后者只有1个稳态

D. 两者均只有一个稳态，但后者的稳态需要一定的外界信号维持

3．可用于幅度鉴别的电路是。

（A）555定时器（B）单稳触发器

（C）施密特触发器（D）石英晶体多谐振荡器

4．以下各电路中，可以产生脉冲定时。

A、多谐振荡器

B、单稳态触发器

C、施密特触发器

D、石英晶体多谐振荡器

5．多谐振荡器可产生。

A、正弦波

B、矩形脉冲

C、三角波

D、锯齿波

6．为了将三角波换为同频率的矩形波，应选用。

A、施密特触发器

B、单稳态触发器

C、多谐振荡器

D、计数器

7．多谐振荡器是一种稳态电路。

A、无

B、单

C、双

D、多

8．在555定时器组成的三种电路中，能自动产生周期为T=0.7(R1+2R2)C的脉冲信号的电路是。

A、多谐振荡器；

B、单稳态触发器；

C、施密特触发器；

D、双稳态触发器

9．用555定时器构成单稳态触发器其输出脉宽为。

A、0.7RC

B、1.1RC

C、1.4RC

D、1.8RC

10．已知时钟脉冲频率为f cp，欲得到频率为0.2f cp的矩形波应采用。A．五进制计数器B．五位二进制计数器

C．单稳态触发器C．多谐振荡器

11．555定时器构成的单稳态触发器，若电源电压为+6V ，则当暂稳态结束时，定时电容C上的电压Vc为。

A. 6 V

B. 0 V

C. 2 V

D. 4 V

第10章

1．不属于A/D转换电路组成部分的电路是。

（A）采样-保持电路（B）量化电路（C）编码电路（D）译码电路

2．将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为。

A、取样

B、量化

C、保持

D、编码

3．A/D转换器中，转换速度最高的为。

A、并联比较型 B. 逐次渐近型 C. 双积分型 D. 计数型4．下列说法正确的是。

A、D/A转换器分为直接转换和间接转换两种类型

B、双积分型A/D转换器，属于间接转换器

C、各种类型的A/D转换器之前都需要加采样-保持电路

D、逐次渐进型A/D转换器是我们学过的转换速度最快的A/D转换器

三、化简题

注意：要有合理的过程、否则不能得全分 1、公式法换件逻辑函数表达式：

=++++++F AD AD AB AC BD ABEF BEF ；

F ABCD ABD BCD ABCBD BC =++++

))((BC AD C B A C B A B A L ++?+= =++F AB ABC CD

F AD AD AB A C BD ACF

G CDEG

H =++++++

1()F AB A B =++

2F AB AC CD BCD BCE BCG BCF =++++++ D C A C B A D C D C A ABD ABC Y ++?+++= Y=C B A ABC C B A C B A ++++ 2、用卡诺图法化简下列函数表达式。 Y(A,B,C,D)=∑m（0,1,2,3,4,5,6,7,13,15）

F(A,B,C,D)=Σm(6，7，8，9，10，11，13，14，15)

(,,,)(0,1,2.3,4,5,6,8,9,10,11,12,13,14,)F A B C D m =∑

F(A,B,C,D)=∑m(0,1,2,3,6,7,8,9)+∑d(10,11,12,13,14,15)

(,,,)(0,2,8,9,10,11)(1,5)=+∑∑F A B C D m d

L (A,B,C,D)=∑+∑)14,11,8,3()15,9,7,5,1(d m ∑∑+=)14,13,12,10,9,8,5,1()15,11,7,4,0(4d m F

∑∑+=)11,10,9,3,2,1()15,14,13,0(),,,(d m D C B A L

__________

)()()(C B A D B C A D C B D CD B A Y +++++=

四、 分析设计题 1、 译码器应用

1) 分析如图所示电路，写出Z1、Z2的逻辑表达式，列出真值表，说明电路的逻辑功能。

2) 为提高报警信号的可靠性，在有关部位安置了 3 个同类型的危险报警器，只有当 3 个危险报警器中至少有两个指示危险时，才实现关机操作。试按下列要求分别画出具有该功能的逻辑电路。

(1）用与非门电路实现。（6分）

(2）用译码器74138和适当门电路实现。附74138管脚图（ 6分）

=+++。

3）应用74138和其他的逻辑门实现函数L ABC ABC ABC ABC （附74138的管脚图）

4）设计一个三输入码变换电路，该码变换电路真值表如下表所示。当输入控制信号A为0时，把无符号两位二进制码变换成反码，当输入控制信号A为1时，把无符号两位二进制码变换成补码。要求：

（1）求逻辑函数的最小项表达式和最简与或式；

A B C Y Z

0 0 0 1 1

0 0 1 1 0

0 1 0 0 1

0 1 1 0 0

1 0 0 0 0

1 0 1 1 1

1 1 0 1 0

1 1 1 0 1 （2）用74HC138译码器和其他逻辑门电路实现该电路功能。

5）用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。

（1）列出控制电路真值表，写出逻辑函数表达式。

（2）根据逻辑函数表达式，选用74LS138译码器和其他逻辑门电路实现此电路功能。

6）设计一个组合逻辑电路。电路输入DCBA为8421BCD码，当输入代码所对应的十进制数能被4整除时，输出L为1，其他情况为0。

（1）．用或非门实现。

（2）．用3线-8线译码器74HC138和逻辑门实现。

（0可被任何数整除，要求有设计过程，最后画出电路图）

2、数据选择器应用

1）八路数据选择器构成的电路如图所示， A 2 、A 1 、A 0 为数据输入端，根

分）

据图中对 D 0～ D 7 的设置，写出该电路所实现函数 Y 的表达式。（5

2）某汽车驾驶员培训班进行结业考试，有三名评判员，其中A为主评判员，B 和C为副评判员。在评判时按少数服从多数原则通过，但主评判员认为合格也通过，试分别用下列方法实现该逻辑电路。

（1）用八选一数据选择器74151实现。74151符号如下图，其中G为使能端，

低电平有效，C 、B 、A 为选择输入 ，Y 为输出，功能表达式为：7

i i i

Y m D ==∑，式中mi 为CBA 的最小项。

（2）用与非门实现分别画出逻辑图。

3）用如图所示的8选1数据选择器74LS151实现四位奇偶校验，当奇数个1输入时，输出为1，否则为0，画出电路图。

3、 电路分析、设计题

1）逻辑电路如下图，试分析其逻辑功能。

2）求出下列逻辑图的逻辑表达式，并进行化简。

3）设计一个组合逻辑电路，其输入为8421BCD码，当输入为偶数时，输出为1。（1）列出真值表；

（2）写出输出的最简与或表达式；

（3）用门电路实现该组合逻辑电路。

4）分析如图所示逻辑电路，写出输出端的逻辑函数表达式，列出真值表，说明电路能实现什么逻辑功能。

1

=1

A

B

&

& ≥1

L1

C

=1 L

2

4、计数器应用

1）用74LS161构成七进制计数器（附74161管脚图）

2）如图所示为利用74LS161的同步置数功能构成的计数器。

分析（1）当D

3

D

2

D

1

D

=0000时为几进制计数器？

（2）当D

3

D

2

D

1

D

=0001时为几进制计数器？

3）分析下图由同步十进制计数器74161构成的计数器为几进制计数器，画出有效状态转换图。

4）用4位同步二进制加法计数器74HVC161和其他门电路画图，用反馈清零法构成十四进制计数器，并画出该十四进制计数器的状态图。

Q0 Q3

Q2

Q1

D0 D3

D2

D1

CP

C

ET

EP

74161

1

1

R D

LD

CP

1

＆

附表 集成同步四位二进制加计数器74HTC161的功能表

输

入 输 出

清零 预置 使能 时钟 预置数据输入 Q 3 Q 2 Q 1 Q 0 进

位 CR PE CEP CET CP D 3 D 2 D 1 D 0 TC L × × × × × × × × L L L L L H L × × ↑ D 3* D 2* D 1* D 0* D 3 D 2 D 1 D 0 # H H L × × × × × × 保 持 # H H H L × × × × × 保 持 L H H H H ↑ × × × × 计 数 # N N 计数器状态为HHHH 时输出为高电平，其余均为低电平。

5、 时序逻辑电路分析

1）分析以下时序电路的逻辑功能，并列出状态转换表，画出Q0～Q2的波形图。

2）试分析如图示时序电路。

1 J Q K CP

J Q K J Q K F 0 F 1 F 2

2Q Q 0 Q 1 Q 2

要求：（1）列写各触发器的驱动方程；

（2）列写各触发器的状态方程

（3）画出状态图；

（4）说明其逻辑功能。

3）分析如图所示的同步时序逻辑电路，要求写出各触发器的驱动方程、状态方程，画出完整的状态转换图（按Q3Q2Q1排列），从而分析出电路的逻辑功能。

4）分析如图所示的同步时序逻辑电路，要求写出各触发器的激励方程、状态方程，画出完整的状态转换图（按Q2Q1Q0排列），从而分析出电路的逻辑功能。

1J

1K

1J

1K

1J

1K

&

C1C1C1

Q

Q

1

Q

2

FF

FF

1

FF

2

1

5）分析下图所示的时序逻辑电路，写出其激励方程、状态方程和输出方程，画出其状态转换表、状态转换图。

6）分析如图a 所示时序逻辑电路。（设触发器的初态均为0） （1）写出驱动方程、输出方程； （2）列出状态表；

（3Q 1及输出Z 的波形。

＞ ＞ & & C1

1J

1K & & C1

1J

1K FF 0

FF 1

Q 0 Q 0

Q 1 Q 1

Z

≥1

& 1

X

CP

CP

X

(a) （b ）

6、定时器应用

1）由555定时器构成如下电路。 （1）试分析电路完成了何种功能；

（2）画出在输入信号v I 作用下的输出波形v O 。

2）分析所示电路。 （1）说明电路功能；

（2）说明电路的充电和放电回路；

（3）计算电路的振荡频率，其中电容是0.1微法 （4）画出电容两端电压vc 和输出vo 的波形；

V CC 8 4

555 6 2 v I v O V IC 0.01 F

7

3

5 1

76

2

1

53

4

8555

VCC

1k

1k

GND

0.1

v c

0.01

v o

R2

R1

3）分析下图所示由555定时器组成的电路。

（1）该电路为单稳态触发器还是施密特触发器？

（2）当R=1k、C=20uF时，请计算电路的相关参数。

（对单稳态触发器而言计算脉宽，对无稳态触发器而言计算周期）

4）已知用555定时器构成的多谐振荡器的电路图，设电源电压为VCC，5脚不外加控制电压，写出振荡器振荡频率的计算公式，并定性画出该振荡器6脚VC 和3脚输出Vo的工作波形。

5）如图所示为一跳频信号发生器，其中CB555为555定时器，74LS194为四位双向移位寄存器，74LS160为十进制加法计数器。

（1）CB555构成什么功能电路？

（2）当2K的滑动电阻处于中心位置时，求CP2频率即555定时器3引脚输出信号频率。

（3）当74LS194的状态为0001，画出74LS160的状态转换图，说明它是几进制计数器，并求输出Y的频率。

6）电路如图所示，其中RA=RB=10kΩ,C=0.1μf，试问：

（1）在U

k 为高电平期间，由555定时器构成的是什么电路，其输出U

o

的频率f0；

（2）分析由JK触发器FF1、FF2、FF3构成的计数器电路，要求：写出驱动方程和状态方程，列出状态转换表，画出完整的状态转换图；

（3）设Q3、Q2、Q1的初态为000，U

k

所加正脉冲的宽度为Tw=5/f0，脉冲过后Q3、Q2、Q1将保持在哪个状态？

7）分析如图所示的555电路，555定时器芯片的功能如表所示。要求：

（1）说明555电路的功能；

（2）给出上限阈值电压和下限阈值电压的值；

（3）给定输入信号的波形，画出输出u o1的波形；