三态总线控制电路的设计实验报告

EDA实验报告书

姓名 XXX 学号XXXXXXX 实验时间课题名称三态总线控制电路设计

实验目的1．掌握进程的一般描述方法；

2．进一步掌握文本输入的EDA设计方法3.熟练QuatusⅡ软件的使用方法

设计要求设计一个三态总线控制门电路。具体设计要求如下：

1）当EN=0时，三态门的输出端处于高阻状态；

2）根据EN值的不同，使得输出端分别选择输出七个输入端的信号。七个输入端的输入信号均为四位二进制信号。试用两种方法实现。（其中必须包含信号量的定义）

设计思路使用IF语句和CASE语句分别设计两种程序，利用STD_LOGIC数据类型的‘Z’对一个变量赋值，即会引入三态门，并在控制下可使其呈高阻态，这等效于使三态门禁止输出

设计原理图及源程

序设计1（IF语句）

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY ee IS

port(input6,input5,input4,input3,input2,input1,input0:IN

STD_LOGIC_VECTOR(3 DOWNTO 0);

enable :IN STD_LOGIC_VECTOR(2 DOWNTO 0);

output :OUT STD_LOGIC_VECTOR(3 DOWNTO 0));

END ee;

ARCHITECTURE multiple_drivers OF ee IS

SIGNAL SINT :STD_LOGIC_VECTOR(3 DOWNTO 0);

BEGIN

PROCESS(enable,input6,input5,input4,input3,input2,input1,input0) BEGIN

IF enable="000" then SINT<= "ZZZZ";

ELSIF enable="001" then SINT<=input6;

ELSIF enable="010" then SINT<=input5;

ELSIF enable="011" then SINT<=input4;

ELSIF enable="100" then SINT<=input3;

ELSIF enable="101" then SINT<=input2;

ELSIF enable="110" then SINT<=input1;

ELSIF enable="111" then SINT<=input0;

ELSE SINT <= "ZZZZ";

END IF;

output<=SINT;

END PROCESS;

END multiple_drivers;

设计2（CASE语句）

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY aa IS

Port (input6,input5,input4,input3,input2,input1,input0:IN

STD_LOGIC_VECTOR(3 DOWNTO 0);

enable :IN STD_LOGIC_VECTOR(2 DOWNTO 0);

output :OUT STD_LOGIC_VECTOR(3 DOWNTO 0));

END aa;

ARCHITECTURE bhv OF aa IS

SIGNAL SINT :STD_LOGIC_VECTOR(3 DOWNTO 0);

BEGIN

PROCESS(enable,input6,input5,input4,input3,input2,input1,input0)

BEGIN

CASE enable IS

WHEN "000" => SINT<=(others =>'Z');

WHEN "001" => SINT<=input6;

WHEN "010" => SINT<=input5;

WHEN "011" => SINT<=input4;

WHEN "100" => SINT<=input3;

WHEN "101" => SINT<=input2;

WHEN "110" => SINT<=input1;

WHEN "111" => SINT<=input0;

WHEN OTHERS =>SINT<=(others =>'Z');

END CASE;

output<=SINT;

END PROCESS;

END bhv;

仿真波形

图

实验结果

问题讨论1.试分析对比两种方法的效率。

答：if的效率更高一些，If 语句每个分支之间是有优先级的，综合得到的电路是类似级联的结构。Case语句每个分支是平等的，综合得到的电路则是一个多路选择器。因此，多个if elseif语句综合得到的逻辑电路延时往往比case语句要大。

若引入时钟沿信号，哪种方法更合适？为什么？

第二种方法仅有一次信号传输，延迟时间较短，引入上升沿触发的时钟信号比较合适。

3.体会总线的含义。

总线（Bus）是计算机各种功能部件之间传送信息的公共通信干线，它是由导线组成的传输线束，按照计算机所传输的信息种类，计算机的总线可以划分为数据总线、地址总线和控制总线，分别用来传输数据、数据地址和控制信号。总线是一种内部结构，它是cpu、内存、输入、输出设备传递信息的公用通道，主机的各个部件通过总线相连接，外部设备通过相应的接口电路再与总线相连接，从而形成了计算机硬件系统。在计算机系统中，各个部件之间传送信息的公共通路叫总线，微型计算机是以总线结构来连接各个功能部件的。

教师评分

教师签名

日期

操作成绩报告成绩